JPH0614243B2

JPH0614243B2 - データ信号装置

Info

Publication number: JPH0614243B2
Application number: JP58247508A
Authority: JP
Inventors: 哲也森住
Original assignee: Toyo Communication Equipment Co Ltd
Current assignee: Toyo Communication Equipment Co Ltd
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1994-02-23
Anticipated expiration: 2009-02-23
Also published as: JPS6138974A

Description

【発明の詳細な説明】（発明の属する分野）本発明はメッセージを暗号化する為の暗号装置、殊に基
礎乱数としてｎ次原始既約多項式の係数を用い、これと
ｎ段線形帰還型シフトレジスタ各段のスイッチングとを
対応せしめる型式のデータ暗号装置に関する。

（従来技術）上述の如きデータ暗号装置における暗号発生方法として
は従来、ｎ次多項式を適宜演算生成し、生成した多項式
のなかから原始既約多項式のみを選択してその係数のｎ
ビットのパターンを前記シフトレジスタ各段のスイッチ
ングに対応させるもの、または全てのｎ次原始既約多項
式の係数パターンを全てメモリに記憶しておき所定の係
数パターンをメッセージ送受信間の取極めに基づいて取
り出しメッセージの暗号化と復合化とを行う方式が提案
されている。

しかしながら、前者の方式によれば、ｎ次多項式を生成
することは比較的簡単に実行できるが、夫々について原
始既約多項式であるか否かを判定する処理が極めて煩雑
であり、しかも多大な時間を要するため、一旦生成選択
したｎ次原始既約多項式を他のものに容易に変更するこ
とが困難である。

また、後者の方法によれば、一つのｎ次原始既約多項式
の係数パターンが一つの暗号鍵に相当することから、次
数の大きな原始既約多項式の係数列を多数記憶するため
には、膨大なメモリ容量を必要とし、希望する程度の多
数種の係数パターンを保持することが不可能であった。

従って、上述した従来の暗号装置においては何れも、メ
ッセージを暗号化する基礎乱数に相当するｎ次原始既約
多項式を多数使用することが困難で、結果的に暗号強度
の向上には一定の限度があった。

（目的）本発明は上述したような従来の暗号装置の問題点を解決
するためになされたもので、メモリ容量の増加を伴わ
ず、しかも短時間に多数のｎ次原始既約多項式を生成す
ることによって、暗号強度に優れたデータ暗号装置を提
供するものである。

（発明の概要）この目的を達成するために、本発明では多数存在するｎ
次原始既約多項式のうち一つの式の係数をメモリに記憶
しておき、フロベニウス・サイクルをなすＧＦ（ｐ^ｎ）
の元に関しＲ≡ｉ・ｐ^ｘ（mod pⁿM−１）を満足する剰余Ｒ
を、ある整数ｉに対してｘを変化させつつ次々と演算
し、Ｒ＞ｉであって、且、ｉとｐ^ｎ−１とが互いに素を
満足するｉの値を求めこれと前記記憶しているｎ次原始
既約多項式の係数とから他のｎ次原始既約多項式の係数
を算出して、これらをｎ段線形帰還型シフトレジスタ各
段のスイッチングに対応せしめるように構成する。

（実施例）以下図示した実施例に基づいて本発明を詳細に説明す
る。

本発明は第１図に示す如くｎ段線形帰還型シフトレジス
タＳＲ各段のスイッチＳＷ_１、ＳＷ_２、・・・、ＳＷn
をｎ次原始既約多項式ｆ(x) ＝ｘ^ｎ＋ｈ_１ｘ^n-1＋・・・＋ｈ_n-1ｘ＋ｈ_ｎ・・（１）の各係数ｈ_１、ｈ_２、・・・、ｈ_ｉ、・・ｈ_ｎに対応し
てオン・オフすることによりメッセージの暗号化を行う
装置に関するものであるが、本発明の実施例を説明する
に先だって本発明の理解を助けるため原始既約多項式の
性質について若干説明を加える。

前記ｎ次原始既約多項式（１）の原始根をαとすると、
大きさｐのガロア体ＧＦ（ｐ^ｎ）は｛０、１、α、
α^２、・・・、α^ｉ、なる元より構成される集合である。

このとき、前記α^ｉについてα^ｉ、（α^ｉ）^ｐ、・・・、（α^ｉ）、・・・の如く、次数ｐ^ｎが増加する
に従って所定周期で同一数値となる場合、この周期、即
ちサイクルをフロベニウス・サイクルと呼び、ｐ^ｎ−１
が素数ならその数は（ｐ^ｎ−１）／ｎだけ存在する。

ここでフロベニウスサイクルの指数ｉ・ｐ^ｘに注目する
とｉ・ｐ^ｘをｐ^ｎ−１で割った剰余ＲについてＲ≡ｉ・ｐ^ｘ（mod ｐ^ｎ−１）・・・・・（２）を満足するＲあフロベニウ・スサイクルをなし、そのい
づれもが原始根の指数となるという性質を有し、更に、
原始根αに関しては前記ｉとｐ^ｎ−１とが互いに素であ
ると云う性質がある。

即ち、このことを要約すれば、前記ｎ次原始既約多項式
（１）の根α^ｉのなかでフロベニウス・サイクルをつく
る根は式（１）とは異なる他のｎ次原始既約多項式となり得
る。従って、異なるｎ次原始既約多項式の係数夫々が異
なる暗号になるから、ｎ次原始既約多項式（１）とフロ
ベニウス・サイクルの根さえわかれば他の暗号鍵の生成が可能となる。

このような性質を有する原始既約多項式の一つから、他
の原始既約多項式を幾つか求める例を、４次の多項式
（即ちｎ＝４）について検討する。

この際原始既約多項式の係数ｈ_１、ｈ_２、・・・・、ｈ
_ｎを、シフトレジスタに付したスイッチのオン・オフに
対応させる都合上２進数表示にするためＧＦ（２^ｎ）と
する。

先ず、前記式（２）にて示したＲ、即ち、フロベニウス
・サイクルの指数ｉ・ｐ^ｘをｐ^ｎ−１で割った剰余につ
いて、ｉとｘを変数として計算すると図２のような表が
得られる。

本図からも明らかなように、夫々のｉの値に対してＲは
フロベニウス・サイクルをなす、即ち所定の数値がサイ
クリックに出現することが分かるが、例えばｉが１、
２、４及び８について、或は３、６及び９は夫々フロベ
ニウス・サイクルが同一に帰す。即ち、ｉとして２、４
或は８を選択して後述する演算を行い多項式を求めたと
しても全く同一の原始既約多項式を求めたことになる。
これらは一つの暗号鍵となるので重複を避ける必要があ
る。そこでｉとしてフロベニウス・サイクルの重複が少
ない奇数、即ち１、３、５、７、・・・・を選択し、次
の９の如きは３と同一になるので捨てることにする。

次いで前述した原始既約多項式の性質からｉと（２^４−
１）＝１５とが互いに素となる関係にある数ｉを探す
が、ここでは簡単にするためにｉ＝７を選定する場合を
例示する。

ここで４次の原始既約多項式の一つであることが知られ
ているｆ（ｘ）＝ｘ^４＋ｘ＋１を取り挙げ、これと当該
原始既約多項式の原始根の一つであるα^ｉ（前記のｘが零の場合と考えればよい）、即ちα^７とから他の
４次の原始既約多項式を導くことにする。

今、他の原始既約多項式ｇ（ｘ）をｇ（ｘ）＝ｘ^４＋ｈ_１ｘ^３＋ｈ_２ｘ^２＋ｈ_３ｘ＋ｈ_４・・（３）とし、（α^７）^ｎを種とする前記原始既約多項式ｆ
（α）で割った剰余（α^７）^ｎ／ｆ（α）＝Ｑを求める
とその結果次の式が得られる。

上記式（４）の各式を計算し、その係数のみをベクトル
表示する。

即ち、ある（α^７）^ｎをf(α)＝α^４＋α＋１で割り算
すると、その剰余は３次の式となる。そこで、剰余の式
をＱ＝β_１α^３＋β_２α^２＋β_３α＋β_４とし、その各
係数のみを並べＱ（α）＝〔β_１β_２β_３β_４〕とベクトル表示すると、となり、これを転置する記号Ｔを使用し、前記式（３）
をｇ（α）＝０とし且、 α^４＝ｈ_１α^３＋ｈ_２α^２＋ｈ_３α＋ｈ_４と変形した上
で右辺の各係数を計算すれば、〔１１０１〕^Ｔ＝ｈ_１〔１１００〕^Ｔ＋ｈ_２〔１００１〕＋ｈ_３〔１０１１〕^Ｔ＋ｈ_４〔０００１〕_Ｔ・・（６）即ち、を得る。

式（７）から各係数ｈ_１ｈ_２ｈ_３ｈ_４を計算すれば、ｈ
_１＝１、ｈ_２＝ｈ_３＝０、ｈ_４＝１となり、求める他の
原始規約多項式ｇ（ｘ）の一つはｇ（ｘ）＝ｘ^４＋ｘ^３＋１・・・・・（８）であることが判明する。

以上の演算について更に説明する。

前記式（３）にその根の一つであるα^７を代入するとｇ（α^７）＝（α^７）^４＋ｈ_１（α^７）^３＋ｈ_２（α^７）^２＋ｈ_３（α^７）＋ｈ_４＝０（mod α^４＋α+１）・・（３）′ とし、更にこの式を変形すれば（α^７）^４）＝ｈ_１（α^７）^３＋ｈ_２（α^７）^２＋ｈ_３（α^７）＋ｈ_４（mod α^４＋α+1）・・（３）″ となるから、前記式（３）′の係数は式（３）″から求まる。

即ち、各αのベキ乗（α^７）^４、（α^７）^３、（α^７）^２、（α^７）をα^４＋α＋１で割って剰余多項式にすることによっ
て、α^３次以下の多項式に変換すると、これらは、 α^３＋α^２＋１、α^３＋α^２、α^３＋１、 α^３＋α＋１となる。そこでこれらの式を上記式
（３）″に代入し、各係数を比較するととなり、上述した式（７）を得る。

この式を計算し各係数ｈ_１ｈ_２ｈ_３ｈ_４を計算すればよ
いことは上述した通りである。

上記説明したような演算は例えば第３図に示すマイクロ
プロセッサを含む演算回路を用いて実行すればよい。

即ち、記憶装置１の中のＭＥＭＯＲＹ１には暗号鍵発生
の元になる特定の原始既約多項式ｆ（ｘ）の各係数、例えば上記例ｆ（ｘ）＝ｘ^４＋ｘ^３＋１においては〔１００１１〕を
記憶しておき、データ・バス２を介してＣＰＵ３に供給
すると共に、上述した演算を行ってその結果新たに生成
した他の原始既約多項式ｇ（ｘ）の各係数をＭＥＭＯＲ
Ｙ２に蓄えておき、このように蓄えた鍵を適当な規約、
例えば通信相手毎に割り当てた鍵を選択して順次暗号化
装置４の線形帰還型シフトレジスタＳＲに付属するスイ
ッチング回路ＳＷに与えて入力ＩＮから送り込んだメッ
セージを暗号化して出力ＯＵＴＯから送り出す。

この際、前記ＭＥＭＯＲＹ２に蓄えておいた鍵をメッセ
ージの送受信間で予め定めた規約に従って順次変更すれ
ば暗号強度を大とすることが可能である。

尚、図中ＭＥＭＯＲＹ３は補助メモリであって例えば演
算過程に於ける中間結果を一時記憶す場合等に使用する
ものである。

又、前記ＣＰＵに於いて行うべき上述の演算、即ち、フ
ロベニウス・サイクルをなす原始根のべき乗数ｉの選択
及びこれと特定の原始既約多項式ｆ（ｘ）の係数とから
他の原始既約多項式ｇ（ｘ）の係数の算出は夫々第４図及び第５図に示すフ
ローチャートに基づいて行えばよい。

（効果）本発明に係る暗号装置は以上説明したように構成し、か
つ制御するものであるから、演算装置に記憶すべき内容
は基本的には唯一個の原始既約多項式の係数だけとな
り、大容量のメモリを必要としないのみならず、メッセ
ージの暗号化に使用する鍵を随時簡単な演算によって変
更することが可能となるため、極めて柔軟性に富むと共
に暗号強度を維持する上で著しい効果を発揮する。

【図面の簡単な説明】

第１図は線形帰還型シフトレジスタを用いたメッセージ
の暗号化装置の概念を示す図、第２図は本発明に係る暗
号発生装置において用いる原始根のべき乗数決定法の一
実施例を説明する数値テーブル図、第３図は本発明に係
る装置を実行するための一実施例を示すブロック図、第
４図乃び第５図は夫々本発明に係る装置において実行す
る演算の手順を示すフロー・チャート図である。１……記憶装置、２……データ・バス、３……ＣＰＵ、４……暗号化装置、ＳＲ……帰還線形型シフトレジスタＳＷ……ＳＲのスイッチング回路

Claims

【特許請求の範囲】

【請求項１】格段にスイッチを具えたｎ段線形帰還型シ
フトレジスタと、該シフトレジスタの各段のスイッチにオン・オフ信号を
与えるオン・オフ信号付与装置と、を具えたデータ暗号装置において、該オン・オフ信号付与装置は、最大長系列を生成するために必要な任意の一つのｎ次原
始既約多項式の係数を記憶したメモリ手段と、ガロア体ＧＦ（ｐ^ｎ）の元（但しｉ、ｐ及びｘは夫々任意の整数）の指数ｉ・ｐ^ｘ
に関してＲ≡ｉ・ｐ^ｘ（mod pⁿ−１）を満足する剰余Ｒ
を整数ｉに対してｘを変化させつつ次々と演算しＲ＞ｉ
であってｉとｐ^ｎ−１とが互いに素を満足するｉの値を
求める演算手段と、このｉの値と前記メモリ手段に記憶しているｎ次原始既
約多項式の係数とから他のｎ次原始既約多項式の係数を
算出する計算手段と、この算出された係数に対応して該シフトレジスタの各段
のスイッチにオン・オフ信号を与えるオン・オフ信号発
生手段と、からなることを特徴とするデータ暗号装置。