JPH0614027A - マルチポートリピータの接続方式 - Google Patents
マルチポートリピータの接続方式Info
- Publication number
- JPH0614027A JPH0614027A JP16792192A JP16792192A JPH0614027A JP H0614027 A JPH0614027 A JP H0614027A JP 16792192 A JP16792192 A JP 16792192A JP 16792192 A JP16792192 A JP 16792192A JP H0614027 A JPH0614027 A JP H0614027A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- repeater
- signal line
- transceiver
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】ＩＥＥＥ８０２．３規格に準拠するＬＡＮのト
ランシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦには関係
なく、トランシーバとマルチポートリピータとの接続を
自動的に可能とする。 【構成】ＩＥＥＥ８０２．３規格のマルチポートリピー
タにおいて、トランシーバからＳＱＥ信号が返ってくる
時間に合わせて、ＳＱＥ信号をマスキングする手段１〜
３を備え、ネットワーク管理機能モジュール５からトラ
ンシーバに信号線Ｔｘを用いて信号を複数回送信し、信
号線Ｃｌ上に信号が入力したときに、自動設定手段４に
より上記各手段１〜３が作動するように設定する。 【効果】既に設置されているＩＥＥＥ８０２．３規格の
トランシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦに関係
なく、自動的にマルチポートリピータをトランシーバに
接続できる。
ランシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦには関係
なく、トランシーバとマルチポートリピータとの接続を
自動的に可能とする。 【構成】ＩＥＥＥ８０２．３規格のマルチポートリピー
タにおいて、トランシーバからＳＱＥ信号が返ってくる
時間に合わせて、ＳＱＥ信号をマスキングする手段１〜
３を備え、ネットワーク管理機能モジュール５からトラ
ンシーバに信号線Ｔｘを用いて信号を複数回送信し、信
号線Ｃｌ上に信号が入力したときに、自動設定手段４に
より上記各手段１〜３が作動するように設定する。 【効果】既に設置されているＩＥＥＥ８０２．３規格の
トランシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦに関係
なく、自動的にマルチポートリピータをトランシーバに
接続できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＥＥＥ８０２．３規
格に準拠するマルチポートリピータの接続方式に関する
ものである。
格に準拠するマルチポートリピータの接続方式に関する
ものである。
【０００２】
【従来の技術】従来、ＩＥＥＥ８０２．３規格に準拠す
るＬＡＮが広く普及している。このＩＥＥＥ８０２．３
規格のトランシーバにおいては、ＤＴＥ（Ｄａｔａ Ｔ
ｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ）、つまり端末か
ら信号を受信すると、ＤＴＥへＳＱＥ（Ｓｉｇｎａｌ
Ｑｕａｌｉｔｙ Ｅｒｒｏｒ）信号を必ず出力しなけれ
ばならない。ところが、ＩＥＥＥ８０２．３規格のマル
チポートリピータをトランシーバに接続する場合には、
トランシーバはＳＱＥ信号を出力してはならないように
規格されている。ＩＥＥＥ８０２．３規格のマルチポー
トリピータの送信ポートにトランシーバのＳＱＥ信号が
返った場合、リピータは、それをコリジョン（信号衝
突）とみなしてしまうため、正常な機能を果たさない。
つまり、トランシーバのＳＱＥ設定がＯＮの場合、リピ
ータとの接続は不可能であるという問題があった。そこ
で従来は、トランシーバの蓋を開けて、ＳＱＥ設定をＯ
ＦＦに切り換えてから、リピータと接続していた。しか
しながら、トランシーバに接続される同軸ケーブルは先
行配線されることが多いため、ＳＱＥ設定を変更するの
に手間がかかるという問題があった。そこで、ＳＱＥ信
号をコリジョンと見なさないようにマスキングするため
の回路をリピータ側に設けて、この回路をジャンパスイ
ッチなどで作動するようにリピータ側で設定できるよう
にしていた（特願平３−３４１５２０号）。しかしなが
ら、この回路でもリピータの内部に設けられるため、リ
ピータの蓋を開けて、ＳＱＥ設定を手動で変更しなけれ
ばならないため、ＳＱＥ設定を変更するのに手間がかか
るという問題があった。
るＬＡＮが広く普及している。このＩＥＥＥ８０２．３
規格のトランシーバにおいては、ＤＴＥ（Ｄａｔａ Ｔ
ｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ）、つまり端末か
ら信号を受信すると、ＤＴＥへＳＱＥ（Ｓｉｇｎａｌ
Ｑｕａｌｉｔｙ Ｅｒｒｏｒ）信号を必ず出力しなけれ
ばならない。ところが、ＩＥＥＥ８０２．３規格のマル
チポートリピータをトランシーバに接続する場合には、
トランシーバはＳＱＥ信号を出力してはならないように
規格されている。ＩＥＥＥ８０２．３規格のマルチポー
トリピータの送信ポートにトランシーバのＳＱＥ信号が
返った場合、リピータは、それをコリジョン（信号衝
突）とみなしてしまうため、正常な機能を果たさない。
つまり、トランシーバのＳＱＥ設定がＯＮの場合、リピ
ータとの接続は不可能であるという問題があった。そこ
で従来は、トランシーバの蓋を開けて、ＳＱＥ設定をＯ
ＦＦに切り換えてから、リピータと接続していた。しか
しながら、トランシーバに接続される同軸ケーブルは先
行配線されることが多いため、ＳＱＥ設定を変更するの
に手間がかかるという問題があった。そこで、ＳＱＥ信
号をコリジョンと見なさないようにマスキングするため
の回路をリピータ側に設けて、この回路をジャンパスイ
ッチなどで作動するようにリピータ側で設定できるよう
にしていた（特願平３−３４１５２０号）。しかしなが
ら、この回路でもリピータの内部に設けられるため、リ
ピータの蓋を開けて、ＳＱＥ設定を手動で変更しなけれ
ばならないため、ＳＱＥ設定を変更するのに手間がかか
るという問題があった。
【０００３】
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、ＩＥＥＥ８０２．３規格に準拠するＬＡＮのトラ
ンシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦには関係な
く、トランシーバとマルチポートリピータとの接続を自
動的に可能とすることにある。
な点に鑑みてなされたものであり、その目的とするとこ
ろは、ＩＥＥＥ８０２．３規格に準拠するＬＡＮのトラ
ンシーバにおけるＳＱＥ設定のＯＮ／ＯＦＦには関係な
く、トランシーバとマルチポートリピータとの接続を自
動的に可能とすることにある。
【０００４】
【課題を解決するための手段】本発明の接続方式にあっ
ては、上記の課題を解決するために、ＩＥＥＥ８０２．
３規格に準拠するネットワーク管理機能付きマルチポー
トリピータにおいて、図１に示すように、リピータの各
ポートへリピートされる信号がトランシーバに入力され
る第１の信号線Ｔｘと、トランシーバから出力されるシ
グナル・クオリティ・エラー（ＳＱＥ）信号がリピータ
に入力される第２の信号線Ｃｌと、第１の信号線Ｔｘ上
の信号を入力することにより、そのキャリア信号を検出
するキャリア検出手段１と、キャリア信号の立ち下がり
から一定時間の幅を持つパルスを生成するパルス生成手
段２と、この生成されたパルスが存在する期間は第２の
信号線Ｃｌ上の信号がリピータに入力されることを阻止
するゲート手段３と、前記各手段をネットワーク管理機
能モジュール５を利用して制御する自動設定手段４とを
備えることを特徴とするものである。
ては、上記の課題を解決するために、ＩＥＥＥ８０２．
３規格に準拠するネットワーク管理機能付きマルチポー
トリピータにおいて、図１に示すように、リピータの各
ポートへリピートされる信号がトランシーバに入力され
る第１の信号線Ｔｘと、トランシーバから出力されるシ
グナル・クオリティ・エラー（ＳＱＥ）信号がリピータ
に入力される第２の信号線Ｃｌと、第１の信号線Ｔｘ上
の信号を入力することにより、そのキャリア信号を検出
するキャリア検出手段１と、キャリア信号の立ち下がり
から一定時間の幅を持つパルスを生成するパルス生成手
段２と、この生成されたパルスが存在する期間は第２の
信号線Ｃｌ上の信号がリピータに入力されることを阻止
するゲート手段３と、前記各手段をネットワーク管理機
能モジュール５を利用して制御する自動設定手段４とを
備えることを特徴とするものである。
【０００５】ここで、前記キャリア検出手段１は、図２
に示すように、第１の信号線Ｔｘ上の信号を入力する第
１の差動レシーバ１１と、第１の差動レシーバ１１の出
力によりトリガーされて第１の時間幅のワンショットパ
ルスを発生する第１のワンショットパルス発生回路１２
とから構成され、前記パルス生成手段２は、第１の時間
幅のワンショットパルスの終端でトリガーされて第２の
時間幅のワンショットパルスを発生する第２のワンショ
ットパルス発生回路２１で構成され、前記ゲート手段３
は、第２の信号線Ｃｌ上の信号を入力する第２の差動レ
シーバ３１と、第２のワンショットパルス発生回路２１
によるパルス発生期間は第２の差動レシーバ３１の出力
の通過を阻止する論理ゲート回路３２と、この論理ゲー
ト回路３２を通過した信号をリピータに入力するための
差動ドライバ３３とから構成され、前記自動設定手段４
は、ネットワーク管理機能モジュール５から第１の信号
線Ｔｘを用いて信号を複数回送信し、第２の信号線Ｃｌ
上に信号が入力したときに、前記キャリア検出手段１、
パルス生成手段２、ゲート手段３が作動するように設定
するフリップフロップ回路４１から構成されていること
が好ましい。
に示すように、第１の信号線Ｔｘ上の信号を入力する第
１の差動レシーバ１１と、第１の差動レシーバ１１の出
力によりトリガーされて第１の時間幅のワンショットパ
ルスを発生する第１のワンショットパルス発生回路１２
とから構成され、前記パルス生成手段２は、第１の時間
幅のワンショットパルスの終端でトリガーされて第２の
時間幅のワンショットパルスを発生する第２のワンショ
ットパルス発生回路２１で構成され、前記ゲート手段３
は、第２の信号線Ｃｌ上の信号を入力する第２の差動レ
シーバ３１と、第２のワンショットパルス発生回路２１
によるパルス発生期間は第２の差動レシーバ３１の出力
の通過を阻止する論理ゲート回路３２と、この論理ゲー
ト回路３２を通過した信号をリピータに入力するための
差動ドライバ３３とから構成され、前記自動設定手段４
は、ネットワーク管理機能モジュール５から第１の信号
線Ｔｘを用いて信号を複数回送信し、第２の信号線Ｃｌ
上に信号が入力したときに、前記キャリア検出手段１、
パルス生成手段２、ゲート手段３が作動するように設定
するフリップフロップ回路４１から構成されていること
が好ましい。
【０００６】
【作用】本発明では、ＩＥＥＥ８０２．３規格のマルチ
ポートリピータとトランシーバの接続部において、トラ
ンシーバからＳＱＥ信号が返ってくる時間に合わせて、
ＳＱＥ信号をマスキングするための回路をネットワーク
管理機能モジュール５を用いて自動的に作動させること
を可能にしたため、トランシーバ側のＳＱＥ設定がＯＮ
であってもＯＦＦであっても、マルチポートリピータに
は、ＳＱＥ信号が返らない。従って、トランシーバのＳ
ＱＥ設定を変更することなしに、マルチポートリピータ
とトランシーバとを自動的に接続することができる。
ポートリピータとトランシーバの接続部において、トラ
ンシーバからＳＱＥ信号が返ってくる時間に合わせて、
ＳＱＥ信号をマスキングするための回路をネットワーク
管理機能モジュール５を用いて自動的に作動させること
を可能にしたため、トランシーバ側のＳＱＥ設定がＯＮ
であってもＯＦＦであっても、マルチポートリピータに
は、ＳＱＥ信号が返らない。従って、トランシーバのＳ
ＱＥ設定を変更することなしに、マルチポートリピータ
とトランシーバとを自動的に接続することができる。
【０００７】
【実施例】図２は、本発明の一実施例であり、ＩＥＥＥ
８０２．３規格に準拠するネットワーク管理機能付きマ
ルチポートリピータとトランシーバの接続部の構成を示
している。図中、Ｔｘはリピータから各ポートにリピー
トされる信号がトランシーバに入力される信号線であ
る。この信号線Ｔｘは、リピータ側からトランシーバ側
に直結されると共に、ネットワーク管理機能モジュール
５のＣＰＵ５１からのパケット出力信号線およびキャリ
ア検出手段１の入力に接続されている。キャリア検出手
段１は、差動レシーバ１１とワンショットパルス発生回
路１２とから構成されている。信号線Ｔｘ上の信号は、
差動レシーバ１１によりＴＴＬレベルに変換され、リト
リガブルな単安定マルチバイブレータ等で構成されたワ
ンショットパルス発生回路１２のトリガー入力となる。
ワンショットパルス発生回路１２は、トリガーされる
と、所定のパルス幅△ｘのワンショットパルスを出力す
る。このキャリア検出手段１の出力は、パルス生成手段
２に入力されている。パルス生成手段２は、ワンショッ
トパルス発生回路２１よりなる。ワンショットパルス発
生回路２１は、トリガーされると、所定のパルス幅△ｙ
のワンショットパルスを出力する。このパルス生成手段
２の出力は、ゲート手段３の制御入力信号となってい
る。
８０２．３規格に準拠するネットワーク管理機能付きマ
ルチポートリピータとトランシーバの接続部の構成を示
している。図中、Ｔｘはリピータから各ポートにリピー
トされる信号がトランシーバに入力される信号線であ
る。この信号線Ｔｘは、リピータ側からトランシーバ側
に直結されると共に、ネットワーク管理機能モジュール
５のＣＰＵ５１からのパケット出力信号線およびキャリ
ア検出手段１の入力に接続されている。キャリア検出手
段１は、差動レシーバ１１とワンショットパルス発生回
路１２とから構成されている。信号線Ｔｘ上の信号は、
差動レシーバ１１によりＴＴＬレベルに変換され、リト
リガブルな単安定マルチバイブレータ等で構成されたワ
ンショットパルス発生回路１２のトリガー入力となる。
ワンショットパルス発生回路１２は、トリガーされる
と、所定のパルス幅△ｘのワンショットパルスを出力す
る。このキャリア検出手段１の出力は、パルス生成手段
２に入力されている。パルス生成手段２は、ワンショッ
トパルス発生回路２１よりなる。ワンショットパルス発
生回路２１は、トリガーされると、所定のパルス幅△ｙ
のワンショットパルスを出力する。このパルス生成手段
２の出力は、ゲート手段３の制御入力信号となってい
る。
【０００８】ゲート手段３は、トランシーバ側からＳＱ
Ｅ信号が返信される信号線Ｃｌに接続された差動レシー
バ３１と、ＮＡＮＤ回路よりなる論理ゲート回路３２
と、マルチポートリピータ側の信号線Ｃｌ’に接続され
た差動ドライバ３３とから構成されている。差動レシー
バ３１の出力は、論理ゲート回路３２の第１の入力とな
り、パルス生成手段２の出力は、論理ゲート回路３２の
第２の入力となっている。次に、自動設定手段４は、フ
リップフロップ回路４１から構成されている。ネットワ
ーク管理機能モジュール５のＣＰＵ５１は、マルチポー
トリピータのＩＣを制御し、ＡＵＩポートのみを送受信
可能とし、他のポートは、送受信不可能として、パケッ
トを数回トランシーバ側に送信する。このとき、ＳＱＥ
信号が返信されれば、前記各手段１〜３を作動させるよ
うに、フリップフロップ回路４１が設定される。
Ｅ信号が返信される信号線Ｃｌに接続された差動レシー
バ３１と、ＮＡＮＤ回路よりなる論理ゲート回路３２
と、マルチポートリピータ側の信号線Ｃｌ’に接続され
た差動ドライバ３３とから構成されている。差動レシー
バ３１の出力は、論理ゲート回路３２の第１の入力とな
り、パルス生成手段２の出力は、論理ゲート回路３２の
第２の入力となっている。次に、自動設定手段４は、フ
リップフロップ回路４１から構成されている。ネットワ
ーク管理機能モジュール５のＣＰＵ５１は、マルチポー
トリピータのＩＣを制御し、ＡＵＩポートのみを送受信
可能とし、他のポートは、送受信不可能として、パケッ
トを数回トランシーバ側に送信する。このとき、ＳＱＥ
信号が返信されれば、前記各手段１〜３を作動させるよ
うに、フリップフロップ回路４１が設定される。
【０００９】以下、本実施例の動作について説明する。
図２の符号ａ〜ｄを付した部分の動作波形を、それぞれ
図３（ａ）〜（ｄ）に示した。信号線Ｔｘ上の信号は、
差動レシーバ１１に入力されてＴＴＬレベルに変換され
る。そのＴＴＬレベルに変換された信号をワンショット
パルス発生回路１２に入力すると、キャリア信号よりも
△ｘだけ長い時間の第１のパルス（図３（ｂ）参照）が
生成される。次に、この第１のパルスをワンショットパ
ルス発生回路２１に入力すると、キャリア信号の立ち下
がりから所定時間△ｙの幅をもった第２のパルス（図３
（ｃ）参照）が発生する。この第２のパルスは、トラン
シーバからのＳＱＥ信号がリピータに返ってくる時間に
合わせて発生するように設定されている。そして、この
第２のパルスが発生している間は、ＳＱＥ信号がリピー
タ内に入力されないように論理ゲート回路３２で信号通
過を阻止している。
図２の符号ａ〜ｄを付した部分の動作波形を、それぞれ
図３（ａ）〜（ｄ）に示した。信号線Ｔｘ上の信号は、
差動レシーバ１１に入力されてＴＴＬレベルに変換され
る。そのＴＴＬレベルに変換された信号をワンショット
パルス発生回路１２に入力すると、キャリア信号よりも
△ｘだけ長い時間の第１のパルス（図３（ｂ）参照）が
生成される。次に、この第１のパルスをワンショットパ
ルス発生回路２１に入力すると、キャリア信号の立ち下
がりから所定時間△ｙの幅をもった第２のパルス（図３
（ｃ）参照）が発生する。この第２のパルスは、トラン
シーバからのＳＱＥ信号がリピータに返ってくる時間に
合わせて発生するように設定されている。そして、この
第２のパルスが発生している間は、ＳＱＥ信号がリピー
タ内に入力されないように論理ゲート回路３２で信号通
過を阻止している。
【００１０】
【発明の効果】本発明の接続方式を用いれば、既に設置
されているＩＥＥＥ８０２．３規格のトランシーバにお
けるＳＱＥ設定のＯＮ／ＯＦＦに関係なく、自動的にマ
ルチポートリピータをトランシーバに接続できるという
効果がある。
されているＩＥＥＥ８０２．３規格のトランシーバにお
けるＳＱＥ設定のＯＮ／ＯＦＦに関係なく、自動的にマ
ルチポートリピータをトランシーバに接続できるという
効果がある。
【図１】本発明の基本構成を示すブロック図である。
【図２】本発明の一実施例の回路図である。
【図３】本発明の動作を示す波形図である。
１ キャリア検出手段 ２ パルス生成手段 ３ ゲート手段 ４ 自動設定手段 ５ ネットワーク管理機能モジュール １１ 差動レシーバ １２ ワンショットパルス発生回路 ２１ ワンショットパルス発生回路 ３１ 差動レシーバ ３２ 論理ゲート回路（ＮＡＮＤ回路） ３３ 差動ドライバ ４１ フリップフロップ回路 ５１ ネットワーク管理機能モジュールのＣＰＵ
Claims (2)
- 【請求項１】 ＩＥＥＥ８０２．３規格に準拠するネ
ットワーク管理機能付きマルチポートリピータにおい
て、リピータの各ポートヘリピートされる信号がトラン
シーバに入力される第１の信号線と、トランシーバから
出力されるシグナル・クオリティ・エラー信号がリピー
タに入力される第２の信号線と、第１の信号線上の信号
を入力することにより、そのキャリア信号を検出するキ
ャリア検出手段と、キャリア信号の立ち下がりから一定
時間の幅を持つパルスを生成するパルス生成手段と、こ
の生成されたパルスが存在する期間は第２の信号線上の
信号がリピータに入力されることを阻止するゲート手段
と、前記各手段をネットワーク管理機能モジュールを利
用して制御する自動設定手段とを備えることを特徴とす
るマルチポートリピータの接続方式。 - 【請求項２】 前記キャリア検出手段は、第１の信号
線上の信号を入力する第１の差動レシーバと、第１の差
動レシーバの出力によりトリガーされて第１の時間幅の
ワンショットパルスを発生する第１のワンショットパル
ス発生回路とから構成され、前記パルス生成手段は、第
１の時間幅のワンショットパルスの終端でトリガーされ
て第２の時間幅のワンショットパルスを発生する第２の
ワンショットパルス発生回路で構成され、前記ゲート手
段は、第２の信号線上の信号を入力する第２の差動レシ
ーバと、第２のワンショットパルス発生回路によるパル
ス発生期間は第２の差動レシーバの出力の通過を阻止す
る論理ゲート回路と、この論理ゲート回路を通過した信
号をリピータに入力するための差動ドライバとから構成
され、前記自動設定回路は、ネットワーク管理機能モジ
ュールから第１の信号線を用いて信号を複数回送信し、
第２の信号線上に信号が入力したときに、前記キャリア
検出手段、パルス生成手段、ゲート手段が作動するよう
に設定するフリップフロップ回路から構成されているこ
とを特徴とする請求項１記載のマルチポートリピータの
接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16792192A JPH0614027A (ja) | 1992-06-25 | 1992-06-25 | マルチポートリピータの接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16792192A JPH0614027A (ja) | 1992-06-25 | 1992-06-25 | マルチポートリピータの接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0614027A true JPH0614027A (ja) | 1994-01-21 |
Family
ID=15858530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16792192A Pending JPH0614027A (ja) | 1992-06-25 | 1992-06-25 | マルチポートリピータの接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903685A (en) * | 1989-01-24 | 1990-02-27 | Melink Stephen K | Variable exhaust controller for commercial kitchens |
-
1992
- 1992-06-25 JP JP16792192A patent/JPH0614027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903685A (en) * | 1989-01-24 | 1990-02-27 | Melink Stephen K | Variable exhaust controller for commercial kitchens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8296595B2 (en) | Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network | |
| DE69329958T2 (de) | Netzwerkverbindungsverfahren | |
| US9699000B2 (en) | Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks | |
| US5287506A (en) | Token ring network protocol analyzer | |
| US4809361A (en) | Optical composite transceiver | |
| JPH09107354A (ja) | データ通信システム及び方法 | |
| US5809026A (en) | Multi-port network interface | |
| US5115451A (en) | Local area network modem | |
| EP0616449B1 (en) | Port activity monitor for an integrated multiport repeater | |
| US6765878B1 (en) | Selective use of transmit complete interrupt delay on small sized packets in an ethernet controller | |
| US6205153B1 (en) | System and method for improving CSMA/CD network performance during collisions | |
| KR100232237B1 (ko) | 근거리 통신망 인터페이스 장치 및 방법 | |
| US6347345B1 (en) | Information transfer apparatus having control unit with BTL transceiver applying transmission enable signal inputted from ethernet processor module through backplane to control unit | |
| EP0899915B1 (en) | Apparatus and method for selectively supplying data packets between media domains in a network repeater | |
| US6256324B1 (en) | Chip address allocation through a serial data ring on a stackable repeater | |
| JPH0614027A (ja) | マルチポートリピータの接続方式 | |
| JPS58119247A (ja) | デ−タ通信方式 | |
| US5212685A (en) | Control circuit for half-duplex/simplex interface in communication system | |
| US5777996A (en) | Inter-repeater backplane for allowing hot-swapping of individual repeater circuits | |
| WO1987005767A1 (en) | Communication system having a control channel and an image channel | |
| JPH05175969A (ja) | マルチポートリピータの接続方式 | |
| AU677022B2 (en) | Full duplex ethernet | |
| EP0187503A2 (en) | Shared line communication system | |
| US6125121A (en) | LAN interface device | |
| JPH0570348B2 (ja) |