JPH0611525A - Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal - Google Patents

Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal

Info

Publication number
JPH0611525A
JPH0611525A JP4191579A JP19157992A JPH0611525A JP H0611525 A JPH0611525 A JP H0611525A JP 4191579 A JP4191579 A JP 4191579A JP 19157992 A JP19157992 A JP 19157992A JP H0611525 A JPH0611525 A JP H0611525A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
input
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4191579A
Other languages
Japanese (ja)
Inventor
Hitoshi Hino
均 樋野
Masahiko Yamakoshi
雅彦 山越
Masahiro Nagashima
正浩 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4191579A priority Critical patent/JPH0611525A/en
Publication of JPH0611525A publication Critical patent/JPH0611525A/en
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

PURPOSE:To put a frequency lower than the resolution of a frequency calculating circuit within the range of the resolution by a method wherein an input signal is multiplied by a multiplier and then inputted to the calculating circuit. CONSTITUTION:When signals of frequencies (a) to (b) (a<b) are inputted to an RF input terminal 101, the input frequencies are converted into 2a to 2b by a multiplier 105. The frequency band of a frequency calculating circuit 103 is set to be (x) to (y) (x<y) and the signals of the frequencies 2a to 2b are shifted by a frequency converter 102 so that they may satisfy the following conditions: 2a+S>=x, 2b+S<=y, where S denotes the amount of shift. Then, the shifted frequencies are measured by the circuit 103. When the measured value is P, the true frequency F is expressed by F=(P-S)/2. When the frequency resolution of the circuit 103 is DELTAP, the true frequency resolution AF is expressed by DELTAF=dF/df=d/df.(P-S)/2=DELTAP/2. Accordingly, the frequency resolution is doubled in precision.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、入力RF信号の搬送
周波数を測定する周波数測定装置、又は通信機器に使用
する時間間隔測定装置、さらにはレーダ装置等の分野に
おいて利用されるパルス信号諸元測定装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency measuring device for measuring a carrier frequency of an input RF signal, a time interval measuring device used for communication equipment, and further pulse signal specifications used in the fields of radar devices and the like. The present invention relates to a measuring device.

【0002】[0002]

【従来の技術】図14は、例えば、IEEE PRO
C.,Vol129,Pt.F,No.3,JUNE
1982のFig.15に示された従来の周波数測定装
置の一部を簡略化したブロック構成図である。図におい
て、101はRF入力端子、102はRF入力端子10
1に入力されたRF信号を受ける周波数変換器、103
は周波数変換器102の出力を受ける周波数算出回路、
104は出力端子である。
2. Description of the Related Art FIG. 14 shows, for example, IEEE PRO.
C. , Vol 129, Pt. F, No. 3, JUNE
1982 FIG. 16 is a block configuration diagram in which a part of the conventional frequency measurement device shown in FIG. 15 is simplified. In the figure, 101 is an RF input terminal and 102 is an RF input terminal 10.
A frequency converter 103 for receiving the RF signal input to the input terminal 1;
Is a frequency calculation circuit that receives the output of the frequency converter 102,
104 is an output terminal.

【0003】次に動作について説明する。RF入力端子
101に入力したRF信号は後段の周波数変換器102
によって、周波数算出回路103が本来性能として持っ
ている周波数帯域を越えないような周波数にシフトさ
れ、次いで周波数算出回路103で周波数データに変換
されて出力端子4に出力される。
Next, the operation will be described. The RF signal input to the RF input terminal 101 is applied to the frequency converter 102 in the subsequent stage.
The frequency calculation circuit 103 shifts to a frequency that does not exceed the frequency band originally possessed by the frequency calculation circuit 103, and is then converted into frequency data by the frequency calculation circuit 103 and output to the output terminal 4.

【0004】例えば、今、RF入力端子101に10M
Hzの周波数を有するRF信号が入力され、また周波数
算出回路103の周波数帯域を12MHz〜,分解能を
1MHzとした場合、上記RF信号は周波数変換器10
2によって12MHzにシフトされて周波数算出回路1
03に入力され、ここで12MHzと認識された後、2
MHzを減算して10MHzの周波数データとして出力
端子104に出力される。
For example, the RF input terminal 101 is now 10M
When an RF signal having a frequency of Hz is input, and the frequency band of the frequency calculation circuit 103 is 12 MHz to 1 MHz and the resolution is 1 MHz, the RF signal is the frequency converter 10.
Frequency calculation circuit 1 shifted to 12 MHz by 2
After being input to 03 and recognized as 12 MHz here, 2
MHz is subtracted and output as frequency data of 10 MHz to the output terminal 104.

【0005】ところで、今、10.8MHz等のRF信
号が入力された場合には、周波数算出回路103の分解
能が1MHzであるため、これを10MHzの信号とし
て判別してしまい、正確な周波数データが得られない。
By the way, when an RF signal of 10.8 MHz or the like is input, since the resolution of the frequency calculation circuit 103 is 1 MHz, this is discriminated as a signal of 10 MHz and accurate frequency data is obtained. I can't get it.

【0006】また、図15は従来の時間間隔測定装置を
示す機能ブロック構成図であり、図において、201は
発振回路、202は基準時間信号を発生する基準時間発
生回路、203はゲート回路、206はスタート信号入
力204及びストップ信号入力205を入力として上記
ゲート回路203の動作を制御するゲート制御回路、2
07はゲート回路203からの計数パルスを計数するカ
ウンタである。
FIG. 15 is a functional block configuration diagram showing a conventional time interval measuring device. In the figure, 201 is an oscillating circuit, 202 is a reference time generating circuit for generating a reference time signal, 203 is a gate circuit, and 206. Is a gate control circuit for controlling the operation of the gate circuit 203 with the start signal input 204 and the stop signal input 205 as inputs, and 2
Reference numeral 07 is a counter for counting the counting pulses from the gate circuit 203.

【0007】次に動作について図16を参照しつつ説明
する。発振回路201の出力信号を基に基準時間発生回
路202から基準時間信号となるパルス(図16(d) 参
照)がゲート回路203に出力されている。そしてスタ
ート信号入力204,ストップ信号入力205からそれ
ぞれスタート信号(図16(a) ),ストップ信号(図1
6(b) )がゲート制御回路206に入力され、ゲート開
閉信号(図16(c) )に変換される。さらにゲート回路
203は、このゲート開閉信号によってスタート信号が
入力されてからストップ信号が入力されるまでの間、ゲ
ート回路203のゲートを開き、カウンタ207に計数
パルスを出力する。カウンタ207はこの計数パルス
(図16(e) )を計数し、スタート信号が入力されてか
らストップ信号が入力されるまでの入力時間間隔を表示
する。
Next, the operation will be described with reference to FIG. Based on the output signal of the oscillator circuit 201, a pulse (see FIG. 16 (d)) serving as a reference time signal is output from the reference time generation circuit 202 to the gate circuit 203. From the start signal input 204 and the stop signal input 205, the start signal (Fig. 16 (a)) and the stop signal (Fig.
6 (b)) is input to the gate control circuit 206 and converted into a gate opening / closing signal (FIG. 16 (c)). Further, the gate circuit 203 opens the gate of the gate circuit 203 and outputs a counting pulse to the counter 207 from the input of the start signal to the input of the stop signal by the gate opening / closing signal. The counter 207 counts this counting pulse (FIG. 16 (e)) and displays the input time interval from the input of the start signal to the input of the stop signal.

【0008】以上のように時間間隔の測定は基準時間信
号のパルス数を計数することによって行っており、その
ときの測定分解能は基準時間信号の周期(1/周波数)
によって決定される。
As described above, the time interval is measured by counting the number of pulses of the reference time signal, and the measurement resolution at that time is the period (1 / frequency) of the reference time signal.
Determined by

【0009】さらに、図17は例えば、特開昭63−1
42282号公報に示された従来のパルス信号諸元測定
装置を示す構成図であり、図において、300はパルス
信号諸元測定装置を示し、301はアナログ値のパルス
信号または信号線、302はアナログ値のパルス信号3
01をアナログ/ディジタル変換してディジタル値のパ
ルス信号303を出力するA/D変換回路、304はこ
のディジタル値のパルス信号303が一定値より大きい
か否かにより信号と不要信号(雑音)とに分離するスレ
ッショルド検出回路、305はこのスレッショルド検出
回路304の出力であり、信号を検出したことを示す信
号検出信号、306は、信号検出信号305が出力され
ている区間、上記パルス信号303の最大値を測定する
パルス振幅測定回路、307は、信号検出信号305が
出力されている区間、上記パルス信号303の最大値か
ら規定の値分下がった箇所間の間隔を測定するパルス幅
測定回路、308は、信号検出信号305が出力されて
いる区間、上記パルス信号303の最大値から規定の値
分下がった箇所の前端部の到来時刻を測定するパルス到
来時刻測定回路、312は、各測定回路の出力であるパ
ルス振幅値309,パルス幅値310,パルス到来時刻
値311をそれぞれ順次切り換えて、パルス諸元値31
3として出力するデータ送出回路である。また325は
飛来してきたアナログ値のパルス信号301を受信する
空中線である。さらに326はパルス諸元値313を受
けてこれを演算処理するソフトウェア系である。
Further, FIG. 17 shows, for example, Japanese Patent Laid-Open No. 63-1.
4 is a configuration diagram showing a conventional pulse signal parameter measuring device disclosed in Japanese Patent No. 42282, in which 300 is a pulse signal parameter measuring device, 301 is an analog pulse signal or signal line, and 302 is an analog signal. Value pulse signal 3
An analog-to-digital conversion of 01 to output a pulse signal 303 of digital value, an A / D conversion circuit 304 determines whether a signal and an unnecessary signal (noise) are generated or not depending on whether or not the pulse signal 303 of digital value is larger than a certain value. A threshold detection circuit for separation, 305 is an output of the threshold detection circuit 304, a signal detection signal indicating that a signal has been detected, 306 is a section in which the signal detection signal 305 is output, and the maximum value of the pulse signal 303. A pulse amplitude measuring circuit for measuring the pulse width measuring circuit 307, a pulse width measuring circuit for measuring the interval between the portions where the signal detection signal 305 is output, and a portion where the pulse signal 303 falls by a specified value from the maximum value, 308 , In the section where the signal detection signal 305 is being output, in the portion where the specified value has dropped from the maximum value of the pulse signal 303. Pulse arrival time measuring circuit for measuring the arrival time of the end, 312, pulse amplitude value 309 which is the output of the measuring circuit, the pulse width value 310, by switching the pulse arrival time value 311 sequentially each pulse specification value 31
3 is a data transmission circuit for outputting as 3. Reference numeral 325 is an antenna for receiving the incoming analog-valued pulse signal 301. Further, 326 is a software system that receives the pulse specification value 313 and performs arithmetic processing on it.

【0010】次に動作について説明する。空中線325
から送られてきたアナログ値のパルス信号301が、A
/D変換回路302に入力すると、一定の時間毎にアナ
ログ/ディジタル変換が行なわれ、アナログ値がディジ
タル値に変換されてディジタル値のパルス信号303と
なって出力される。スレッショルド検出回路304はス
レッショルドレベルに基づき、信号と不要信号(雑音)
とを分離し、上記ディジタル値のパルス信号303が出
力されている間、信号検出信号305をパルス振幅測定
回路306,パルス幅測定回路307,パルス到来時刻
測定回路308に向けてそれぞれ出力する。
Next, the operation will be described. Aerial line 325
The analog pulse signal 301 sent from
When input to the / D conversion circuit 302, analog / digital conversion is performed at regular time intervals, the analog value is converted into a digital value, and the pulse signal 303 having a digital value is output. The threshold detection circuit 304 detects signals and unnecessary signals (noise) based on the threshold level.
, And the signal detection signal 305 is output to the pulse amplitude measuring circuit 306, the pulse width measuring circuit 307, and the pulse arrival time measuring circuit 308, respectively, while the digital value pulse signal 303 is being output.

【0011】上記パルス振幅測定回路306は、上記信
号検出信号305の出力区間、ディジタル値のパルス信
号303の最大値を測定し、これをパルス振幅値309
として出力する。
The pulse amplitude measuring circuit 306 measures the output section of the signal detection signal 305, the maximum value of the pulse signal 303 of digital value, and uses this to measure the pulse amplitude value 309.
Output as.

【0012】また、上記パルス幅測定回路307は、上
記信号検出信号305の出力区間、ディジタル値のパル
ス信号303の最大値から規定の値分下がった箇所間の
パルス間隔を測定し、これをパルス幅値310として出
力する。さらに、上記パルス到来時刻測定回路308
は、上記信号検出信号305の出力区間、ディジタル値
のパルス信号303の最大値から規定の値分下がった箇
所の前端部の到来時刻を測定し、これをパルス到来時刻
311として出力する。
Further, the pulse width measuring circuit 307 measures the pulse interval between the output section of the signal detection signal 305 and the portion where the maximum value of the pulse signal 303 of the digital value has fallen by a specified value, and this is pulsed. Output as width value 310. Further, the pulse arrival time measuring circuit 308
Measures the arrival time of the front end of the output section of the signal detection signal 305, where the specified value has dropped from the maximum value of the digital pulse signal 303, and outputs this as the pulse arrival time 311.

【0013】そしてデータ送出装置312は、上記各測
定回路306〜308の出力であるパルス振幅値30
9,パルス幅値310及びパルス到来時刻値311を受
けて、これらを順次切り替えて、パルス諸元値313と
して出力する。さらにこのパルス諸元値313はソフト
ウェア系326に入力されて解析が行われる。このよう
にして入力されたアナログ値のパルス信号301のパル
ス諸元が測定される。
The data transmission device 312 then outputs the pulse amplitude value 30 output from each of the measurement circuits 306 to 308.
9, the pulse width value 310 and the pulse arrival time value 311 are received, these are sequentially switched, and the pulse specification value 313 is output. Further, this pulse specification value 313 is input to the software system 326 for analysis. The pulse specifications of the analog-valued pulse signal 301 thus input are measured.

【0014】[0014]

【発明が解決しようとする課題】従来の周波数測定装置
は以上のように構成されており、装置としての周波数分
解能は、周波数算出回路が本来性能として持っている分
解能に依存しており、分解能を向上させるためには、周
波数算出回路の分解能そのものを上げる必要があるが、
周波数算出回路は一般に構造が複雑であり、分解能を向
上することにより、さらに複雑化,大型化し、また信頼
性が落ちる等の問題があった。
The conventional frequency measuring device is constructed as described above, and the frequency resolution of the device depends on the resolution originally possessed by the frequency calculating circuit. In order to improve, it is necessary to increase the resolution of the frequency calculation circuit itself,
The frequency calculation circuit generally has a complicated structure, and there are problems that the resolution is further increased, the frequency calculation circuit becomes more complicated and larger, and the reliability is lowered.

【0015】また、従来の時間間隔測定装置は以上のよ
うに構成されており、時間間隔の測定分解能を上げるた
めには、基準時間信号の周波数を高くすることが必要と
なる。しかし、数ns以下の分解能を得るためには、基
準時間信号の周波数にUHF〜マイクロ波帯を用いるこ
ととなり、ゲート回路,カウンタの実現が困難となるば
かりでなく、高価なものとなるなどの問題点があった。
Further, the conventional time interval measuring device is configured as described above, and it is necessary to increase the frequency of the reference time signal in order to increase the measurement resolution of the time interval. However, in order to obtain a resolution of several ns or less, the UHF to microwave band is used for the frequency of the reference time signal, which makes it difficult to realize the gate circuit and the counter, and also becomes expensive. There was a problem.

【0016】さらに、従来のパルス信号諸元測定装置は
以上のように構成されているので、アナログ値のパルス
信号をA/D変換してパルス諸元を出力するので各回路
はそれぞれ近接して設置する必要があり、必然的に空中
線からパルス信号諸元測定装置までのアナログ値のパル
ス信号の伝送距離が長くなり、アナログ伝送の欠点であ
る耐ノイズ性及び信頼性に劣るという問題点があった。
Further, since the conventional pulse signal parameter measuring device is constructed as described above, since the analog pulse signal is A / D converted and the pulse parameters are outputted, the respective circuits are closely arranged. It is necessary to install it, and inevitably the transmission distance of the pulse signal of analog value from the antenna to the pulse signal parameter measuring device becomes long, and there is a problem that it is inferior in noise resistance and reliability, which are the drawbacks of analog transmission. It was

【0017】また、パルス信号諸元測定装置を構成する
各回路を空中線側に近接して配置すると、ソフトウェア
系までのパルス情報の伝送距離が長くなり、情報の多さ
からパルス情報を伝送するための信号線数の増加もしく
は伝送時間の増加を招くという問題点があった。
Further, when the circuits constituting the pulse signal parameter measuring device are arranged close to the antenna side, the transmission distance of the pulse information to the software system becomes long, and the pulse information is transmitted due to the large amount of information. However, there is a problem in that the number of signal lines or the transmission time is increased.

【0018】この発明は、上記のような問題点を解消す
るためになされたもので、周波数算出回路自体の性能を
向上することなく、周波数分解能を高めた周波数データ
を出力することができる周波数測定装置を得ることを目
的とする。また、安価で数ns以下の分解能を容易に得
ることができる時間間隔測定装置を提供することを目的
とする。さらに、信号線数をできるだけ少なくしつつ、
信頼性のある信号伝送を行うことができるパルス信号諸
元測定装置を得ることを目的とする。
The present invention has been made in order to solve the above problems, and frequency measurement capable of outputting frequency data with improved frequency resolution without improving the performance of the frequency calculation circuit itself. The purpose is to obtain the device. Another object of the present invention is to provide a time interval measuring device that is inexpensive and can easily obtain a resolution of several ns or less. Furthermore, while reducing the number of signal lines as much as possible,
It is an object of the present invention to obtain a pulse signal parameter measuring device capable of reliable signal transmission.

【0019】[0019]

【課題を解決するための手段】この発明に係る周波数測
定装置は、周波数算出回路の前段に逓倍器を付加したも
のである。
The frequency measuring device according to the present invention is such that a multiplier is added in the preceding stage of the frequency calculating circuit.

【0020】また、この発明に係る時間間隔測定装置
は、2つの入力信号間の時間間隔で動作する積分器と、
該積分器出力をアナログ−ディジタル変換するA/D変
換器とを備え、上記時間間隔をA/D変換器の出力から
測定するようにしたものである。
The time interval measuring device according to the present invention comprises an integrator which operates at a time interval between two input signals,
An A / D converter for analog-digital converting the output of the integrator is provided, and the time interval is measured from the output of the A / D converter.

【0021】さらに、この発明に係るパルス信号測定装
置は、信号伝送をディジタル信号伝送とし、情報量の多
いデータは伝送先で測定するようにしたものである。
Further, in the pulse signal measuring device according to the present invention, signal transmission is digital signal transmission, and data having a large amount of information is measured at the transmission destination.

【0022】[0022]

【作用】この発明における周波数測定装置は、逓倍器に
よって入力RF信号の周波数が逓倍されるため、周波数
算出回路の分解能以下の周波数が分解能範囲内に収まる
ようになる。
In the frequency measuring device according to the present invention, the frequency of the input RF signal is multiplied by the multiplier, so that the frequency equal to or lower than the resolution of the frequency calculation circuit falls within the resolution range.

【0023】また、この発明における時間間隔測定装置
は、アナログ積分器を用いて2つの入力信号間の時間間
隔を電圧に変換し、その電圧をA/D変換器によって時
間データに変換するようにしたから、上記時間間隔を、
その間一定電圧が入力に印加される積分器の出力として
とらえることができ、容易な方法で分解能を向上させる
ことができる。
Further, the time interval measuring device according to the present invention uses an analog integrator to convert the time interval between two input signals into a voltage, and the A / D converter converts the voltage into time data. Therefore, the above time interval,
During that time, a constant voltage can be captured as the output of the integrator applied to the input, and the resolution can be improved by an easy method.

【0024】さらに、この発明におけるパルス信号測定
装置は、ディジタル伝送を行っているのでデータ伝送の
信頼性が高く、また、情報量の少ないデータのみ測定し
て伝送するようにしたので、少ない信号線数で、かつ短
時間でデータ伝送を行うことができる。
Further, since the pulse signal measuring device according to the present invention performs digital transmission, the data transmission is highly reliable, and since only the data having a small amount of information is measured and transmitted, the number of signal lines is small. Data transmission can be performed in a short time with a number.

【0025】[0025]

【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.図1は本発明の第1の実施例による周波数測
定装置を示す回路構成図であり、図において、図14と
同一符号は同一または相当部分を示し、105は入力R
F信号の周波数を2倍に変換する2逓倍器であり、詳し
くはインダクタ105a〜105d,ダイオード105
e〜105hを用いて構成されている。102は従来の
ものと基本的に同一の周波数変換器であるが、2逓倍器
105で逓倍された後の周波数を周波数算出回路103
の周波数帯域内に含まれるようにシフト量を変更したも
のである。
Embodiments of the present invention will be described below with reference to the drawings. Example 1. 1 is a circuit configuration diagram showing a frequency measuring device according to a first embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 14 designate the same or corresponding portions, and 105 denotes an input R
It is a doubler that doubles the frequency of the F signal, and more specifically, inductors 105a to 105d and diode 105.
e to 105h. Reference numeral 102 is a frequency converter which is basically the same as the conventional one, but the frequency after being multiplied by the doubler 105 is calculated by a frequency calculation circuit 103.
The shift amount is changed so as to be included in the frequency band of.

【0026】次に動作について図2を参照しつつ説明す
る。2逓倍器105は、入力周波数の倍の周波数を出力
するものであることは周知であるためここでは詳細な説
明は省略する。
Next, the operation will be described with reference to FIG. It is well known that the doubler 105 outputs a frequency that is twice the input frequency, and therefore detailed description thereof is omitted here.

【0027】いまRF入力端子101に、周波数a〜b
(a<b)の信号が入力する場合を考える。逓倍器10
5の倍率は「2」なので、入力信号の周波数は、ここを
通過することで2a〜2bに変換される。さらに、周波
数算出回路103の周波数帯域がx〜y(x<y)であ
るならば、周波数2a〜2bの信号を、周波数変換器1
02で、式(1)の条件を満たすようにシフトする。 2a+S≧x 2b+S≦y (ただしSはシフト量) ……(1)
Now, the frequencies a to b are applied to the RF input terminal 101.
Consider a case where a signal of (a <b) is input. Multiplier 10
Since the multiplication factor of 5 is "2", the frequency of the input signal is converted into 2a to 2b by passing therethrough. Further, if the frequency band of the frequency calculation circuit 103 is x to y (x <y), the signals of the frequencies 2a to 2b are converted to the frequency converter 1
In 02, shift is performed so as to satisfy the condition of Expression (1). 2a + S ≧ x 2b + S ≦ y (where S is the shift amount) (1)

【0028】次いで以上のように変換された入力信号の
周波数を、周波数算出回路103で測定する。今、測定
した周波数データがPであった場合、真の周波数Fは、 F=(P−S)/2 ……(2) で表される。また、周波数算出回路103の周波数分解
能が△Pであるならば、真の周波数分解能△Fは、
Next, the frequency of the input signal converted as described above is measured by the frequency calculation circuit 103. If the measured frequency data is P, the true frequency F is expressed by F = (P−S) / 2 (2). If the frequency resolution of the frequency calculation circuit 103 is ΔP, the true frequency resolution ΔF is

【0029】[0029]

【数1】 [Equation 1]

【0030】となり、すなわち、周波数分解能が2倍細
かくなる。
That is, the frequency resolution becomes twice as fine.

【0031】例えば、入力RF信号の周波数a=10.
8MHzとし、周波数算出回路103の周波数帯域が2
5MHz,分解能が1MHzとした場合、2逓倍器10
5で21.6MHzに逓倍され、周波数変換器102で
例えば10MHzシフトされた後、周波数算出回路10
3にて31MHzのRF信号として認識され、ここで1
0MHz減算したのち、1/2にされて10.5MHz
の周波数データとして出力端子104に出力される。
For example, the frequency a = 10.
8 MHz and the frequency band of the frequency calculation circuit 103 is 2
If the frequency is 5 MHz and the resolution is 1 MHz, the doubler 10
5, the frequency is multiplied by 21.6 MHz, and the frequency converter 102 shifts the frequency by, for example, 10 MHz.
It was recognized as an RF signal of 31MHz in 3 and 1
After subtracting 0MHz, it is halved to 10.5MHz
Is output to the output terminal 104.

【0032】このように本実施例によれば、周波数算出
回路103前段に2逓倍器105を設けたから、周波数
算出回路103の分解能以下の周波数は2逓倍されて、
周波数算出回路103の分解能で識別可能な周波数の信
号となり、後に逓倍器105の倍率(ここでは2)で除
算することで、RF入力信号の周波数データをより詳細
に算出することができ、周波数算出回路103自体の分
解能を向上させることなく、分解能を高めた周波数デー
タを得ることができる。
As described above, according to this embodiment, since the frequency doubler 105 is provided in the preceding stage of the frequency calculating circuit 103, the frequency equal to or lower than the resolution of the frequency calculating circuit 103 is doubled.
It becomes a signal of a frequency that can be identified by the resolution of the frequency calculation circuit 103, and the frequency data of the RF input signal can be calculated in more detail by dividing it by the multiplication factor (here, 2) of the multiplier 105. It is possible to obtain frequency data with improved resolution without improving the resolution of the circuit 103 itself.

【0033】実施例2.図3は本発明の第2の実施例に
よる周波数測定装置を示すブロック構成図であり、この
実施例では2逓倍器に代えて増幅器とフィルタにより逓
倍器を構成するようにしたものである。図において、1
06は増幅器、107は増幅器106後段に配置された
フィルタである。
Example 2. FIG. 3 is a block diagram showing a frequency measuring device according to a second embodiment of the present invention. In this embodiment, a multiplier is constituted by an amplifier and a filter instead of the doubler. In the figure, 1
Reference numeral 06 is an amplifier, and 107 is a filter arranged in the latter stage of the amplifier 106.

【0034】次に動作について説明する。一般に増幅器
は入力信号を増幅するものであるが、入力信号と同じ周
波数の信号のみが出力されるわけではなく、同時に入力
信号の2倍あるいは3倍の周波数も出力されるのは周知
のとおりである。従って増幅器106後段にこの2倍
波、あるいは3倍波のみを通過させるようなフィルタ1
07を設け、得られた2倍、あるいは3倍波を周波数算
出回路3の周波数帯域内に含まれるよう、周波数変換器
102のシフト量を変更することにより、フィルタ10
7で2倍波を取り出した場合は、周波数分解能を2倍
に、また3倍波を取り出した場合は、周波数分解能を3
倍とすることができる。
Next, the operation will be described. Generally, an amplifier amplifies an input signal, but it is well known that not only a signal having the same frequency as the input signal is output, but also a frequency that is twice or three times the frequency of the input signal is output at the same time. is there. Therefore, a filter 1 that passes only the second harmonic wave or the third harmonic wave after the amplifier 106 is provided.
No. 07 is provided, and the shift amount of the frequency converter 102 is changed so that the obtained doubled or tripled wave is included in the frequency band of the frequency calculation circuit 3.
When the 2nd harmonic is taken out in step 7, the frequency resolution is doubled, and when the 3rd harmonic is taken out, the frequency resolution is set to 3
It can be doubled.

【0035】実施例3.図4は本発明の第3の実施例に
よる周波数測定装置を示すブロック構成図であり、この
実施例では、上記第1の実施例において2逓倍器をもう
一段、直列に設けることで、周波数分解能を4倍向上す
るようにしたものである。図において、108は2逓倍
器105と周波数変換器2との間に接続された2逓倍器
であり、構成は2逓倍器105と同一のものである。
Example 3. FIG. 4 is a block diagram showing a frequency measuring device according to a third embodiment of the present invention. In this embodiment, another frequency doubler is provided in series in the first embodiment so that the frequency resolution is increased. Is improved four times. In the figure, reference numeral 108 is a doubler connected between the doubler 105 and the frequency converter 2, and the configuration is the same as that of the doubler 105.

【0036】次に動作について説明する。二段の2逓倍
器105,108を通過した入力RF信号は、周波数が
4倍となるため、周波数算出回路103の周波数帯域に
含まれるように、周波数変換器102でこの4倍波の周
波数をシフトすることにより、周波数分解能を4倍に向
上することができる。
Next, the operation will be described. Since the frequency of the input RF signal that has passed through the two-stage doubler 105, 108 is four times, the frequency of the fourth harmonic wave is converted by the frequency converter 102 so as to be included in the frequency band of the frequency calculation circuit 103. By shifting, the frequency resolution can be improved four times.

【0037】なお、上記第1及び第3の実施例では逓倍
器として2逓倍器を用いたが、3,4倍等の逓倍器を用
いてもよい。また、上記第3の実施例では逓倍器を2段
に接続したが、逓倍器の接続段数はこれに限られるもの
ではなく、また倍率の異なる逓倍器を組み合わせるよう
にしてもよい。
Although the double multiplier is used as the multiplier in the first and third embodiments, a multiplier such as a triple multiplier or a triple multiplier may be used. Further, although the multiplier is connected in two stages in the third embodiment, the number of connected stages of the multiplier is not limited to this, and multipliers having different magnifications may be combined.

【0038】実施例4.図5は本発明の第4の実施例に
よる時間間隔測定装置を示す回路図であり、図5におい
て、図15と同一符号は同一または相当部分を示し、2
08は−V〔V〕の電圧を発生するDC電源、209は
このDC電源とアナログ積分器210との接断を行うス
イッチである。また上記アナログ積分器210は、オペ
レーショナルアンプ210a,抵抗210b,コンデン
サ210cから構成されている。211はアナログ積分
器210の出力をリセットをするためのスイッチ、さら
に212はアナログ積分器210の出力をアナログ−デ
ィジタル変換するA/D変換器、213は時間データ出
力、214はスイッチ209,211及びA/D変換器
212を制御する制御回路である。
Example 4. FIG. 5 is a circuit diagram showing a time interval measuring device according to a fourth embodiment of the present invention. In FIG. 5, the same reference numerals as those in FIG. 15 denote the same or corresponding parts.
Reference numeral 08 is a DC power source that generates a voltage of -V [V], and 209 is a switch that connects and disconnects the DC power source and the analog integrator 210. The analog integrator 210 is composed of an operational amplifier 210a, a resistor 210b, and a capacitor 210c. Reference numeral 211 is a switch for resetting the output of the analog integrator 210, 212 is an A / D converter for analog-digital converting the output of the analog integrator 210, 213 is time data output, and 214 is switches 209, 211 and It is a control circuit that controls the A / D converter 212.

【0039】次に動作について図6を参照しつつ説明す
る。スタート,ストップ信号入力204,205からの
スタート,ストップ信号A,Bはスイッチ制御回路21
4でスイッチ209の制御信号Cに変換される。スイッ
チ209は、制御信号Cによってスタート信号からスト
ップ信号までの間オン(接続状態)となる。この間、−
V〔V〕の電圧がスイッチ209を通して積分器210
に入力され、抵抗210aによって決定された一定の電
流が、コンデンサ210cを充電する。このとき積分器
210の出力信号は図6中のDに示す様に、時間に対し
て一定の傾きを持って増加する電圧となる。
Next, the operation will be described with reference to FIG. The start and stop signals A and B from the start and stop signal inputs 204 and 205 are input to the switch control circuit 21.
At 4, it is converted into a control signal C for the switch 209. The switch 209 is turned on (connected state) from the start signal to the stop signal by the control signal C. During this time, −
The voltage of V [V] passes through the switch 209 and the integrator 210
A constant current, which is input to the capacitor 210c and is determined by the resistor 210a, charges the capacitor 210c. At this time, the output signal of the integrator 210 is a voltage that increases with a certain slope with respect to time, as indicated by D in FIG.

【0040】そしてストップ信号Bが入力すると同時に
スイッチ209はオフ(断状態)となり、積分器210
の出力電力の増加は停止し、電圧保持状態となる。また
同時に制御回路214からの制御信号Eの変化を受けて
A/D変換器212が動作し、積分器210の出力電圧
をアナログ−ディジタル変換し、時間データ213とし
て出力される。このとき積分器210の出力電圧は、ス
タート信号Aとストップ信号Bの時間間隔に比例した電
圧となるため、この電圧をA/D変換することにより入
力された2信号の時間間隔を測定することができる。A
/D変換後、制御回路214から出力される積分器21
0出力リセット信号(図中F)によりスイッチ211が
制御され、電圧保持状態となっている積分器210の出
力電圧をリセットし、次のスタート,ストップ信号を待
ち受ける状態となる。
At the same time when the stop signal B is input, the switch 209 is turned off (disconnected state), and the integrator 210
The increase of the output power of is stopped and the voltage is maintained. At the same time, the A / D converter 212 operates in response to a change in the control signal E from the control circuit 214, and the output voltage of the integrator 210 is analog-digital converted and output as time data 213. At this time, the output voltage of the integrator 210 becomes a voltage proportional to the time interval between the start signal A and the stop signal B. Therefore, the time interval between the two input signals should be measured by A / D converting this voltage. You can A
After the D / D conversion, the integrator 21 output from the control circuit 214
The switch 211 is controlled by the 0 output reset signal (F in the figure) to reset the output voltage of the integrator 210 in the voltage holding state and wait for the next start / stop signal.

【0041】ここで、時間間隔の測定分解能は、時間に
対する積分器210の出力における電圧変化とA/D変
換器212の最小分解可能電圧(LSB)によって決定
される。すなわち積分器210の電圧変化は、汎用の部
品で構成したものでも、数10〔V/μs〕〜数100
〔V/μs〕の応答を容易に得ることができるため、数
ns以下の時間でもA/D変換器212の最小分解可能
電圧以上の電圧変化に十分に変換することができる。こ
れにより、時間間隔の測定分解能を数ns以下にするこ
とが容易に可能となる。
Here, the measurement resolution of the time interval is determined by the voltage change at the output of the integrator 210 with respect to time and the minimum resolvable voltage (LSB) of the A / D converter 212. That is, even if the voltage change of the integrator 210 is configured by general-purpose components, it is from several tens [V / μs] to several 100.
Since the response of [V / μs] can be easily obtained, it can be sufficiently converted into the voltage change of the minimum resolvable voltage of the A / D converter 212 or more even in the time of several ns or less. This makes it possible to easily set the measurement resolution of the time interval to several ns or less.

【0042】このように本実施例によれば、スタート信
号Aが入力されたのちストップ信号Bが入力されるまで
の間でアナログ積分器210を作動させて電圧を取り出
し、これをA/D変換して時間データを得るようにした
から、スタート信号Aが入力されてからストップ信号B
が入力されるまでの時間が連続的なアナログ量としてと
らえられ、高周波帯域の信号を用いることなく容易な構
成で時間間隔を数ns以下の分解能でもって測定するこ
とができる。
As described above, according to this embodiment, the analog integrator 210 is operated to extract a voltage between the input of the start signal A and the input of the stop signal B, and the voltage is extracted and A / D converted. Since the time data is obtained by inputting the start signal A to the stop signal B,
The time until is input is regarded as a continuous analog amount, and the time interval can be measured with a resolution of several ns or less with a simple configuration without using a signal in a high frequency band.

【0043】実施例5.図7は本発明の第5の実施例に
よる時間間隔測定装置を示す回路図である。上記第4の
実施例では、スタート,ストップ信号の時間間隔が短
く、積分器の出力電圧がA/D変換器の最大入力電圧以
下の場合に適用できる回路を示したが、この実施例では
スタート,ストップ信号の時間間隔が長く、積分器の出
力電圧がA/D変換器の最大入力電圧以上の場合にも適
用できるようにしたものである。図において、215は
A/D変換器212の最大入力電力Vmax 〔V〕と同一
の値を有するDC電源であり、コンパレータ216の基
準電圧となるものである。またコンパレータ216には
積分器210の出力が比較電圧として入力されている。
217はコンパレータ216の出力パルスを計数するパ
ルスカウンタであり、218はそのVmax 検出回数デー
タ出力である。さらに219は、制御回路214の積分
器出力リセット信号F、及び積分器210出力が積分器
出力リセット信号Gとして入力されるOR回路であり、
その出力によってスイッチ211が制御されるようにな
っている。
Example 5. FIG. 7 is a circuit diagram showing a time interval measuring device according to a fifth embodiment of the present invention. In the fourth embodiment, a circuit applicable when the time interval between the start and stop signals is short and the output voltage of the integrator is less than or equal to the maximum input voltage of the A / D converter is shown. The time interval of the stop signal is long, and it can be applied even when the output voltage of the integrator is equal to or higher than the maximum input voltage of the A / D converter. In the figure, reference numeral 215 denotes a DC power supply having the same value as the maximum input power Vmax [V] of the A / D converter 212, which serves as a reference voltage for the comparator 216. Further, the output of the integrator 210 is input to the comparator 216 as a comparison voltage.
Reference numeral 217 is a pulse counter for counting the output pulses of the comparator 216, and 218 is the Vmax detection frequency data output. Further, 219 is an OR circuit to which the integrator output reset signal F of the control circuit 214 and the output of the integrator 210 are input as the integrator output reset signal G,
The output controls the switch 211.

【0044】次に動作について図8を参照しつつ説明す
る。スタート信号Aによって積分器210の出力はDに
示す様に一定の傾きで増加する電圧となる。そして積分
器210の出力電圧がA/D変換器212の最大出力電
圧Vmax に達すると、電圧比較コンパレータ216でそ
の電圧が検出され、積分器出力リセット信号Gを出力
し、OR回路219を経由して、スイッチ211をオン
(接続状態)し、積分器210出力をリセットする。す
ると積分器210は初期の状態になり、再度一定の傾き
で増加する電圧を出力し、ストップ信号Bが入力するま
での間、上記動作を繰り返す。このときパルスカウンタ
217は、コンパレータ216の出力である積分器出力
リセット信号Gの出力回数を計数し、Vmax 検出回数デ
ータ218として出力する。なお、ストップ信号Bが入
力した後の動作は上記第4の実施例と同一であるためこ
こでは省略する。
Next, the operation will be described with reference to FIG. The start signal A causes the output of the integrator 210 to become a voltage that increases at a constant slope, as indicated by D. When the output voltage of the integrator 210 reaches the maximum output voltage Vmax of the A / D converter 212, the voltage is detected by the voltage comparison comparator 216, the integrator output reset signal G is output, and the signal is output via the OR circuit 219. Then, the switch 211 is turned on (connected state) to reset the output of the integrator 210. Then, the integrator 210 returns to the initial state, outputs the voltage that increases with a constant slope again, and repeats the above operation until the stop signal B is input. At this time, the pulse counter 217 counts the number of outputs of the integrator output reset signal G which is the output of the comparator 216, and outputs it as Vmax detection number data 218. Since the operation after the stop signal B is input is the same as that of the fourth embodiment, it is omitted here.

【0045】このように構成することで、長い時間間隔
の場合でもVmax 検出回数データと時間データとから、
スタート,ストップ信号の時間間隔を前記の実施例と同
様の分解能で測定することができる。
With this configuration, even in the case of a long time interval, from the Vmax detection frequency data and the time data,
The time interval between the start and stop signals can be measured with the same resolution as in the above-mentioned embodiment.

【0046】実施例6.図9は本発明の第6の実施例に
よる時間間隔測定装置を示す回路図である。上記第4及
び第5の実施例では、スタート,ストップ信号の入力す
る順序が決まっている場合について説明したが、この実
施例では入力信号の順序が不定の場合にも適用できるよ
うにしたものである。すなわち図9において220はA
入力がB入力よりも時間的に先に入力する場合にスイッ
チ制御信号Cを発生する第1の制御回路、221は逆に
B入力がA入力よりも先の場合にスイッチ制御信号Cを
発生する第2の制御回路、222〜224は前記第1及
び第2の制御回路220,221の出力信号を入力とす
るOR回路、225はA,B入力の入力順序判定回路、
226は入力順序判定データ出力である。
Example 6. FIG. 9 is a circuit diagram showing a time interval measuring device according to a sixth embodiment of the present invention. In the above-mentioned fourth and fifth embodiments, the case where the order of inputting the start and stop signals is fixed has been described. However, in this embodiment, it can be applied even when the order of the input signals is indefinite. is there. That is, 220 is A in FIG.
The first control circuit 221 that generates the switch control signal C when the input is earlier than the B input in time generates the switch control signal C when the B input is earlier than the A input. A second control circuit, 222 to 224 are OR circuits that receive the output signals of the first and second control circuits 220 and 221 as inputs, and 225 is an input sequence determination circuit of A and B inputs,
226 is an input order determination data output.

【0047】次に動作について図10を参照しつつ説明
する。A入力の後B入力が行われた場合には、第1の制
御回路220によりスイッチ制御信号Cが出力され、時
間間隔に応じたデータが出力される。一方、B入力の後
A入力が行われた場合には、第2の制御回路221によ
りスイッチ制御信号Cが出力され、時間間隔に応じたデ
ータが出力される。このようにして上記第4,第5の実
施例と同様の分解能が得られるとともに、上記A,B信
号入力時に入力順序判定回路25により、その入力順を
判定することができ、任意の順で入力される2つの信号
間の時間を測定することができる。
Next, the operation will be described with reference to FIG. When the B input is performed after the A input, the switch control signal C is output by the first control circuit 220, and the data according to the time interval is output. On the other hand, when A input is performed after B input, the switch control signal C is output by the second control circuit 221 and data corresponding to the time interval is output. In this way, the same resolution as in the fourth and fifth embodiments is obtained, and the input order can be determined by the input order determination circuit 25 when the A and B signals are input, and the input order can be determined in any order. The time between two input signals can be measured.

【0048】実施例7.図11は本発明の第7の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
あり、図17と同一符号は同一または相当部分を示し、
327はパルス信号諸元測定装置であり、314はパル
ス振幅測定回路306,パルス幅測定回路307の出力
であるパルス振幅値309及びパルス幅値310を順次
切り替えて伝送データ315として送信するデータ送信
回路である。316は伝送データ315を受信し、これ
をパルス振幅/パルス幅データ317として出力するデ
ータ受信回路である。318は信号検出信号305の到
来時刻を測定するパルス到来時刻測定回路、311はパ
ルス到来時刻測定回路305の出力であるパルス到来時
刻値、319はパルス到来時刻信号311と上記パルス
振幅/パルス幅データ317とを合成し、パルス情報3
13として出力するデータ合成回路である。
Example 7. FIG. 11 is a block diagram showing a pulse signal parameter measuring device according to a seventh embodiment of the present invention, in which the same reference numerals as those in FIG. 17 denote the same or corresponding parts,
Reference numeral 327 is a pulse signal parameter measurement device, and 314 is a data transmission circuit that sequentially switches the pulse amplitude value 309 and the pulse width value 310 output from the pulse amplitude measurement circuit 306 and the pulse width measurement circuit 307 and transmits as transmission data 315. Is. A data reception circuit 316 receives the transmission data 315 and outputs it as pulse amplitude / pulse width data 317. 318 is a pulse arrival time measuring circuit for measuring the arrival time of the signal detection signal 305, 311 is a pulse arrival time value output from the pulse arrival time measuring circuit 305, 319 is the pulse arrival time signal 311 and the pulse amplitude / pulse width data. 317 and pulse information 3
13 is a data synthesizing circuit for outputting as 13.

【0049】次に動作について説明する。空中線325
から送られてきたアナログ値のパルス信号301がA/
D変換回路302に入力すると、一定の時間毎にアナロ
グ/ディジタル変換が行なわれ、アナログ値がディジタ
ル値に変換されてディジタル値のパルス信号303とな
って出力される。次いでスレッショルド検出回路304
は、スレッショルドレベルに基づき信号と不要信号(雑
音)とを分離し、ディジタル値のパルス信号303か
ら、信号検出信号305を出力する。
Next, the operation will be described. Aerial line 325
The analog pulse signal 301 sent from
When input to the D conversion circuit 302, analog / digital conversion is performed at fixed time intervals, the analog value is converted into a digital value, and the pulse signal 303 having a digital value is output. Next, the threshold detection circuit 304
Separates a signal from an unnecessary signal (noise) based on the threshold level, and outputs a signal detection signal 305 from the pulse signal 303 having a digital value.

【0050】そして後段に配置されたパルス振幅測定回
路306は、信号検出信号305の出力区間、ディジタ
ル値のパルス信号303の最大値を測定し、これをパル
ス振幅値309として出力する。また、パルス幅測定回
路307は、信号検出信号305の出力区間、ディジタ
ル値のパルス信号303の最大値から規定の値分下がっ
た箇所間の間隔を測定し、これをパルス幅値310とし
て出力する。
The pulse amplitude measuring circuit 306 arranged in the subsequent stage measures the output section of the signal detection signal 305, the maximum value of the digital pulse signal 303, and outputs it as the pulse amplitude value 309. Further, the pulse width measuring circuit 307 measures the output section of the signal detection signal 305, the interval between points where the digital value of the pulse signal 303 has fallen by a prescribed value from the maximum value, and outputs this as a pulse width value 310. .

【0051】そしてデータ送信回路314は、各測定回
路306,307の出力であるパルス振幅値309及び
パルス幅値310を受けて、これを順次切り替えて伝送
データ315として後段のデータ受信回路316へ送信
する。データ受信回路316はこの伝送データ315を
受信し、パルス振幅/パルス幅データ317として出力
する。上記構成において、比較的情報量の少ないデータ
を取り扱うパルス振幅測定回路306及びパルス幅測定
回路307はA/D変換器302近傍に配置され、それ
ぞれの処理結果がデータ送信回路314を介して、デー
タ合成回路319近傍に配置されたデータ受信回路31
6に伝送されるようになっている。
The data transmission circuit 314 receives the pulse amplitude value 309 and the pulse width value 310 which are the outputs of the measurement circuits 306 and 307, and sequentially switches them to transmit the transmission data 315 to the data reception circuit 316 in the subsequent stage. To do. The data receiving circuit 316 receives this transmission data 315 and outputs it as pulse amplitude / pulse width data 317. In the above configuration, the pulse amplitude measuring circuit 306 and the pulse width measuring circuit 307 which handle data having a relatively small amount of information are arranged in the vicinity of the A / D converter 302, and the respective processing results are transmitted via the data transmitting circuit 314 to the data transmitting circuit 314. Data receiving circuit 31 arranged near the combining circuit 319
6 is transmitted.

【0052】一方、パルス到来時刻測定回路318は信
号検出信号305の到来時刻を測定し、パルス到来時刻
値311を出力する。このパルス到来時刻測定回路31
8はデータ合成回路319の近傍に配置されており、比
較的情報量の多いパルス到来時刻値311はここで測定
されるようになっている。
On the other hand, the pulse arrival time measuring circuit 318 measures the arrival time of the signal detection signal 305 and outputs a pulse arrival time value 311. This pulse arrival time measuring circuit 31
8 is arranged in the vicinity of the data synthesizing circuit 319, and the pulse arrival time value 311 having a relatively large amount of information is measured here.

【0053】そしてデータ合成回路319は上記パルス
到来時刻値311と上記パルス振幅/パルス幅データ3
17とを合成し、これをパルス情報313として出力す
る。その後パルス情報313はソフトウェア系326に
て解析される。以上のようにして、空中線326で受信
したアナログ値のパルス信号301が短い距離でパルス
信号諸元測定装置327に伝送されるとともに、信号配
線の増加を招くことなく、空中線325から離れたとこ
ろでパルス情報313を得ることができる。
Then, the data synthesizing circuit 319 receives the pulse arrival time value 311 and the pulse amplitude / pulse width data 3
17 are combined and output as pulse information 313. After that, the pulse information 313 is analyzed by the software system 326. As described above, the analog-valued pulse signal 301 received by the antenna 326 is transmitted to the pulse signal parameter measuring device 327 at a short distance, and a pulse is generated at a distance from the antenna 325 without causing an increase in signal wiring. Information 313 can be obtained.

【0054】このように本実施例によれば、比較的情報
量の少なパルス振幅値309及びパルス幅値310は、
空中線325近傍に配置されたパルス振幅測定回路30
6及びパルス幅測定回路307で判定し、これらの値を
データ送信回路314を用いて、データ合成回路319
近傍に配置されたデータ受信回路316に伝送する一
方、比較的情報量の多いパルス到来時刻値311はデー
タ合成回路319近傍に配置されたパルス到来時刻測定
回路318で判定するようにしたから、パルス信号諸元
測定装置327を構成する各回路を隔てて配置すること
ができ、信号線数の減少,データ伝送の信頼性の向上,
伝送時間の短縮を図ることができる。
As described above, according to this embodiment, the pulse amplitude value 309 and the pulse width value 310 having a relatively small amount of information are
Pulse amplitude measuring circuit 30 arranged near antenna 325
6 and the pulse width measuring circuit 307, and the data transmitting circuit 314 is used to determine these values.
While transmitting to the data receiving circuit 316 arranged in the vicinity, the pulse arrival time value 311 having a relatively large amount of information is judged by the pulse arrival time measuring circuit 318 arranged in the vicinity of the data synthesizing circuit 319. It is possible to arrange the respective circuits constituting the signal specification measuring device 327 so as to be separated from each other, thereby reducing the number of signal lines and improving the reliability of data transmission.
The transmission time can be shortened.

【0055】実施例8.図12は本発明の第8の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
ある。上記第7の実施例では信号検出信号305から比
較的情報量の多いものとしてパルス到来時刻値311の
みを判定するようにしたが、この実施例では、パルス到
来時刻値311以外に比較的情報量の多いものとしてパ
ルス間隔値を求めるようにしたものである。
Example 8. FIG. 12 is a block diagram showing a pulse signal parameter measuring device according to the eighth embodiment of the present invention. In the seventh embodiment, only the pulse arrival time value 311 is determined as the information amount from the signal detection signal 305 is relatively large, but in this embodiment, the information amount other than the pulse arrival time value 311 is relatively large. The pulse interval value is obtained as a large number.

【0056】すなわち図12において、328はパルス
信号諸元測定装置であり、パルス到来時刻測定回路31
8近傍にパルス間隔測定回路320が配置されており、
パルス間隔測定回路320は、信号検出信号305の到
来間隔を測定し、これをパルス間隔値321として出力
する。そしてデータ合成回路319は、このパルス間隔
値321と、パルス到来時刻値311及び、パルス振幅
/パルス幅データ317とを合成し、パルス情報313
として出力する。以上により入力パルスのパルス間隔,
パルス到来時刻,パルス振幅及びパルス幅を測定するこ
とができる。
That is, in FIG. 12, reference numeral 328 is a pulse signal parameter measuring device, which has a pulse arrival time measuring circuit 31.
A pulse interval measuring circuit 320 is arranged near 8
The pulse interval measuring circuit 320 measures the arrival interval of the signal detection signal 305 and outputs it as a pulse interval value 321. Then, the data synthesizing circuit 319 synthesizes the pulse interval value 321, the pulse arrival time value 311, and the pulse amplitude / pulse width data 317, and the pulse information 313.
Output as. From the above, the pulse interval of the input pulse,
The pulse arrival time, pulse amplitude and pulse width can be measured.

【0057】実施例9.図13は本発明の第9の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
ある。上記第7及び第8の実施例では、データ送信回路
とデータ受信回路間の伝送データを並列伝送により伝送
するようにしたが、この実施例では直列伝送により伝送
するようにしたものである。
Example 9. FIG. 13 is a block diagram showing a pulse signal parameter measuring device according to the ninth embodiment of the present invention. In the seventh and eighth embodiments, the transmission data between the data transmission circuit and the data reception circuit is transmitted by parallel transmission, but in this embodiment, the transmission data is transmitted by serial transmission.

【0058】すなわち図13において、329はパルス
信号諸元測定装置であり、データ送信回路314の出力
は、該回路近傍に配置された並列/直列変換回路32
2、及びデータ合成回路313近傍に配置された直列/
並列変換回路323を介してデータ合成回路319に入
力されるように構成されている。
That is, in FIG. 13, reference numeral 329 is a pulse signal parameter measuring device, and the output of the data transmission circuit 314 is a parallel / serial conversion circuit 32 arranged near the circuit.
2 and serial / disposed in the vicinity of the data synthesis circuit 313.
It is configured so as to be input to the data synthesizing circuit 319 via the parallel conversion circuit 323.

【0059】次に動作について説明する。データ伝送回
路314はパルス振幅値309及びパルス幅値310を
伝送データ315として並列に出力する。そして並列/
直列変換回路322で伝送データ315は並列から直列
に変換され、直列伝送データ324として出力する。直
列/並列変換回路323は、この直列伝送データ324
を再度並列データに変換してパルス振幅/パルス幅デー
タ317として出力する。
Next, the operation will be described. The data transmission circuit 314 outputs the pulse amplitude value 309 and the pulse width value 310 as transmission data 315 in parallel. And parallel /
The serial conversion circuit 322 converts the transmission data 315 from parallel to serial, and outputs it as serial transmission data 324. The serial / parallel conversion circuit 323 uses the serial transmission data 324.
Is again converted into parallel data and output as pulse amplitude / pulse width data 317.

【0060】以上のように構成することで、データ伝送
回路314の出力に用いられる信号線の本数を削減する
ことができる。
With the above configuration, the number of signal lines used for the output of the data transmission circuit 314 can be reduced.

【0061】[0061]

【発明の効果】以上のように、この発明に係る周波数測
定装置によれば、逓倍器を用いて入力信号の周波数を逓
倍して周波数算出回路に入力するようにしたから、周波
数算出回路の性能を変更することなく、容易な構成でよ
り分解能の良い周波数測定を行うことができる効果があ
る。
As described above, according to the frequency measuring device of the present invention, since the frequency of the input signal is multiplied by the multiplier to be input to the frequency calculating circuit, the performance of the frequency calculating circuit is improved. There is an effect that the frequency measurement with a better resolution can be performed with a simple configuration without changing the.

【0062】また、この発明に係る時間間隔測定装置に
よれば、積分器を用いて2つの入力信号間の時間間隔を
電圧に変換して測定するようにしたので、安価で高分解
能な時間間隔測定装置が得られるという効果がある。
Further, according to the time interval measuring device of the present invention, since the time interval between two input signals is converted into a voltage and measured by using the integrator, the time interval with low cost and high resolution is obtained. There is an effect that a measuring device can be obtained.

【0063】さらに、この発明に係るパルス信号諸元測
定装置によれば、信号伝送をディジタル伝送とし、情報
量の多いデータは伝送先で測定するようにしたので、デ
ータ伝送の信頼性の向上、及び信号線数の減少,伝送時
間の短縮を図ることができる効果がある。
Further, according to the pulse signal parameter measuring device of the present invention, the signal transmission is digital transmission, and the data having a large amount of information is measured at the transmission destination, so that the reliability of the data transmission is improved. In addition, the number of signal lines and the transmission time can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による周波数測定装置
の構成図。
FIG. 1 is a configuration diagram of a frequency measuring device according to a first embodiment of the present invention.

【図2】上記実施例による周波数測定装置の動作を説明
するための図。
FIG. 2 is a diagram for explaining the operation of the frequency measuring device according to the above embodiment.

【図3】この発明の第2の実施例による周波数測定装置
の構成図。
FIG. 3 is a configuration diagram of a frequency measuring device according to a second embodiment of the present invention.

【図4】この発明の第3の実施例による周波数測定装置
の構成図。
FIG. 4 is a configuration diagram of a frequency measuring device according to a third embodiment of the present invention.

【図5】この発明の第4の実施例による時間間隔測定装
置の構成図。
FIG. 5 is a configuration diagram of a time interval measuring device according to a fourth embodiment of the present invention.

【図6】上記実施例による時間間隔測定装置の動作波形
図。
FIG. 6 is an operation waveform diagram of the time interval measuring device according to the above embodiment.

【図7】この発明の第5の実施例による時間間隔測定装
置の構成図。
FIG. 7 is a configuration diagram of a time interval measuring device according to a fifth embodiment of the present invention.

【図8】上記実施例による時間間隔測定装置の動作波形
図。
FIG. 8 is an operation waveform diagram of the time interval measuring device according to the above-described embodiment.

【図9】この発明の第6の実施例による時間間隔測定装
置の構成図。
FIG. 9 is a configuration diagram of a time interval measuring device according to a sixth embodiment of the present invention.

【図10】上記実施例による時間間隔測定装置の動作波
形図。
FIG. 10 is an operation waveform diagram of the time interval measuring device according to the above embodiment.

【図11】この発明の第7の実施例によるパルス信号諸
元測定装置のブロック構成図。
FIG. 11 is a block configuration diagram of a pulse signal parameter measuring device according to a seventh embodiment of the present invention.

【図12】この発明の第8の実施例によるパルス信号諸
元測定装置のブロック構成図。
FIG. 12 is a block configuration diagram of a pulse signal parameter measuring device according to an eighth embodiment of the present invention.

【図13】この発明の第9の実施例によるパルス信号諸
元測定装置のブロック構成図。
FIG. 13 is a block configuration diagram of a pulse signal parameter measuring device according to a ninth embodiment of the present invention.

【図14】従来の周波数測定装置の構成図。FIG. 14 is a configuration diagram of a conventional frequency measuring device.

【図15】従来の時間間隔測定装置のブロック構成図。FIG. 15 is a block diagram of a conventional time interval measuring device.

【図16】上記時間間隔測定装置の動作波形図。FIG. 16 is an operation waveform diagram of the time interval measuring device.

【図17】従来のパルス信号諸元測定装置のブロック構
成図。
FIG. 17 is a block configuration diagram of a conventional pulse signal parameter measuring device.

【符号の説明】[Explanation of symbols]

101 RF入力端子 102 周波数変換器 103 周波数算出回路 104 出力端子 105 2逓倍器 106 増幅器 107 フィルタ 108 2逓倍器 204 スタート信号入力 205 ストップ信号入力 208 DC電源 209 スイッチ 210 積分器 210a オペレーションアンプ 210b 抵抗 210c コンデンサ 211 スイッチ 212 A/D変換器 213 時間データ出力 214 制御回路 215 DC電源 216 コンパレータ 217 パルスカウンタ 218 Vmax 検出回数データ出力 219 OR回路 220 第1の制御回路 221 第2の制御回路 222〜224 OR回路 225 入力順序判定回路 226 入力順序判定データ出力 301 アナログ値のパルス信号 302 A/D変換回路 303 ディジタル値のパルス信号 304 スレッシュルド検出回路 305 信号検出信号 306 パルス振幅測定回路 307 パルス幅測定回路 309 パルス振幅値 310 パルス幅値 311 パルス到来時刻値 313 パルス情報 314 データ送信回路 315 伝送データ 316 データ受信回路 317 パルス振幅/パルス幅データ 318 パルス致来時刻測定回路 319 データ合成回路 320 パルス間隔測定回路 321 パルス間隔値 325 空中線 326 ソフトウェア系 327 パルス信号諸元測定装置 328 パルス信号諸元測定装置 329 パルス信号諸元測定装置 101 RF input terminal 102 Frequency converter 103 Frequency calculation circuit 104 Output terminal 105 Doubler 106 Amplifier 107 Filter 108 Doubler 204 Start signal input 205 Stop signal input 208 DC power supply 209 Switch 210 Integrator 210a Operation amplifier 210b Resistance 210c Capacitor 211 switch 212 A / D converter 213 time data output 214 control circuit 215 DC power supply 216 comparator 217 pulse counter 218 Vmax detection count data output 219 OR circuit 220 first control circuit 221 second control circuit 222 to 224 OR circuit 225 Input sequence determination circuit 226 Input sequence determination data output 301 Analog value pulse signal 302 A / D conversion circuit 303 Digital value pulse signal 304 Threshold detection circuit 305 Signal detection signal 306 Pulse amplitude measurement circuit 307 Pulse width measurement circuit 309 Pulse amplitude value 310 Pulse width value 311 Pulse arrival time value 313 Pulse information 314 Data transmission circuit 315 Transmission data 316 Data reception circuit 317 Pulse amplitude / pulse Width data 318 Pulse arrival time measuring circuit 319 Data synthesizing circuit 320 Pulse interval measuring circuit 321 Pulse interval value 325 Antenna 326 Software system 327 Pulse signal parameter measuring device 328 Pulse signal parameter measuring device 329 Pulse signal parameter measuring device

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // G01S 7/38 8940−5J Continuation of front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location // G01S 7/38 8940-5J

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 入力信号の周波数を算出する周波数測定
装置において、 入力信号の周波数を逓倍して出力する逓倍器と、 入力信号の周波数の測定を行う周波数算出回路とを備
え、 上記逓倍器で逓倍された入力信号を上記周波数算出回路
に入力するように構成したことを特徴とする周波数測定
装置。
1. A frequency measuring device for calculating the frequency of an input signal, comprising: a multiplier for multiplying and outputting the frequency of the input signal; and a frequency calculating circuit for measuring the frequency of the input signal. A frequency measuring device characterized in that it is configured to input a multiplied input signal to the frequency calculating circuit.
【請求項2】 請求項1記載の周波数測定装置におい
て、 上記逓倍器を複数段直列接続したことを特徴とする周波
数測定装置。
2. The frequency measuring device according to claim 1, wherein a plurality of stages of the multipliers are connected in series.
【請求項3】 入力信号の周波数を算出する周波数測定
装置において、 入力信号の周波数を増幅する増幅器と、 該増幅器出力から所望の周波数の信号を選択して取り出
すフィルタ回路と、 上記入力信号の周波数の測定を行う周波数算出回路とを
備え、 上記フィルタ回路により取り出された信号を上記周波数
算出回路に入力するように構成したことを特徴とする周
波数測定装置。
3. A frequency measuring device for calculating the frequency of an input signal, an amplifier for amplifying the frequency of the input signal, a filter circuit for selectively extracting a signal of a desired frequency from the output of the amplifier, and a frequency of the input signal. And a frequency calculation circuit for performing the above measurement, and the signal extracted by the filter circuit is input to the frequency calculation circuit.
【請求項4】 異なるタイミングで入力された2つの入
力信号間の時間間隔を測定する時間間隔測定装置におい
て、 最初の信号が入力されてから次の信号が入力されるまで
の期間において動作するアナログ積分器と、 該アナログ積分器の出力をディジタル値に変換するA/
D変換器とを備え、 上記2つの入力信号の入力時間間隔において得られたア
ナログ積分器の電圧をA/D変換して上記時間間隔を測
定するようにしたことを特徴とする時間間隔測定装置。
4. A time interval measuring device for measuring a time interval between two input signals input at different timings, the analog operating in a period from the input of the first signal to the input of the next signal. An integrator, and A / which converts the output of the analog integrator into a digital value
A time interval measuring device comprising a D converter, and A / D converting the voltage of the analog integrator obtained in the input time interval of the two input signals to measure the time interval. .
【請求項5】 請求項4記載の時間間隔測定装置におい
て、 上記積分器出力の最大値を検知して検知信号を出力する
最大値検知器と、 該検知出力を受けて上記アナログ積分器の動作をリセッ
トするリセットスイッチと、 上記最大値検知器から出力される上記検知信号の出力回
数を計数するカウンタとを設け、 上記最初の信号が入力されてから次の信号が入力される
までの期間における上記アナログ積分器の充,放電回
数、及びその1回の充,放電時間との関係から上記2つ
の入力信号間の時間間隔を測定することを特徴とする時
間間隔測定装置。
5. The time interval measuring device according to claim 4, wherein a maximum value detector that detects a maximum value of the integrator output and outputs a detection signal, and an operation of the analog integrator that receives the detection output. And a counter for counting the number of output times of the detection signal output from the maximum value detector, which is provided in the period from the input of the first signal to the input of the next signal. A time interval measuring device for measuring the time interval between the two input signals from the relationship between the number of times of charging and discharging of the analog integrator and the time of charging and discharging once.
【請求項6】 請求項4記載の時間間隔測定装置におい
て、 上記2つの入力信号として、それぞれパルス周期の異な
る2種類の信号を用い、 上記入力された信号の種類を判定する信号判定回路を設
けたことを特徴とする時間間隔測定装置。
6. The time interval measuring device according to claim 4, wherein two kinds of signals having different pulse periods are used as the two input signals, and a signal judgment circuit for judging the kind of the inputted signal is provided. A time interval measuring device characterized in that
【請求項7】 入力されたアナログ値のパルス信号の諸
元を測定するパルス信号諸元測定装置において、 上記パルス信号をディジタル値に変換するA/D変換器
と、 上記ディジタル値に変換されたパルス信号から情報量の
少ない信号諸元値を測定する第1の測定回路と、 上記ディジタル値に変換されたパルス信号から情報量の
多い信号諸元値を測定する第2の測定回路と、 上記第1の測定回路出力を送信する送信回路と、 該送信回路出力を受ける受信回路と、 該受信回路出力および上記第2の測定回路出力とを受
け、これら出力を合成して出力する合成回路とを備えた
ことを特徴とするパルス信号諸元測定装置。
7. A pulse signal parameter measuring device for measuring parameters of a pulse signal having an input analog value, wherein an A / D converter for converting the pulse signal into a digital value and the digital value is converted into the digital value. A first measuring circuit for measuring a signal specification value having a small amount of information from a pulse signal; a second measuring circuit measuring a signal specification value having a large amount of information from the pulse signal converted into the digital value; A transmitter circuit for transmitting the output of the first measurement circuit, a receiver circuit for receiving the output of the transmitter circuit, and a synthesizer circuit for receiving the output of the receiver circuit and the output of the second measurement circuit, and synthesizing and outputting the outputs. An apparatus for measuring pulse signal specifications, comprising:
【請求項8】 請求項7記載のパルス信号諸元測定装置
において、 上記送信回路後段に、該送信回路出力を直列データに変
換する並列/直列変換回路と、該並列/直列変換回路出
力を受け、上記直列データを並列データに変換する直列
/並列変換回路とを設けたことを特徴とするパルス信号
諸元測定装置。
8. The pulse signal parameter measuring device according to claim 7, wherein a parallel / series conversion circuit for converting the output of the transmission circuit into serial data and a output of the parallel / series conversion circuit are provided at a subsequent stage of the transmission circuit. And a serial / parallel conversion circuit for converting the serial data into parallel data.
【請求項9】 請求項7記載のパルス信号諸元測定装置
において、 上記第1の測定回路は、情報量の少ない信号諸元値とし
て、パルス振幅値,パルス幅値を測定するものであり、 上記第2の測定回路は、情報量の多い信号諸元値とし
て、パルス到来時刻値を測定するものであることを特徴
とするパルス信号諸元測定装置。
9. The pulse signal parameter measuring device according to claim 7, wherein the first measuring circuit measures a pulse amplitude value and a pulse width value as signal parameter values having a small amount of information, The pulse signal parameter measuring device is characterized in that the second measuring circuit measures a pulse arrival time value as a signal parameter value having a large amount of information.
【請求項10】 請求項9記載のパルス信号諸元測定装
置において、 上記第2の測定回路は、情報量の多い信号諸元値とし
て、パルス到来時刻値に加えて、パルス到来間隔値を測
定するものであることを特徴とするパルス信号諸元測定
装置。
10. The pulse signal parameter measuring device according to claim 9, wherein the second measuring circuit measures a pulse arrival interval value in addition to the pulse arrival time value as a signal parameter value having a large amount of information. A pulse signal parameter measuring device characterized in that
JP4191579A 1992-06-24 1992-06-24 Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal Pending JPH0611525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4191579A JPH0611525A (en) 1992-06-24 1992-06-24 Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4191579A JPH0611525A (en) 1992-06-24 1992-06-24 Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal

Publications (1)

Publication Number Publication Date
JPH0611525A true JPH0611525A (en) 1994-01-21

Family

ID=16277006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4191579A Pending JPH0611525A (en) 1992-06-24 1992-06-24 Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal

Country Status (1)

Country Link
JP (1) JPH0611525A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002532704A (en) * 1998-12-16 2002-10-02 スリーディーヴィー システムズ リミテッド Self-gate control photosensitive surface
EP2757864A2 (en) 2013-01-16 2014-07-23 Fujitsu Limited Connecting system of circuit boards
CN112148669A (en) * 2020-10-01 2020-12-29 北京知存科技有限公司 Pulse storage and calculation integrated chip and electronic equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002532704A (en) * 1998-12-16 2002-10-02 スリーディーヴィー システムズ リミテッド Self-gate control photosensitive surface
EP2757864A2 (en) 2013-01-16 2014-07-23 Fujitsu Limited Connecting system of circuit boards
CN112148669A (en) * 2020-10-01 2020-12-29 北京知存科技有限公司 Pulse storage and calculation integrated chip and electronic equipment

Similar Documents

Publication Publication Date Title
JPH08179036A (en) Radar device
JP2774270B2 (en) Method and apparatus for suppressing fixed target echoes in distance measurements according to the pulse transit time principle
US5448245A (en) Signal processing apparatus in radar
US4599618A (en) Nearest return tracking in an FMCW system
US6606054B2 (en) Pulse radar apparatus
CN111919388B (en) System and method for performing analog-to-digital conversion across multiple spatially separated stages
JPH0611525A (en) Device for measuring frequency, device for measuring time interval and device for measuring data of pulse signal
US5444862A (en) Circuit for stopping data transmission responding to low level and rapid fall of received electric field
JP2000209094A (en) Analog/digital conversion method and system
US6225936B1 (en) Direct digital downconverter and method for converting an analog signal to a digital signal
CN111427034A (en) Time difference range radar structure with low power consumption and simple structure
JP3755297B2 (en) Pulse radar equipment
CN110988832B (en) Software-defined frequency modulation continuous wave radar system and transmitting signal modulation and echo signal processing method thereof
JP3182448B2 (en) Variable period correlation type detection device and variable period correlation type signal detection device
JP3182445B2 (en) Correlation type detection device and correlation type signal detection device
JPH05157781A (en) Device for measuring standing wave ratio
JP3469401B2 (en) Pulse signal receiving device
JP2573262B2 (en) Quasi-peak value evaluation device
JPH05341036A (en) Distance measuring device
JP2575312B2 (en) Reflection image display
JPH11160422A (en) Radio altimeter
US5801560A (en) System for determining time between events using a voltage ramp generator
JP3124990B2 (en) Measured value-frequency converter
WO2002029425A1 (en) Rf power measurement
SU1317664A2 (en) Apparatus for identifying pulse signals with inter-pulse modulation