JPH06112807A - 入力バッファ - Google Patents

Abstract

(57)【要約】 【目的】 集積度の低下を低減しながら、バスのフロー
ティング状態を防ぐ。 【構成】 回路部分１０は、他の回路部分からバスを介
して、又、入力バッファ２０を入力経路として信号を入
力する。該入力バッファ２０の出力と該入力バッファ２
０の入力とは、帰還素子３０によって接続されている。
該帰還素子３０は、例えば電気抵抗などである。前記バ
スに接続されるトライステート出力バッファ４０など、
全てのトライステート出力がハイインピーダンス状態と
なっても、該バスは前記帰還素子３０にて前記入力バッ
ファ２０の出力に接続されているので、該バスはフロー
ティング状態とはならない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、他の回路部分からバス
を介して信号を入力する回路部分の入力経路に用いる入
力バッファに係り、特に、集積度の低下を減少しなが
ら、バスのフローティング状態を防ぐことができる入力
バッファに関する。

【０００２】

【従来の技術】コンピュータ装置や種々の信号処理装置
などのデジタル装置においては、構成する各回路部分間
での信号伝達のために、バスを用いるアーキテクチャに
て構成されている。このようなデジタル装置に用いられ
るバスは、各回路部分間の信号伝達を効率良く行うこと
ができるだけでなく、拡張性や柔軟性などの点でも優れ
ている。比較的簡単なマイクロコンピュータシステムで
は、マスタデバイスであるＣＰＵ（central processing
unit ）を中心として、該ＣＰＵや、スレーブデバイス
である他の回路部分、例えばＲＡＭ（random access me
mory）やＩ／Ｏ（input ／output）装置などの間で、バ
スを用いたデータ転送などが行われる。又、マルチプロ
セッサシステムなど、ＣＰＵや種々の信号処理装置など
のマスタデバイスを複数用いる装置では、ディジーチェ
イン方式やポーリング方式などのバス占有権制御によっ
て、１つのバスの占有の競合、例えば１つのバスに対す
る複数の出力の衝突が生じないように制御されている。

【０００３】このように１つのバスに対して複数の回路
部分が出力するバスにおいては、これらそれぞれの出力
がトライステート出力となっている。即ち、１つのバス
に対する出力許可が与えられた回路部分の出力バッファ
は、Ｈ状態あるいはＬ状態の信号出力を行い、出力の許
可を与えられていない他の回路部分の出力バッファは、
ハイインピーダンス出力となるというものである。この
ように、バスに対する信号出力がトライステート出力と
なっている場合には、１つのバスに対して全てのトライ
ステート出力がハイインピーダンス出力となってしまう
ときがある。以降、バスに対してこのように全てのトラ
イステート出力がハイインピーダンス出力となってしま
う状態を、フローティング状態、あるいはバスのフロー
ティング状態と称する。

【０００４】バスがフローティング状態となってしまう
と、該バスの電位は、該バスの浮游容量に蓄えられた電
荷にのみ依存したものとなり、その論理状態は不安定に
なってしまう。バスがフローティング状態となった後、
時間経過と共に該バスの浮游容量に蓄えられた電荷が放
電されていくと、一般的には、該バスの電位はＨ状態あ
るいはＬ状態との間の閾値に近くなっていく。又、電位
が閾値に近くなり、その論理状態が不安定になっている
バスに接続されている各回路部分の入力バッファにおい
ては、種々の問題を生じてしまうことがある。

【０００５】例えば、該入力バッファがＣＭＯＳ（comp
lementary metal oxide semiconductor ）論理ゲートを
用いたものの場合、このようなフローティング状態とな
っている期間において、電源からグランドへの貫通電流
が流れてしまうという問題を生じてしまう恐れがある。
即ち、電源とグランドとの間で、それぞれのソースとド
レンとに関して直列接続されたＰチャネルトランジスタ
とＮチャネルトランジスタとが、共にオン状態となって
しまったり、あるいは共に不完全にオン状態となってし
まい、前記電源から前記グランドへの貫通電流が流れて
しまう。このような貫通電流には、消費電力が増大して
しまうという問題だけでなく、ジュール熱によって素子
の寿命を短縮させてしまうという問題などがある。

【０００６】このようなバスのフローティング状態を防
ぐために、従来から、様々な技術が開示されている。

【０００７】例えば、従来、前述のような前記バスのフ
ローティング状態を防ぐ比較的簡単な技術として、図４
に示されるようなプルアップ抵抗６０を用いるものや、
図５に示されるようにプルダウン抵抗６２を用いるとい
うものがあった。これらプルアップ抵抗６０やプルダウ
ン抵抗６２は、いずれも比較的高抵抗値となっている。
前記バスに接続される全てのトライステート出力がハイ
インピーダンス状態となったとしても、これらプルアッ
プ抵抗６０やプルダウン抵抗６２によって、該バスは、
電源ＶＤＤ又はグランドＧＮＤにて接続されているの
で、該バスはフローティング状態とはならない。なお、
これら図４及び図５において、符号１０は、前記バスに
接続される回路部分の一例であり、入力バッファ２０及
びトライステート出力バッファ４０を備えている。

【０００８】又、図６に示すように、１つのインバータ
６４a と、該インバータより出力駆動能力が小さいもう
１つのインバータ６４b とでラッチを構成するバスホル
ダ６４と称する回路をバスに接続するという技術があ
る。該バスホルダ６４によれば、前記バスには常に前記
インバータ６４b の出力が接続されており、前記バスに
接続される全てのトライステート出力がハイインピーダ
ンスとなったとしても、該バスはフローティング状態と
はならない。

【０００９】又、特公平１−４２０１３では、データバ
スを介して信号を入出力するＩ／Ｏ回路部分の外部から
バスへの入力経路に用いる入力バッファにおいて、外部
側のＩ／Ｏ端子をフローティング状態とする際、該入力
バッファのデータバスへの出力が不安定になってしまう
ことを防止するために、何等かの回路によって制御信号
を生成し、該制御信号にて前記入力バッファの出力をあ
る定められた出力、即ち、Ｈ状態又はＬ状態の一方に固
定した出力を出力するという技術が開示されている。こ
の特公平１−４２０１３で開示されている技術によれ
ば、前記外部側のＩ／Ｏ端子がフローティング状態とな
ったとしても、これに接続されるバス側へはある固定さ
れた出力がなされ、論理状態が不安定とはならず、前述
のような貫通電流を防止することができる。

【００１０】又、特開昭６３−８４３１６では、同一形
状のセルをアレイ状に繰り返し配置したＣＭＯＳゲート
アレイ論理回路において、高インピーダンスを有するト
ランジスタを含むセルを内部のセルの一部に内蔵し、該
高インピーダンスのセルの出力を前記バスに接続するこ
とによって、前記バスがフローティング状態となってし
まうことを防止するという技術が開示されている。これ
は、高インピーダンスを有するトランジスタを含むセル
の出力を前述のようなプルアップ抵抗６０と同様に用
い、前記バスが、常時電源に接続されることによって、
前記バスのフローティング状態を防ぐというものであ
る。前記バスは高いインピーダンスにて前記電源に接続
されているので、通常の動作での影響は極僅かとされて
いる。

【００１１】又、特開昭６３−２４０１２４では、バス
に出力信号を送出するトライステート出力バッファと、
前記バスから信号を入力する入力バッファとを有する入
出力回路において、当該入出力回路が選択され、且つ、
前記トライステート出力バッファが出力していないとき
にのみ、前記入力バッファを有効とし、これ以外のとき
には、前記入力バッファの出力をＨ状態あるいはＬ状態
に固定するという技術が開示されている。該特開昭６３
−２４０１２４による入出力回路によれば、該入出力回
路を介して前記バスから信号を入力する回路部分内部で
も、前記バスがフローティング状態となってしまったと
きの問題、例えば貫通電流の問題などを防ぐことができ
る。

【００１２】又、特開平１−２４８８２７では、前述の
ような前記バスホルダ６４を用いるという技術を改良し
たものが開示されている。該特開平１−２４８８２７
は、前記バスホルダ６４の前記バスへの出力部分を、ト
ライステート出力とするというものである。該特開平１
−２４８８２７によれば、前述のような前記バスホルダ
６４を用いた場合に生じる問題、即ち、前記バスの信号
状態の切替わり時に生じる該バスホルダ６４の出力と前
記バスに出力している出力バッファの出力との信号の衝
突による問題や、信号の伝播速度が低下してしまうとい
う問題も低減することができる。

【００１３】

【発明が達成しようとする課題】しかしながら、前記図
４や前記図５を用いて前述したように、前記プルアップ
抵抗６０や前記プルダウン抵抗６２を用いると、これら
プルアップ抵抗６０あるいはプルダウン抵抗６２を通じ
て不必要な電流が流れてしまう。例えばプルアップ抵抗
６０を用いた場合、前記バスがＬ状態となると不必要な
電流が継続して流れてしまう。このため、消費電力を増
加させてしまうという問題があった。又、前記特開昭６
３−８４３１６で開示されている技術についても、基本
的には前記プルアップ抵抗６０や前記プルダウン抵抗６
２を用いるものと同じであり、同様に消費電力の増加の
問題があった。

【００１４】又、前記図６を用いて前述したように、前
記バスホルダ６４を前記バスへと接続するようにした場
合には、該バスホルダ６４を設けるスペースを必要とす
るという問題があった。該バスホルダ６４は、複数のイ
ンバータ６４a 及び６４b を備えるものであり、複数の
トランジスタを必要としている。又、前記バスホルダ６
４を用いる技術を改良した前述の特開平１−２４８８２
７においても、同様に設置スペースの問題があった。

【００１５】又、前記特公平１−４２０１３や前記特開
昭６３−２４０１２４についても、同様に設置スペース
の問題があった。更に、該特開昭６３−２４０１２４に
ついては、前記バスの前述のようなフローティング状態
を防ぐというものではなく、前記バスがフローティング
状態となったとしても、該バスに接続される入力バッフ
ァを有する各回路部分の動作が不安定になってしまった
り、貫通電流が流れてしまうことを防止するというもの
であった。従って、前記バスに多数の回路部分が接続さ
れている場合には、個々の回路部分毎に対策しなければ
ならず、設計上の手間がかかってしまったり、集積度が
低下してしまうという問題があった。

【００１６】本発明は、前記従来の問題点を解決するべ
く成されたもので、集積度の低下を低減しながら、前記
バスのフローティング状態を防ぐことができる入力バッ
ファを提供することを目的とする。

【００１７】

【課題を達成するための手段】本発明は、他の回路部分
からバスを介して信号を入力する回路部分の入力経路に
用いる入力バッファにおいて、前記入力バッファの出力
が該入力バッファの入力へと、所定の帰還素子ＦＢにて
接続することにより、前記課題を達成したものである。

【００１８】又、前記入力バッファにおいて、前記帰還
素子ＦＢが、前記バスがフローティング状態となるとき
は前記入力バッファの出力と入力とを接続状態にし、フ
ローティング状態でないときは前記入力バッファの出力
と入力とを非接続状態にする帰還スイッチとすることに
より、前記課題を達成すると共に、消費電力の低減をよ
り図ったものである。

【００１９】又、前記入力バッファにおいて、前記帰還
素子が、低域通過周波数特性を有するものであることに
より、前記課題を達成すると共に、後述する第２実施例
の如く、集積度の低下をより低減することも可能な構成
としたものである。

【００２０】

【作用】図１は、本発明の要旨を示す回路図である。

【００２１】この図１においては、他の回路部分からバ
スを介して信号を入力する回路部分１０、及び該入力の
入力経路に用いる入力バッファ２０が示されている。
又、前記回路部分１０は、一例として、前記バスへと信
号を出力するトライステート出力バッファ４０を備えて
いる。

【００２２】又、前記回路部分１０において、本発明の
特徴は、帰還素子３０である。該帰還素子３０は、前記
入力バッファの出力と該入力バッファ３０の入力とを接
続している。該帰還素子３０は、少なくとも前記バスが
フローティング状態となるとき、あるいは、該バスがフ
ローティング状態となってしまう恐れがあるときに、前
記入力バッファ２０の出力と該入力バッファの入力とを
電気的に接続する。該接続は、低抵抗値であることに限
定されるものではなく、前記バスがフローティング状態
となってしまって、その電位がその浮游容量に蓄えられ
た電荷にのみ依存するようになってしまうことを防止で
きればよく、該フローティング状態の論理状態の不安定
さを低減できる程度の電気抵抗であればよい。これ以外
の該帰還素子３０の特性については、本発明は限定する
ものではない。例えば、該帰還素子３０は、後述する第
１実施例の如く、帰還スイッチであってもよく、あるい
は、後述する第２実施例の入力バッファ２０のその入力
とその出力とを接続する帰還抵抗３０b の如く、低域通
過周波数特性を有するものであってもよい。

【００２３】前記低域通過周波数特性を有する帰還素子
とは、本発明が適用される入力バッファのその入力の論
理状態が変化した時には、該帰還素子による該入力バッ
ファのその入力へのその出力からの影響がより疎となる
ものである。これによって、不必要な電流を低減するこ
とができる。一方、該低域通過周波数特性を有する帰還
素子とは、該入力バッファのその入力の論理状態が一定
状態の時には、該入力バッファのその入力の論理状態
が、該帰還素子によって接続される該入力バッファのそ
の出力の論理状態に、効果的に保持されるというもので
ある。これによって、前記フローティング状態を防止す
ることができる。

【００２４】具体的には、例えば前記第２実施例では、
前記帰還抵抗３０b や、前記入力バッファ２０が接続さ
れるバスの浮遊容量などによって、ある種の低域通過周
波数特性が形成されている。又、該第２実施例のこのよ
うな帰還抵抗３０b （帰還素子）は、比較的小さく組み
込むことができるという特徴をも有している。

【００２５】このように、本発明によれば、前記バスの
フローティング状態を防ぐことができる。又、本発明
は、入力バッファに付加的に構成されるものであるの
で、一般的には素子数が少なく、集積度の低下を低減す
ることができる。例えば後述する第２実施例の如く、本
発明は抵抗素子１個のみの追加でも構成することができ
るので、本発明によれば、例えば前記図６を用いて前述
したような前記バスホルダ６４を用いるものに比べ、集
積度の低下をより低減することができる。

【００２６】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２７】図２は、本発明が適用された第１実施例の
回路図である。

【００２８】この図２においては、前記バスに接続され
る回路部分１０の入力経路に用いられている入力バッフ
ァ２０の付近の回路が示されている。又、該回路部分１
０は、前記バスへと信号を出力するトライステート出力
バッファ４０を備えている。

【００２９】又、本第１実施例では、前記図１で示され
た本発明の帰還素子３０として、帰還スイッチ３０a が
用いられている。該帰還スイッチ３０a は、Ｎチャネル
ＭＯＳ（metal oxide semiconductor ）トランジスタが
用いられている。該ＮチャネルＭＯＳトランジスタのソ
ースあるいはドレンは、前記入力バッファ２０の出力あ
るいは入力にそれぞれ接続され、該ＮチャネルＭＯＳト
ランジスタはトランスファゲートとして動作する。即
ち、前記帰還スイッチ３０a に用いられている該Ｎチャ
ネルＭＯＳトランジスタは、前記図２に示される帰還制
御信号が入力される（Ｈ状態となる）と、前記入力バッ
ファの出力と入力とをオン状態とする。該帰還制御信号
は、前記バスがフローティング状態となるとき、あるい
は、前記バスがフローティング状態となってしまう恐れ
があるときにＨ状態となる。

【００３０】このように、前記第１実施例では、前記バ
スがフローティング状態となってしまうときには、前記
帰還スイッチ３０a がオンとなって、前記バスには前記
入力バッファ２０の出力が接続される。従って、該バス
のフローティング状態が防止される。

【００３１】図３は、本発明が適用された第２実施例の
回路図である。

【００３２】この図３においては、バスに接続される本
発明が適用された入力バッファ２０と、同じくバスに接
続されるトライステート出力バッファ４０とを有する回
路部分１０が示されている。又、前記第２実施例では、
前記図１で示した本発明の帰還素子３０として、前記図
３に示される帰還抵抗３０b が示されている。該帰還抵
抗３０b は、前記バスの浮游容量や前記入力バッファの
出力側の浮游容量などによって、ある種の低域通過周波
数特性を備えている。

【００３３】本第２実施例によれば、前記バスがフロー
ティング状態となる恐れがあっても、前記帰還抵抗３０
b を介して前記入力バッファ２０の出力が該バスに接続
されているので、該バスはフローティング状態とはなら
ない。又、該バスの論理状態が変化し、Ｈ状態からＬ状
態となったり、あるいは、Ｌ状態からＨ状態となるとき
に、前記入力バッファ２０の出力の論理状態が変化する
際、前記帰還抵抗３０b に電流が流れる。しかしなが
ら、この電流は、該帰還抵抗３０b の比較的大きな抵抗
値によって抑制される。又、前述のような該帰還抵抗３
０b に関する低域通過周波数特性によって、このような
切替わり時における該帰還抵抗３０b に流れる電流は制
限される。なお、このような本第２実施例の帰還抵抗３
０b は、比較的小さく組み込むことができ、例えば前記
入力バッファ２０と一体として組み込むことも可能であ
り、集積度の低下をより低減することが可能である。

【００３４】

【発明の効果】以上説明した通り、本発明によれば、集
積度の低下を低減しながら、前記バスのフローティング
状態を防ぐことができるという優れた効果を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の要旨を示す回路図

【図２】本発明が適用された第１実施例を示す回路図

【図３】本発明が適用された第２実施例を示す回路図

【図４】従来のプルアップ抵抗を用いたバスの回路図

【図５】従来のプルダウン抵抗を用いたバスの回路図

【図６】従来のバスホルダを用いたバスの回路図

【符号の説明】

１０…バスに接続される回路部分 ２０…入力バッファ ３０…帰還素子 ３０a …帰還スイッチ ３０b …帰還抵抗 ４０…トライステート出力バッファ ６０…プルアップ抵抗 ６２…プルダウン抵抗 ６４…バスホルダ ６４a 、６４b …インバータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】他の回路部分からバスを介して信号を入力
   する回路部分の入力経路に用いる入力バッファにおい
   て、 前記入力バッファの出力が該入力バッファの入力へと、
   所定の帰還素子ＦＢにて接続されていることを特徴とす
   る入力バッファ。
2. 【請求項２】請求項１において、 前記帰還素子ＦＢが、前記バスがフローティング状態と
   なるときは前記入力バッファの出力と入力とを接続状態
   にし、フローティング状態でないときは前記入力バッフ
   ァの出力と入力とを非接続状態にする帰還スイッチであ
   ることを特徴とする入力バッファ。
3. 【請求項３】請求項１において、 前記帰還素子が、低域通過周波数特性を有するものであ
   ることを特徴とする入力バッファ。