JPH06111080A

JPH06111080A - Ｉｃカードシステム

Info

Publication number: JPH06111080A
Application number: JP4286693A
Authority: JP
Inventors: Seiji Hirano; 誠治平野; Giichi Yorimoto; 義一寄本; Masashi Takahashi; 正志高橋
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1992-09-30
Filing date: 1992-09-30
Publication date: 1994-04-22

Abstract

(57)【要約】【目的】暗号化ＩＣカードを用いたＩＣカードシステ
ムにおいて、ホストコンピュータとの通信の高速化を図
る。【構成】ホストコンピュータと複数のリーダライタと
をシステムバスインタフェース（ＳＣＳＩ）を用いて接
続する。各リーダライタは個人用ＩＣカード、暗号化用
ＩＣカードを、それぞれ用いて、システムバスを介して
ホストコンピュータとの間で通信を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣカードシステム、特
にホストコンピュータとリーダライタとの間の通信をシ
ステムバスインタフェース（例えばＳＣＳＩ、ＳＡＳ
Ｉ）を介して行うようにしたＩＣカードシステムに関す
る。

【０００２】

【従来の技術】最近のＩＣカードシステムにあっては、
そのＩＣカードのデータの偽造、かいざんを防止する等
のため、通信データの暗号化（復号化）を行うことが要
求されている。すなわち、暗号化ＩＣカード（ＳＡＭ：
セキュリティ・アプリケーション・モジュール）ととも
にＩＣカードを用いてホストコンピュータとの間のデー
タの授受を行っている。

【０００３】このようなＳＡＭを用いたＩＣカードシス
テムにあっては、１台のリーダライタに２つのスロット
を形成し、各スロットにＩＣカードとＳＡＭとをそれぞ
れ挿入、実装している。そして、このリーダライタでは
ホストコンピュータとのデータ通信は、ＲＳ−２３２Ｃ
インタフェースを介してシリアル通信により行ってい
た。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のＩＣカードシステムにあっては、１台のリー
ダライタにあって、暗号化を行うこと、および、ホスト
コンピュータとはシリアル通信を行うこと等の理由によ
り、システム全体としての処理速度が低下しているとい
う課題があった。

【０００５】そこで、本発明は、複数のＩＣカードを使
用するシステムにおいても高速処理が可能なシステムを
提供することを、その目的としている。

【０００６】

【課題を解決するための手段】請求項１に記載の発明
は、ＩＣカードとの間でデータの授受を行うリーダライ
タを複数備え、これらのリーダライタを介して上記ＩＣ
カードとの間でデータの授受を行うホストコンピュータ
を有するＩＣカードシステムであって、上記ホストコン
ピュータと複数のリーダライタとをシステムバスインタ
フェースを介して接続したＩＣカードシステムである。

【０００７】

【作用】本発明に係るＩＣカードシステムにあっては、
ホストコンピュータに対してシステムバスインタフェー
ス（ＳＣＳＩ，ＳＡＳＩ等）を介して複数のリーダライ
タを接続しているため、ＩＣカードのプログラムの実行
とそのデータ転送のための暗号化とを別個のリーダライ
タにより行うことができる。また、これらのリーダライ
タとホストコンピュータとの間のデータ通信をパラレル
インタフェースを介して行う。この結果、ホストコンピ
ュータとの間での例えば暗号化データ通信をより迅速に
行うことが可能となる。

【０００８】

【実施例】以下、本発明に係るＩＣカードシステムの実
施例を図面を参照して説明する。図１〜図１１は本発明
の一実施例に係るＩＣカードシステムを示すものであ
る。

【０００９】図１において、ＨＯＳＴはホストコンピュ
ータを示し、このホストコンピュータＨＯＳＴにはシス
テムバスを介してリーダライタＲ／Ｗ１、リーダライタ
Ｒ／Ｗ２が接続されている。なお、このシステムバスに
はさらにリーダライタＲ／Ｗ３を接続することができ
る。このリーダライタＲ／Ｗ３は例えば暗号化モジュー
ルを内蔵したタイプのものとすることもできる。

【００１０】これらのリーダライタＲ／Ｗ１、Ｒ／Ｗ２
は、それぞれ、ＩＣカード、暗号用ＩＣカードが実装さ
れる。ＩＣカードは例えば個人用のＩＣカードとしてそ
の所持者の個人データ等が格納されている。また、暗号
用ＩＣカードは、上記個人用ＩＣカードのデータを暗号
化してデータ通信を行うことができるようにするための
もので、同種の複数のＩＣカードに対して共通に使用す
ることができるものとする。そして、上記システムバス
についてはＳＣＳＩ、ＳＡＳＩ等を使用することができ
るものとする。

【００１１】図２は上記リーダライタＲ／Ｗ１、Ｒ／Ｗ
２のバスインタフェースを示す回路図である。２１はリ
ーダライタ本体、２２はバスインタフェースを制御する
ＣＰＵ、例えば８２５５Ａである。２３はリーダライタ
Ｒ／Ｗ１、Ｒ／Ｗ２の制御、および、ＩＣカードとの間
での通信処理を実行するためのＣＰＵである（例えば日
立製作所製、Ｈ８／５２０）。２４はＩＣカードに対し
て電源電圧Ｖｃｃを供給するための供給回路、２５はＩ
Ｃカードに対してクロック信号ＣＬＫを供給するための
回路である。さらに、２６は通信バッファ等に使用する
ための記憶装置、２７は上記ＣＰＵ２２、２３に対して
リセット信号を供給するためのリセット回路である。２
８はＣＰＵ２３に供給するクロック信号生成のための発
振器、２９Ａ、２９ＢはＩＣカード、ホストコンピュー
タＨＯＳＴそれぞれへの接続端子である。また、上記Ｃ
ＰＵ２３のポートＰ１３ではバスラインを確保した場合
に「Ｈ」レベルとし、確保していない場合は「Ｌ」レベ
ルとするものである。

【００１２】図３は暗号化用モジュールを内蔵したタイ
プの上記リーダライタＲ／Ｗ３を示す回路図である。図
示のように、３１はバスインタフェース制御用のＣＰＵ
（８２５５Ａ）、３２は暗号化用のプログラムを格納し
たＣＰＵである。３３はバスラインとのコネクタであ
る。ＩＣカードとのコネクタ部を除いたその他の構成は
概略上記リーダライタＲ／Ｗ１、Ｒ／Ｗ２と同じであ
る。

【００１３】図４は上記リーダライタＲ／Ｗ１、Ｒ／Ｗ
２、Ｒ／Ｗ３とホストコンピュータＨＯＳＴとの間の通
信に用いられる通信フォーマットを示すものである。す
なわち、通信文にて最初の１バイトはＲＩＤ４１（リー
ダライタの識別用のＩＤ：例えば００〜０７のいずれ
か）を、次の２バイトはデータ長ＬＥＨＧＴＨ４２を示
している。続くＤＡＴＡ４３は通信データを示し、例え
ば１〜６５５３５バイトの長さのデータを送信可能であ
る。そして、通信エラーチェック用のコードＥＤＣ４４
はＲＩＤからＤＡＴＡの最後までのＥＸＯＲをとったも
のを１バイトで示す。

【００１４】図５〜図１１を参照して本発明の作用を説
明する。ただし、通信文中のＲＩＤ＝０はホストコンピ
ュータＨＯＳＴを、ＲＩＤ＝１はＩＣカード用のリーダ
ライタＲ／Ｗ１を、ＲＩＤ＝２は暗号用ＩＣカードのリ
ーダライタＲ／Ｗ２を、ＲＩＤ＝３は暗号用モジュール
内蔵のリーダライタＲ／Ｗ３を、それぞれ示すものとす
る。

【００１５】まず、バスインタフェースの初期化を行う
（Ｓ５０１）。すなわち、各リーダライタＲ／Ｗにあっ
ては、そのバスインタフェース用ＣＰＵ８２５５Ａにつ
いてポートＡ（ＰＡ０〜ＰＡ７）、ポートＣ（ＰＣ０〜
ＰＣ７）、および、それぞれのリーダライタＲ／Ｗにつ
いてのＩＤ番号（ＲＩＤ）の設定を行う。次に、このバ
スインタフェース用ＣＰＵ８２５５Ａを入力モードに設
定する（Ｓ５０２）。そして、バスインタフェースの確
保のために入力フェーズの確保を行う（Ｓ５０３）。ポ
ートＰ１３の確認である。

【００１６】入力フェーズが確保されると（Ｓ５０
３）、ホストコンピュータＨＯＳＴからリーダライタＲ
／Ｗに送信されたデータを、バスインタフェース側のコ
マンド受信ルーチンによって受信する（Ｓ５０４）。

【００１７】ステップＳ５０５では、コマンド受信ルー
チンの終了後、受信が正常であったか否かを判定する。
キャリーフラグＣが０であれば、正常受信であるので、
受信したＲＩＤが１でないか否かをチェックする（Ｓ５
０６）。ＲＩＤが１の場合はリーダライタＲ／Ｗ１であ
るので（暗号化または復号化処理ではないため）、ステ
ップＳ５０７に進み、ＩＣカードのためのコマンドか否
かを判定する。ＩＣカード用のコマンドでない場合は、
リーダライタ用のコマンドである。したがって、リーダ
ライタＲ／Ｗ１はＣＰＵにてそのコマンドの処理を実行
し（Ｓ５０８）、ステップＳ５１３に進む。

【００１８】上記ＲＩＤ判定ステップＳ５０６にてＲＩ
Ｄが１でない場合は、暗号化または復号化を行うが、さ
らにＲＩＤが３であるか否かを判定する（Ｓ５０９）。
暗号化モジュール内蔵のリーダライタＲ／Ｗ３用か否か
の判定を行うものである。暗号化モジュール内蔵リーダ
ライタＲ／Ｗ用でない場合は（ＲＩＤ＝２）、リーダラ
イタＲ／Ｗ２にてそのＩＣカードでコマンド処理（暗号
化処理）を実行し（Ｓ５１０）、ステップＳ５１３に進
む。また、上記ステップＳ５０７にてＩＣカード用のコ
マンドである場合もリーダライタＲ／Ｗ１にて同様にそ
の実装したＩＣカードがそのコマンド処理を実行した後
（Ｓ５１０）、Ｓ５１３のステップに進む。さらに、上
記暗号化モジュール判定でＲＩＤが３であると判定され
た場合は、当該リーダライタＲ／Ｗ３にて内蔵するプロ
グラムにより暗号化処理（または復号化処理）を実行し
（Ｓ５１１）、次のステップＳ５１３に進む。

【００１９】また、上記キャリーフラグ判定のステップ
（Ｓ５０５）にてＣが１の場合は異常受信を示すので、
エラー処理を行ってから（Ｓ５１２）、次ステップＳ５
１３に進むものとする。

【００２０】以上のようにいずれかの処理（Ｓ５０８，
Ｓ５１０，Ｓ５１１，Ｓ５１２）を行ってから、出力フ
ェーズの確保を行う（Ｓ５１３）。これは上記各処理の
結果をホストコンピュータＨＯＳＴに対して送信するた
めである。

【００２１】出力フェーズの確保が完了すると、リーダ
ライタＲ／ＷからＲＩＤが０である通信文、すなわち、
ホストコンピュータＨＯＳＴに対して送信されるデータ
を、バスインタフェース側のレスポンス送信ルーチンに
より送信する（Ｓ５１４）。図９はこのレスポンス送信
ルーチンを示すフローチャートである。

【００２２】以下、上記メインルーチンに対するサブル
ーチンを図６〜図１１により説明する。入力フェーズの
確保ルーチン（上記Ｓ５０３）は、図６に示すように、
まず、各リーダライタＲ／ＷにあってＢＳＹ端子からポ
ートＰ１３のラインを使用してバスラインから信号の入
力を行い、このラインが’ＬＯＷ’になるまで待つ（Ｓ
６０１）。ポートＰ１３が’ＬＯＷ’を示すと、ＥＤＣ
用のカウンタＥＣを０クリアし（Ｓ６０２）、１バイト
の受信を行う（Ｓ６０３）。これはＲＩＤの受信のため
である。

【００２３】この１バイト受信の後、Ｒ０がそのリーダ
ライタＲ／Ｗ自身のＩＤか否かを判定する（Ｓ６０
４）。自己のＩＤでなければ、ステップＳ６０１に戻
り、自己のＩＤであれば、ＢＳＹ端子を出力端子とする
（Ｓ６０５）。すなわち、ＢＳＹラインを’ＨＩＧＨ’
とするため、ポートＰ１３から’ＨＩＧＨ’を出力す
る。そして、バッファアドレスをＲ１にセットし（Ｓ６
０６）、ステップＳ５０４にリターンする。

【００２４】ステップＳ５１３に示す出力フェーズの確
保は、図７に示すフローチャートにしたがって行う。ま
ず、ＢＳＹ端子からポートＰ１３のラインを使用して信
号の入力を行い、ＢＳＹ端子が’ＬＯＷ’になるまで待
って（Ｓ７０１）、Ｒ０にホストコンピュータＨＯＳＴ
のＲＩＤ（ＲＩＤ＝０）をセットする（Ｓ７０２）。次
に、ＥＤＣのカウンタＥＣを０クリアし（Ｓ７０３）、
ＲＩＤ送信のため、バスインタフェース用ＣＰＵ８２５
５Ａを出力モードに設定する（Ｓ７０４）。そして、１
バイト送信ルーチンにより１バイトを送信し（Ｓ７０
５）、ＢＳＹ端子から信号の入力を行い、ポートＰ１３
が’ＨＩＧＨ’になったか否かをチェックする（Ｓ７０
６）。’ＨＩＧＨ’でなければ、ＣＰＵ８２５５Ａを入
力モードに設定し（Ｓ７０７）、ステップＳ７０１に戻
る。ＢＳＹ端子が’ＨＩＧＨ’になっていれば、ホスト
側がバスを占有したため、このルーチンは終了する。

【００２５】また、図８に示すように、コマンド受信ル
ーチン（Ｓ５０４）では、まず、１バイト受信ルーチン
（Ｓ１００１〜Ｓ１００６参照）によりデータを受信し
（Ｓ８０１）、ＬＥＮＧＴＨデータ２バイトのうちの上
位側ＨＩＧＨバイトにＲ０をセットする（Ｓ８０２）。
次に、１バイト受信ルーチンでデータを受信し（Ｓ８０
３）、ＬＥＮＧＴＨデータの下位側ＬＯＷバイトにＲ０
をセットする（Ｓ８０４）。そして、さらに１バイト受
信ルーチンによりデータを受信し（Ｓ８０５）、受信し
たデータをバッファに格納し、そのバッファアドレスを
インクリメントする（Ｓ８０６）。また、データ長用変
数ＬＣをデクリメントし（Ｓ８０７）、データ長が０の
場合はステップＳ８０８に進み、０でない場合は、１バ
イト受信ルーチン（Ｓ８０５）に戻る。ステップＳ８０
８では、１バイトのデータを受信し、カウンタＥＣが０
か否かをチェックする（Ｓ８０９）。ＥＣが０の場合
は、正常に受信がなされているものと判断してキャリー
フラグＣを０にセットする（Ｓ８１０）。ＥＣが０でな
い場合は異常受信であると判断してキャリーフラグＣを
１とする（Ｓ８１１）。そして、いずれの場合もＢＳＹ
端子（ポートＰ１３）を入力端子として（Ｓ８１２）、
メインルーチンのステップＳ５０５にリターンする。

【００２６】上記Ｓ５１４でのレスポンス送信ルーチン
では、図９に示すように、まず、２バイト構成からなる
送信データ長ＬＣの上位側バイトをＲ０にセットし（Ｓ
９０１）、１バイト送信ルーチンによりこれを送信する
（Ｓ９０２）。また、送信データ長を示すＬＣの下位側
バイトをＲ０にセットし（Ｓ９０３）、同様に送信する
（Ｓ９０４）。さらに、送信バッファからＲ０にセット
し、バッファアドレスをインクリメントする（Ｓ９０
５）。次に、１バイト送信ルーチンでデータを送信する
（Ｓ９０６）。次に、データ長を示すＬＣをデクリメン
トし（Ｓ９０７）、このＬＣが０の場合はステップＳ９
０８に進み、０でない場合はステップＳ９０５に戻る。
ステップＳ９０８では、カウンタＥＣをＲ０にセット
し、１バイト送信ルーチンでそのデータを送信する（Ｓ
９０９）。

【００２７】１バイト受信は、図１０に示すフローチャ
ートにしたがって行う。すなわち、バスインタフェース
ＣＰＵ８２５５Ａの制御線であるポートＣからＩＢＦ
（受信バッファ用フラグ）を読み出し（Ｓ１００１）、
このＩＢＦが１か否かをチェックする（Ｓ１００２）。
ＩＢＦが１であれば、データをポートＡから受信するた
めにアドレスＣ０００をＲ２にセットする（Ｓ１００
３）。＠Ｒ２からデータをＲ０に読み出し（Ｓ１００
４）、ＡＣＫにアクノリッジパルスを出力するため、ポ
ートＣを制御する（Ｓ１００５）。そして、ＲとＥＣと
のＥＸＯＲを計算し（Ｓ１００６）、ステップＳ６０４
にリターンする。この結果、Ｒ０に受信データがセット
されるものである。

【００２８】図１１は上記ステップＳ７０５に示す１バ
イト送信ルーチンである。すなわち、バスインタフェー
ス用ＣＰＵ８２５５Ａの制御線であるポートＣからＤＢ
Ｆ（送信バッファ用のフラグ）を読み出し（Ｓ１１０
１）、このＤＢＦが１か否かを判別する（Ｓ１１０
２）。ＤＢＦが１であれば次のステップに進み、アドレ
スＣ０００をＲ２にセットする（Ｓ１１０３）。これ
は、データをポートＡから受信するためである。次い
で、＠Ｒ２からデータをＲ２に読み出し（Ｓ１１０
４）、ポートＣを制御する（Ｓ１１０５）。ＳＴＢにス
トローブパルスを出力する。これは、ＡＣＫにアクノリ
ッジパルスを出力するためである。そして、このＲ０と
ＥＣとのＥＸＯＲを計算する（Ｓ１１０６）。

【００２９】

【発明の効果】本発明によれば、ホストコンピュータと
ＩＣカードとの間のデータの授受をより高速にて行うこ
とができる。特に、暗号化データによる通信システムに
用いて大きな効果を有する。したがって、本発明は、例
えば処理速度の向上が要求されている入退出管理、タイ
ムカード等のアプリケーションに活用することができ
る。また、本発明は、複数のリーダライタを一括処理す
ることを要求されているカード検査等に活用することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るＩＣカードシステムを
示すブロック図である。

【図２】本発明の一実施例に係るリーダライタの回路図
である。

【図３】本発明の一実施例に係るリーダライタの回路図
である。

【図４】本発明の一実施例に係るＩＣカードシステムに
おける通信フォーマットを示す図である。

【図５】本発明の一実施例に係る通信処理手順を示すメ
インルーチンである。

【図６】本発明の一実施例に係る通信処理手順を示すサ
ブルーチンである。

【図７】本発明の一実施例に係る通信処理手順を示すサ
ブルーチンである。

【図８】本発明の一実施例に係る通信処理手順を示すサ
ブルーチンである。

【図９】本発明の一実施例に係る通信処理手順を示すサ
ブルーチンである。

【図１０】本発明の一実施例に係る通信処理手順を示す
サブルーチンである。

【図１１】本発明の一実施例に係る通信処理手順を示す
サブルーチンである。

【符号の説明】

ＨＯＳＴホストコンピュータＲ／Ｗリーダライタ２２バスインタフェース用ＣＰＵ（８２５５Ａ）

Claims

【特許請求の範囲】

【請求項１】ＩＣカードとの間でデータの授受を行う
リーダライタを複数備え、これらのリーダライタを介し
て上記ＩＣカードとの間でデータの授受を行うホストコ
ンピュータを有するＩＣカードシステムであって、上記ホストコンピュータと複数のリーダライタとをシス
テムバスインタフェースを介して接続したことを特徴と
するＩＣカードシステム。