JPH06110846A - 排他制御方式 - Google Patents
排他制御方式Info
- Publication number
- JPH06110846A JPH06110846A JP4256330A JP25633092A JPH06110846A JP H06110846 A JPH06110846 A JP H06110846A JP 4256330 A JP4256330 A JP 4256330A JP 25633092 A JP25633092 A JP 25633092A JP H06110846 A JPH06110846 A JP H06110846A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- cpu
- class
- control information
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、資源の排他制御を行う排他制御方
式に関し、同一資源に対してノンクラスロックとしての
逐次化要求を満しながら、クラスロックとしての逐次化
要求も満たし、資源の逐次化によって生じるＣＰＵ間の
不必要な競合を抑えることを目的とする。 【構成】 ロック制御情報（ＣＰＵ）１のクラスロック
およびノンクラスロックにＣＰＵ識別子（あるいはＣＰ
Ｕに対応するビット）が設定されていないときに、ノン
クラスロックにＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）を設定して全体の排他を獲得し、一方、ロッ
ク制御情報（ＣＰＵ）１のノンクラスロックにＣＰＵ識
別子（あるいはＣＰＵに対応するビット）が設定されて
いないときに、クラスロックにＣＰＵ識別子（あるいは
ＣＰＵに対応するビット）を設定した後、ロック制御情
報（資源）２にＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）を設定して当該資源の排他を獲得するように
構成する。
式に関し、同一資源に対してノンクラスロックとしての
逐次化要求を満しながら、クラスロックとしての逐次化
要求も満たし、資源の逐次化によって生じるＣＰＵ間の
不必要な競合を抑えることを目的とする。 【構成】 ロック制御情報（ＣＰＵ）１のクラスロック
およびノンクラスロックにＣＰＵ識別子（あるいはＣＰ
Ｕに対応するビット）が設定されていないときに、ノン
クラスロックにＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）を設定して全体の排他を獲得し、一方、ロッ
ク制御情報（ＣＰＵ）１のノンクラスロックにＣＰＵ識
別子（あるいはＣＰＵに対応するビット）が設定されて
いないときに、クラスロックにＣＰＵ識別子（あるいは
ＣＰＵに対応するビット）を設定した後、ロック制御情
報（資源）２にＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）を設定して当該資源の排他を獲得するように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、資源の排他制御を行う
排他制御方式に関するものである。近年、８つのＣＰＵ
で構成する密結合ＭＰシステムの登場などのように、ハ
ードウェアの処理能力の向上が図られている。このよう
なハードウェアの処理能力の向上に伴い、ＣＰＵ間で逐
次的に使用するシステム共用資源の競合による損失がＣ
ＰＵ台数に比例して大きくなるという問題が発生する。
この問題を解決するためには、ＣＰＵ間で逐次的に使用
している資源に関して逐次化処理の細分化（以下クラス
化という）を行い、ＣＰＵ間の競合を極力少なくするこ
とが必要である。しかし、システム内の全実行単位が一
度にその資源のクラス化に対応できるわけでなく、シス
テム全体で逐次的に使用することを必要とする実行単位
も存在する。即ち、クラス化した資源として利用する実
行単位と、クラス化していない資源として利用する実行
単位とが、システム内に共存した状態で資源の逐次化を
実現する要求がある。このため、システム全体として逐
次化要求を保証した上で、資源のクラス化を実行するこ
とが望まれている。
排他制御方式に関するものである。近年、８つのＣＰＵ
で構成する密結合ＭＰシステムの登場などのように、ハ
ードウェアの処理能力の向上が図られている。このよう
なハードウェアの処理能力の向上に伴い、ＣＰＵ間で逐
次的に使用するシステム共用資源の競合による損失がＣ
ＰＵ台数に比例して大きくなるという問題が発生する。
この問題を解決するためには、ＣＰＵ間で逐次的に使用
している資源に関して逐次化処理の細分化（以下クラス
化という）を行い、ＣＰＵ間の競合を極力少なくするこ
とが必要である。しかし、システム内の全実行単位が一
度にその資源のクラス化に対応できるわけでなく、シス
テム全体で逐次的に使用することを必要とする実行単位
も存在する。即ち、クラス化した資源として利用する実
行単位と、クラス化していない資源として利用する実行
単位とが、システム内に共存した状態で資源の逐次化を
実現する要求がある。このため、システム全体として逐
次化要求を保証した上で、資源のクラス化を実行するこ
とが望まれている。
【０００２】
【従来の技術】従来、各種資源の逐次化の手段としてロ
ックサービスがある。ロックサービスにおける逐次化
は、各ＣＰＵがロックの獲得を表示する領域（ロック制
御領域という）に、ハードウェアの逐次化命令（例えば
ＣＳ命令）を用いてＣＰＵ識別子を設定しようとし、設
定できたＣＰＵがその資源を占有することができること
になる。
ックサービスがある。ロックサービスにおける逐次化
は、各ＣＰＵがロックの獲得を表示する領域（ロック制
御領域という）に、ハードウェアの逐次化命令（例えば
ＣＳ命令）を用いてＣＰＵ識別子を設定しようとし、設
定できたＣＰＵがその資源を占有することができること
になる。
【０００３】ロックサービスは、クラスに関して次の２
つのタイプのロックを提供している。 ・クラスロック：資源を用途に応じてクラス化したロッ
クであって、ロック制御領域はクラス毎に存在し、クラ
ス毎にロックを獲得できる。
つのタイプのロックを提供している。 ・クラスロック：資源を用途に応じてクラス化したロッ
クであって、ロック制御領域はクラス毎に存在し、クラ
ス毎にロックを獲得できる。
【０００４】・ノンクラスロック：クラス化してないロ
ックであって、ロック制御領域は全体で１つ存在し、全
体のロックを獲得する。 ノンクラスロックで逐次化されている資源をクラス化し
（細分化し）、クラスロックで逐次化することによっ
て、ＣＰＵ間の競合を抑えることができる。
ックであって、ロック制御領域は全体で１つ存在し、全
体のロックを獲得する。 ノンクラスロックで逐次化されている資源をクラス化し
（細分化し）、クラスロックで逐次化することによっ
て、ＣＰＵ間の競合を抑えることができる。
【０００５】
【発明が解決しようとする課題】しかし、従来のロック
サービスは、同一資源に対してクラスロックと、ノンク
ラスロックの両方のタイプを与えることができない。即
ちある資源をクラス化すると、システム内でその資源を
利用している実行単位の全てがクラス化に対応しなけれ
ばならず、クラス化に対応した実行単位と、システム全
体としての逐次化を必要とする実行単位とがシステム内
に共存することができなくなる。
サービスは、同一資源に対してクラスロックと、ノンク
ラスロックの両方のタイプを与えることができない。即
ちある資源をクラス化すると、システム内でその資源を
利用している実行単位の全てがクラス化に対応しなけれ
ばならず、クラス化に対応した実行単位と、システム全
体としての逐次化を必要とする実行単位とがシステム内
に共存することができなくなる。
【０００６】従って、ある資源に対して、ある実行単位
はその資源の逐次化をクラスロックによって行い、ある
実行単位はその資源の逐次化をノンクラスロックによっ
て行いたいという場合でも、その資源の逐次化はノンク
ラスロックでしか行えず、資源の逐次化に関してＣＰＵ
間の不必要な競合が発生してしまうという問題を生じて
いた。
はその資源の逐次化をクラスロックによって行い、ある
実行単位はその資源の逐次化をノンクラスロックによっ
て行いたいという場合でも、その資源の逐次化はノンク
ラスロックでしか行えず、資源の逐次化に関してＣＰＵ
間の不必要な競合が発生してしまうという問題を生じて
いた。
【０００７】本発明は、これらの問題を解決するため、
同一資源に対してノンクラスロックとしての逐次化要求
を満しながら、クラスロックとしての逐次化要求も満た
し、資源の逐次化によって生じるＣＰＵ間の不必要な競
合を抑えることを目的としている。
同一資源に対してノンクラスロックとしての逐次化要求
を満しながら、クラスロックとしての逐次化要求も満た
し、資源の逐次化によって生じるＣＰＵ間の不必要な競
合を抑えることを目的としている。
【０００８】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ロック制
御情報（ＣＰＵ）１は、クラスロックおよびノンクラス
ロックを獲得したＣＰＵ識別子（あるいはＣＰＵに対応
するビット）を設定するものである。
決するための手段を説明する。図１において、ロック制
御情報（ＣＰＵ）１は、クラスロックおよびノンクラス
ロックを獲得したＣＰＵ識別子（あるいはＣＰＵに対応
するビット）を設定するものである。
【０００９】ロック制御情報（資源）２は、クラス化し
た資源を獲得したＣＰＵ識別子（あるいはＣＰＵに対応
するビット）を設定するものである。
た資源を獲得したＣＰＵ識別子（あるいはＣＰＵに対応
するビット）を設定するものである。
【００１０】
【作用】本発明は、図１に示すように、ロック制御情報
（ＣＰＵ）１のクラスロックおよびノンクラスロックに
ＣＰＵ識別子（あるいはＣＰＵに対応するビット）が設
定されていないときに、ノンクラスロックにＣＰＵ識別
子（あるいはＣＰＵに対応するビット）を設定して全体
の排他を獲得し、一方、ロック制御情報（ＣＰＵ）１の
ノンクラスロックにＣＰＵ識別子（あるいはＣＰＵに対
応するビット）が設定されていないときに、クラスロッ
クにＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定した後、ロック制御情報（資源）２にＣＰＵ識別
子（あるいはＣＰＵに対応するビット）を設定して当該
資源の排他を獲得するようにしている。
（ＣＰＵ）１のクラスロックおよびノンクラスロックに
ＣＰＵ識別子（あるいはＣＰＵに対応するビット）が設
定されていないときに、ノンクラスロックにＣＰＵ識別
子（あるいはＣＰＵに対応するビット）を設定して全体
の排他を獲得し、一方、ロック制御情報（ＣＰＵ）１の
ノンクラスロックにＣＰＵ識別子（あるいはＣＰＵに対
応するビット）が設定されていないときに、クラスロッ
クにＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定した後、ロック制御情報（資源）２にＣＰＵ識別
子（あるいはＣＰＵに対応するビット）を設定して当該
資源の排他を獲得するようにしている。
【００１１】従って、全体の資源に対するノンクラスロ
ックとしての逐次化要求を満しながら、細分化した資源
に対するクラスロックとしての逐次化要求も満たし、資
源の逐次化によって生じるＣＰＵ間の不必要な競合を抑
えることが可能となる。
ックとしての逐次化要求を満しながら、細分化した資源
に対するクラスロックとしての逐次化要求も満たし、資
源の逐次化によって生じるＣＰＵ間の不必要な競合を抑
えることが可能となる。
【００１２】
【実施例】次に、図１から図８を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１３】図１は、本発明の１実施例構成図を示す。
図１の（ａ）は、ロック制御情報（ＣＰＵ）の例を示
す。図１の（ａ）において、ロック制御情報（ＣＰＵ）
１は、クラスロックおよびノンクラスロックを獲得した
ＣＰＵ識別子（あるいはＣＰＵに対応するビット）を設
定するものである。ここで、クラスロックには、ＣＰＵ
０用からＣＰＵ１５用の合計１６ビット（２バイト）の
ビットマスクのうちのいずれにビット“１”を設定する
かによって、当該クラスロックを獲得したＣＰＵを設定
（登録）するようにしている。このクラスロックは、Ｃ
ＰＵごとのロック制御領域ポインタから先頭がポイント
されている。また、ノンクラスロックには、全体のロッ
クを獲得したＣＰＵ識別子を設定するようにしている。
図１の（ａ）は、ロック制御情報（ＣＰＵ）の例を示
す。図１の（ａ）において、ロック制御情報（ＣＰＵ）
１は、クラスロックおよびノンクラスロックを獲得した
ＣＰＵ識別子（あるいはＣＰＵに対応するビット）を設
定するものである。ここで、クラスロックには、ＣＰＵ
０用からＣＰＵ１５用の合計１６ビット（２バイト）の
ビットマスクのうちのいずれにビット“１”を設定する
かによって、当該クラスロックを獲得したＣＰＵを設定
（登録）するようにしている。このクラスロックは、Ｃ
ＰＵごとのロック制御領域ポインタから先頭がポイント
されている。また、ノンクラスロックには、全体のロッ
クを獲得したＣＰＵ識別子を設定するようにしている。
【００１４】従って、クラスロックを獲得した場合には
該当するビットマップのビットを“１”に設定し、ノン
クラスロックを獲得した場合にはＣＰＵ識別子を設定す
る。図１の（ｂ）は、ロック制御情報（資源）の例を示
す。
該当するビットマップのビットを“１”に設定し、ノン
クラスロックを獲得した場合にはＣＰＵ識別子を設定す
る。図１の（ｂ）は、ロック制御情報（資源）の例を示
す。
【００１５】図１の（ｂ）において、ロック制御情報
（資源）２は、資源ごとのロック制御情報ポインタから
ポイントされ、その資源のクラスロックを保持している
ＣＰＵ識別子を格納し、排他を獲得するようにしてい
る。
（資源）２は、資源ごとのロック制御情報ポインタから
ポイントされ、その資源のクラスロックを保持している
ＣＰＵ識別子を格納し、排他を獲得するようにしてい
る。
【００１６】図２は、本発明のロック制御情報（ＣＰ
Ｕ）の説明図を示す。 状態１：これは、全ＣＰＵがロックを保持していない状
態である。この状態では、図示のように、クラスロック
の全てのビットがオフ“０”であると共に、ノンクラス
ロックが“０”（ＣＰＵ識別子が設定されていない）で
ある。
Ｕ）の説明図を示す。 状態１：これは、全ＣＰＵがロックを保持していない状
態である。この状態では、図示のように、クラスロック
の全てのビットがオフ“０”であると共に、ノンクラス
ロックが“０”（ＣＰＵ識別子が設定されていない）で
ある。
【００１７】状態２：これは、ノンクラスロックを保持
しているＣＰＵが存在する状態である。この状態では、
図示のように、クラスロックの全てのビットがオフ
“０”であると共に、ノンクラスロックに“ＣＰＵ識別
子”が設定されている。この設定された“ＣＰＵ識別
子”のＣＰＵが全体の排他を獲得しており、ノンクラス
ロックおよびクラスロックの両者ともにロックを獲得で
きない。
しているＣＰＵが存在する状態である。この状態では、
図示のように、クラスロックの全てのビットがオフ
“０”であると共に、ノンクラスロックに“ＣＰＵ識別
子”が設定されている。この設定された“ＣＰＵ識別
子”のＣＰＵが全体の排他を獲得しており、ノンクラス
ロックおよびクラスロックの両者ともにロックを獲得で
きない。
【００１８】状態３：これは、クラスロックを保持して
いるＣＰＵが存在する状態である。この状態では、図示
のように、クラスロックをＣＰＵ＃１、ＣＰＵ＃２、Ｃ
ＰＵ＃１５が獲得しており、ノンクラスロックを獲得で
きない。
いるＣＰＵが存在する状態である。この状態では、図示
のように、クラスロックをＣＰＵ＃１、ＣＰＵ＃２、Ｃ
ＰＵ＃１５が獲得しており、ノンクラスロックを獲得で
きない。
【００１９】図３は、本発明の動作説明図（ノンクラス
ロック有）を示す。ここでは、ＣＰＵ＃０からＣＰＵ＃
１５の１６台を持つシステムある。図３において、Ｓ１
は、ＣＰＵ＃０がノンクラスロックの獲得要求を行う。
この場合には、ロック制御情報（ＣＰＵ）１のクラスロ
ックおよびノンクラスロックがともに“０”でＣＰＵに
よって両者ともにロックされていないので、当該ＣＰＵ
＃０をノンクラスロックに設定し、全体の排他を獲得す
る。
ロック有）を示す。ここでは、ＣＰＵ＃０からＣＰＵ＃
１５の１６台を持つシステムある。図３において、Ｓ１
は、ＣＰＵ＃０がノンクラスロックの獲得要求を行う。
この場合には、ロック制御情報（ＣＰＵ）１のクラスロ
ックおよびノンクラスロックがともに“０”でＣＰＵに
よって両者ともにロックされていないので、当該ＣＰＵ
＃０をノンクラスロックに設定し、全体の排他を獲得す
る。
【００２０】Ｓ２は、続いて、ＣＰＵ＃１がノンクラス
ロックの獲得要求を行ったが、ロック制御情報（ＣＰ
Ｕ）１のノンクラスロックに“ＣＰＵ＃０”が設定され
ていたのでループし、ノンクラスロックの“ＣＰＵ＃
０”が削除されて排他が解放されるまで待機する。
ロックの獲得要求を行ったが、ロック制御情報（ＣＰ
Ｕ）１のノンクラスロックに“ＣＰＵ＃０”が設定され
ていたのでループし、ノンクラスロックの“ＣＰＵ＃
０”が削除されて排他が解放されるまで待機する。
【００２１】Ｓ３は、更に、続いて、ＣＰＵ＃１５がク
ラスロックの獲得要求を行ったが、ロック制御情報（Ｃ
ＰＵ）１のノンクラスロックに“ＣＰＵ＃０”が設定さ
れていたのでループし、ノンクラスロックの“ＣＰＵ＃
０”（更にＳ２のノンクラスロックの“ＣＰＵ＃１”な
ど）が削除されて排他が解放されるまでループして待機
する。
ラスロックの獲得要求を行ったが、ロック制御情報（Ｃ
ＰＵ）１のノンクラスロックに“ＣＰＵ＃０”が設定さ
れていたのでループし、ノンクラスロックの“ＣＰＵ＃
０”（更にＳ２のノンクラスロックの“ＣＰＵ＃１”な
ど）が削除されて排他が解放されるまでループして待機
する。
【００２２】図４は、本発明の動作説明図（クラスロッ
ク有）を示す。ここでは、ＣＰＵ＃０からＣＰＵ＃１５
の１６台を持つシステムある。図４において、Ｓ１１
は、ＣＰＵ＃０がクラスロックの獲得要求を行う。この
場合には、ロック制御情報（ＣＰＵ）１のノンクラスロ
ックが“０”でロックされていないので、当該ＣＰＵ＃
０のクラスロックのビットに“１”を設定し、クラスロ
ックを獲得すると共に、クラス化した資源毎のロック制
御情報（資源）２が“０”でロックされていなかったの
で当該ＣＰＵ＃０の識別子を図示のように設定する。こ
れらにより、ＣＰＵ＃０は、クラス化した資源の排他を
獲得できたこととなる。
ク有）を示す。ここでは、ＣＰＵ＃０からＣＰＵ＃１５
の１６台を持つシステムある。図４において、Ｓ１１
は、ＣＰＵ＃０がクラスロックの獲得要求を行う。この
場合には、ロック制御情報（ＣＰＵ）１のノンクラスロ
ックが“０”でロックされていないので、当該ＣＰＵ＃
０のクラスロックのビットに“１”を設定し、クラスロ
ックを獲得すると共に、クラス化した資源毎のロック制
御情報（資源）２が“０”でロックされていなかったの
で当該ＣＰＵ＃０の識別子を図示のように設定する。こ
れらにより、ＣＰＵ＃０は、クラス化した資源の排他を
獲得できたこととなる。
【００２３】Ｓ１２は、続いて、ＣＰＵ＃１５がクラス
ロックの獲得要求を行う。この場合には、ロック制御情
報（ＣＰＵ）１のノンクラスロックが全て“０”でロッ
クされていないので、当該ＣＰＵ＃１５のクラスロック
のビットに“１”を設定し、クラスロックを獲得する
が、クラス化した資源毎のロック制御情報（資源）２が
“ＣＰＵ＃０”でロックされていたので当該ＣＰＵ＃０
の識別子が削除されるまでループして待機する。そし
て、資源毎のロック制御情報（資源）２の“ＣＰＵ＃
０”が削除されたときに、ＣＰＵ＃１５を設定してロッ
クを獲得する。
ロックの獲得要求を行う。この場合には、ロック制御情
報（ＣＰＵ）１のノンクラスロックが全て“０”でロッ
クされていないので、当該ＣＰＵ＃１５のクラスロック
のビットに“１”を設定し、クラスロックを獲得する
が、クラス化した資源毎のロック制御情報（資源）２が
“ＣＰＵ＃０”でロックされていたので当該ＣＰＵ＃０
の識別子が削除されるまでループして待機する。そし
て、資源毎のロック制御情報（資源）２の“ＣＰＵ＃
０”が削除されたときに、ＣＰＵ＃１５を設定してロッ
クを獲得する。
【００２４】Ｓ１３は、続いて、ＣＰＵ＃１がノンクラ
スロックの獲得要求を行う。この場合には、ロック制御
情報（ＣＰＵ）１にクラスロックが設定（ＣＰＵ＃０と
ＣＰＵ＃１５のビットが“１”に設定）されていたの
で、ループして全てのクラスロックが“０”になるのを
待機する。
スロックの獲得要求を行う。この場合には、ロック制御
情報（ＣＰＵ）１にクラスロックが設定（ＣＰＵ＃０と
ＣＰＵ＃１５のビットが“１”に設定）されていたの
で、ループして全てのクラスロックが“０”になるのを
待機する。
【００２５】次に、図５のフローチャートに示す順序に
従い、ノンクラスロックの獲得処理について詳細に説明
する。図５において、Ｓ２１は、 ・ロックの獲得表示を行う。
従い、ノンクラスロックの獲得処理について詳細に説明
する。図５において、Ｓ２１は、 ・ロックの獲得表示を行う。
【００２６】・ＣＳ命令を用いて、ロック制御情報（Ｃ
ＰＵ）１にＣＰＵ識別子を設定する。 Ｓ２２は、ＣＳ命令による更新成功か判別する。このＣ
Ｓ命令（コンペアアンドスワップ命令）は他ＣＰＵとの
排他をハードウェアが保証した命令であって、当該ＣＳ
命令により、図１の（ａ）のロック制御情報（ＣＰＵ）
のノンクラスロックが“０”であって他のＣＰＵ識別子
が設定されていなかったので、ノンクラス獲得要求元の
ＣＰＵ識別子の設定に成功したか判別する。ＹＥＳの場
合には、ロック制御情報（ＣＰＵ）１のノンクラスロッ
クにＣＰＵ識別子を設定できたと判明し、ノンクラスロ
ックの獲得に成功したので、ノンクラスロックの要求元
に復帰する（ＲＣ＝０、リターンコードを表す）。一
方、ＮＯの場合には、ロック制御情報（ＣＰＵ）１のノ
ンクラスロックが“０”でなく他のＣＰＵ識別子が設定
されていたと判明したので、Ｓ２３に進む。
ＰＵ）１にＣＰＵ識別子を設定する。 Ｓ２２は、ＣＳ命令による更新成功か判別する。このＣ
Ｓ命令（コンペアアンドスワップ命令）は他ＣＰＵとの
排他をハードウェアが保証した命令であって、当該ＣＳ
命令により、図１の（ａ）のロック制御情報（ＣＰＵ）
のノンクラスロックが“０”であって他のＣＰＵ識別子
が設定されていなかったので、ノンクラス獲得要求元の
ＣＰＵ識別子の設定に成功したか判別する。ＹＥＳの場
合には、ロック制御情報（ＣＰＵ）１のノンクラスロッ
クにＣＰＵ識別子を設定できたと判明し、ノンクラスロ
ックの獲得に成功したので、ノンクラスロックの要求元
に復帰する（ＲＣ＝０、リターンコードを表す）。一
方、ＮＯの場合には、ロック制御情報（ＣＰＵ）１のノ
ンクラスロックが“０”でなく他のＣＰＵ識別子が設定
されていたと判明したので、Ｓ２３に進む。
【００２７】Ｓ２３は、自らが既に獲得しているか判別
する。ＹＥＳの場合には、ノンクラスロックを既に保持
しているので、ノンクラスロック要求元へ復帰する（Ｒ
Ｃ＝４）。一方、ＮＯの場合には、ノンクラスロックを
獲得していないと判明したので、Ｓ２４に進む。
する。ＹＥＳの場合には、ノンクラスロックを既に保持
しているので、ノンクラスロック要求元へ復帰する（Ｒ
Ｃ＝４）。一方、ＮＯの場合には、ノンクラスロックを
獲得していないと判明したので、Ｓ２４に進む。
【００２８】Ｓ２４は、自らがクラスロックを保持中か
判別する。ＹＥＳの場合には、要求元を異常終了させ、
終了する（ＥＮＤ）。一方、ＮＯの場合には、Ｓ２５に
進む。
判別する。ＹＥＳの場合には、要求元を異常終了させ、
終了する（ＥＮＤ）。一方、ＮＯの場合には、Ｓ２５に
進む。
【００２９】Ｓ２５は、ロック制御情報（ＣＰＵ）１が
全て“０”が判別する。ＹＥＳの場合には、Ｓ２６に進
む。ＮＯの場合には、繰り返し、全て“０”となってノ
ンクラスロックを獲得できる状態になるまで待機する。
全て“０”が判別する。ＹＥＳの場合には、Ｓ２６に進
む。ＮＯの場合には、繰り返し、全て“０”となってノ
ンクラスロックを獲得できる状態になるまで待機する。
【００３０】Ｓ２６は、ＣＳ命令を用いて、ロック制御
情報（ＣＰＵ）１にＣＰＵ識別子を設定する。Ｓ２７
は、ロック制御情報（ＣＰＵ）１が全て“０”でノンク
ラスロックにＣＰＵ識別子の設定（更新）を成功したか
判別する。ＹＥＳの場合には、ノンクラスロックの獲得
に成功したので、要求元に復帰する（ＲＣ＝０）。一
方、ＮＯの場合には、Ｓ２５に戻る。
情報（ＣＰＵ）１にＣＰＵ識別子を設定する。Ｓ２７
は、ロック制御情報（ＣＰＵ）１が全て“０”でノンク
ラスロックにＣＰＵ識別子の設定（更新）を成功したか
判別する。ＹＥＳの場合には、ノンクラスロックの獲得
に成功したので、要求元に復帰する（ＲＣ＝０）。一
方、ＮＯの場合には、Ｓ２５に戻る。
【００３１】以上のように、ノンクラスロックの獲得要
求に対応して、ＣＳ命令を用いて、図１の（ａ）のロッ
ク制御情報（ＣＰＵ）１のクラスロックおよびノンクラ
スロックが全て“０”でＣＰＵ識別子の設定（更新）に
成功したときに、ノンクラスロックの獲得に成功したと
して要求元に復帰する。一方、ロック制御情報（ＣＰ
Ｕ）１の全て“０”でないときは待機して全て“０”と
なりＣＰＵ識別子の設定（更新）に成功したときに、ノ
ンクラスロックの獲得に成功したとして要求元に復帰す
る。これらにより、ロック制御情報（ＣＰＵ）１のノン
クラスロックを獲得し、排他的に資源をアクセスして処
理を行うことが可能となる。
求に対応して、ＣＳ命令を用いて、図１の（ａ）のロッ
ク制御情報（ＣＰＵ）１のクラスロックおよびノンクラ
スロックが全て“０”でＣＰＵ識別子の設定（更新）に
成功したときに、ノンクラスロックの獲得に成功したと
して要求元に復帰する。一方、ロック制御情報（ＣＰ
Ｕ）１の全て“０”でないときは待機して全て“０”と
なりＣＰＵ識別子の設定（更新）に成功したときに、ノ
ンクラスロックの獲得に成功したとして要求元に復帰す
る。これらにより、ロック制御情報（ＣＰＵ）１のノン
クラスロックを獲得し、排他的に資源をアクセスして処
理を行うことが可能となる。
【００３２】次に、図６のフローチャートに示す順序に
従い、クラスロックの獲得処理について詳細に説明す
る。図６において、Ｓ３１は、自らがクラスロックある
いはノンクラスロックを保持中か判別する。ＹＥＳの場
合には、Ｓ３９で自らノンクラスロックか判別してＹＥ
ＳのときにＳ４０で要求元を異常終了させ、一方、ＮＯ
のときに既にクラスロックを保持していたので、要求元
へ復帰する（ＲＣ＝４）。一方、ＮＯの場合には、自ら
がクラスロックあるいはノンクラスロックのいずれも保
持していないと判明したので、Ｓ３２に進む。
従い、クラスロックの獲得処理について詳細に説明す
る。図６において、Ｓ３１は、自らがクラスロックある
いはノンクラスロックを保持中か判別する。ＹＥＳの場
合には、Ｓ３９で自らノンクラスロックか判別してＹＥ
ＳのときにＳ４０で要求元を異常終了させ、一方、ＮＯ
のときに既にクラスロックを保持していたので、要求元
へ復帰する（ＲＣ＝４）。一方、ＮＯの場合には、自ら
がクラスロックあるいはノンクラスロックのいずれも保
持していないと判明したので、Ｓ３２に進む。
【００３３】Ｓ３２は、 ・ロックの獲得表示を行う ・ＣＳ命令を用いて、ロック制御情報（ＣＰＵ）１の自
ＣＰＵに対応するビットをオン“１”にする。
ＣＰＵに対応するビットをオン“１”にする。
【００３４】Ｓ３３は、ＣＳ命令による更新成功か判別
する。ＹＥＳの場合には、例えば図１の（ａ）のロック
制御情報（ＣＰＵ）１のクラスロックの該当するＣＰＵ
のビットの“１”の設定に成功したと判明したので、Ｓ
３４に進む。一方、ＮＯの場合には、他ＣＰＵがロック
制御情報（ＣＰＵ）１のノンクラスロックを保持してい
たため、クラスロックが獲得できなかったので、Ｓ４１
に進む。
する。ＹＥＳの場合には、例えば図１の（ａ）のロック
制御情報（ＣＰＵ）１のクラスロックの該当するＣＰＵ
のビットの“１”の設定に成功したと判明したので、Ｓ
３４に進む。一方、ＮＯの場合には、他ＣＰＵがロック
制御情報（ＣＰＵ）１のノンクラスロックを保持してい
たため、クラスロックが獲得できなかったので、Ｓ４１
に進む。
【００３５】Ｓ３４は、Ｓ３３でＣＳ命令によってロッ
ク制御情報（ＣＰＵ）１のＣＰＵのビット“１”の設定
に成功したので、ＣＳ命令を用いて資源ごとのロック制
御情報（資源）２にＣＰＵ識別子を設定する。
ク制御情報（ＣＰＵ）１のＣＰＵのビット“１”の設定
に成功したので、ＣＳ命令を用いて資源ごとのロック制
御情報（資源）２にＣＰＵ識別子を設定する。
【００３６】Ｓ３５は、ＣＳ命令による更新成功か判別
する。ＹＥＳの場合には、ロック制御情報（資源）２に
ＣＰＵ識別子の設定に成功したと判明したので、クラス
ロックの獲得に成功したので、要求元へ復帰する（ＲＣ
＝０）。一方、ＮＯの場合には、ロック制御情報（資
源）２にＣＰＵ識別子の設定に失敗し、自分は獲得でき
なかったので、Ｓ３６に進む。
する。ＹＥＳの場合には、ロック制御情報（資源）２に
ＣＰＵ識別子の設定に成功したと判明したので、クラス
ロックの獲得に成功したので、要求元へ復帰する（ＲＣ
＝０）。一方、ＮＯの場合には、ロック制御情報（資
源）２にＣＰＵ識別子の設定に失敗し、自分は獲得でき
なかったので、Ｓ３６に進む。
【００３７】Ｓ３６は、資源ごとのロック制御情報（資
源）２が“０”か判別する。ＹＥＳの場合には、資源ご
とのロック情報（資源）２のクラスロックの獲得が可能
であるので、Ｓ３７に進む。一方、ＮＯの場合には、待
機し、クラスロックの獲得が可能となるまで待機する。
源）２が“０”か判別する。ＹＥＳの場合には、資源ご
とのロック情報（資源）２のクラスロックの獲得が可能
であるので、Ｓ３７に進む。一方、ＮＯの場合には、待
機し、クラスロックの獲得が可能となるまで待機する。
【００３８】Ｓ３７は、ＣＳ命令を用いて資源ごとのロ
ック制御情報（資源）２にＣＰＵ識別子を設定する。Ｓ
３８は、ＣＳ命令による更新成功か判別する。ＹＥＳの
場合には、ロック制御情報（資源）２にＣＰＵ識別子の
設定に成功したと判明したので、クラスロックの獲得に
成功したので、要求元へ復帰する（ＲＣ＝０）。一方、
ＮＯの場合には、ロック制御情報（資源）２にＣＰＵ識
別子の設定に失敗し、自分は獲得できなかったので、Ｓ
３６に戻る。
ック制御情報（資源）２にＣＰＵ識別子を設定する。Ｓ
３８は、ＣＳ命令による更新成功か判別する。ＹＥＳの
場合には、ロック制御情報（資源）２にＣＰＵ識別子の
設定に成功したと判明したので、クラスロックの獲得に
成功したので、要求元へ復帰する（ＲＣ＝０）。一方、
ＮＯの場合には、ロック制御情報（資源）２にＣＰＵ識
別子の設定に失敗し、自分は獲得できなかったので、Ｓ
３６に戻る。
【００３９】Ｓ４１は、他がノンクラスロックを保持中
か判別する。ＹＥＳの場合には、Ｓ４２に進む。ＮＯの
場合には、Ｓ３２に戻る。Ｓ４２は、ロック制御情報
（ＣＰＵ）１が“０”か判別する。ＹＥＳの場合には、
クラスロックが獲得できる状態と判明したので、Ｓ４３
に進む。一方、ＮＯの場合には、待機する。
か判別する。ＹＥＳの場合には、Ｓ４２に進む。ＮＯの
場合には、Ｓ３２に戻る。Ｓ４２は、ロック制御情報
（ＣＰＵ）１が“０”か判別する。ＹＥＳの場合には、
クラスロックが獲得できる状態と判明したので、Ｓ４３
に進む。一方、ＮＯの場合には、待機する。
【００４０】Ｓ４３は、ＣＳ命令を用いて、ロック制御
情報（ＣＰＵ）１の自ＣＰＵに対応するビットをオン
“１”にする。Ｓ４４は、ＣＳ命令による更新成功か判
別する。ＹＥＳの場合には、Ｓ３４に進み、ＣＳ命令を
用いて、資源ごとのロック制御情報（資源）２にＣＰＵ
識別子を設定し、クラスロックを獲得する。一方、ＮＯ
の場合には、Ｓ４２に戻る。
情報（ＣＰＵ）１の自ＣＰＵに対応するビットをオン
“１”にする。Ｓ４４は、ＣＳ命令による更新成功か判
別する。ＹＥＳの場合には、Ｓ３４に進み、ＣＳ命令を
用いて、資源ごとのロック制御情報（資源）２にＣＰＵ
識別子を設定し、クラスロックを獲得する。一方、ＮＯ
の場合には、Ｓ４２に戻る。
【００４１】以上によって、ロック制御情報（ＣＰＵ）
１のノンクラスロックが設定されていないときに、ＣＰ
Ｕに対応するビット“１”に設定した後、資源ごとのロ
ック制御情報（資源）２にＣＰＵ識別子を設定し、クラ
スロックを獲得することが可能となる。
１のノンクラスロックが設定されていないときに、ＣＰ
Ｕに対応するビット“１”に設定した後、資源ごとのロ
ック制御情報（資源）２にＣＰＵ識別子を設定し、クラ
スロックを獲得することが可能となる。
【００４２】次に、図７のフローチャートに示す順序に
従い、図８を参照しつつ本発明の具体例について詳細に
説明する。これは、仮想空間でページフォルトが発生し
たときに、共通ロック（ノンクラスロック）によって実
ページを確保し、仮想空間１のロック（クラスロック）
によってページ管理テーブルに設定などするときのフロ
ーチャートである。
従い、図８を参照しつつ本発明の具体例について詳細に
説明する。これは、仮想空間でページフォルトが発生し
たときに、共通ロック（ノンクラスロック）によって実
ページを確保し、仮想空間１のロック（クラスロック）
によってページ管理テーブルに設定などするときのフロ
ーチャートである。
【００４３】図７において、５１は、ページフォルト割
り込みが仮想空間１で発生する。これは、図８の（ａ）
の仮想空間１でページフォルト割り込みが発生する。Ｓ
５２は、共通ロック（システム全体のロック、ノンクラ
スロック）を獲得する。これは、既述したロック制御情
報（ＣＰＵ）１のノンクラスロックを獲得する（ＣＰＵ
識別子を設定して獲得する）。
り込みが仮想空間１で発生する。これは、図８の（ａ）
の仮想空間１でページフォルト割り込みが発生する。Ｓ
５２は、共通ロック（システム全体のロック、ノンクラ
スロック）を獲得する。これは、既述したロック制御情
報（ＣＰＵ）１のノンクラスロックを獲得する（ＣＰＵ
識別子を設定して獲得する）。
【００４４】Ｓ５３は、使用可能キューの実ページを１
ページ確保する。これは、図８の（ｃ）の使用可能キュ
ーからキューイングされている実ページを１ページ確保
する。
ページ確保する。これは、図８の（ｃ）の使用可能キュ
ーからキューイングされている実ページを１ページ確保
する。
【００４５】Ｓ５４は、共通ロックを解放する。以上の
Ｓ５２からＳ５４によって共通ロックを獲得した状態
（図８の共通域の共通ロックを獲得した状態）で、当該
共通域中に存在する使用可能キューからキューイングさ
れている実ページを１ページ確保したのち、共通ロック
を解放する。これにより、の共通ロック（ノンクラス
ロック）の時間を必要最小限に削減し、他のＣＰＵとの
競合を少なくすることが可能となる。
Ｓ５２からＳ５４によって共通ロックを獲得した状態
（図８の共通域の共通ロックを獲得した状態）で、当該
共通域中に存在する使用可能キューからキューイングさ
れている実ページを１ページ確保したのち、共通ロック
を解放する。これにより、の共通ロック（ノンクラス
ロック）の時間を必要最小限に削減し、他のＣＰＵとの
競合を少なくすることが可能となる。
【００４６】Ｓ５５は、仮想空間１のロックを獲得す
る。これは、Ｓ５２からＳ５４で実ページを獲得したの
で、次に仮想空間１のロック（資源ごとのロック制御情
報（資源）２のロック）を獲得する。
る。これは、Ｓ５２からＳ５４で実ページを獲得したの
で、次に仮想空間１のロック（資源ごとのロック制御情
報（資源）２のロック）を獲得する。
【００４７】Ｓ５６は、ＤＡＴ（動的アドレス変換テー
ブル）をチェックし、自ＣＰＵが処理すべきか判別す
る。ＹＥＳの場合には、Ｓ５７に進む。ＮＯの場合に
は、他ＣＰＵ処理なので、終了する。
ブル）をチェックし、自ＣＰＵが処理すべきか判別す
る。ＹＥＳの場合には、Ｓ５７に進む。ＮＯの場合に
は、他ＣＰＵ処理なので、終了する。
【００４８】Ｓ５７は、ページ管理テーブルに設定（該
当ページに所有者名を登録）する。これは、図８の
（ｃ）の実ページ管理テーブル中のここでは仮想空間１
の使用キューに実ページをキューイングする。
当ページに所有者名を登録）する。これは、図８の
（ｃ）の実ページ管理テーブル中のここでは仮想空間１
の使用キューに実ページをキューイングする。
【００４９】Ｓ５８は、外部記憶→実ページのＩＯ起動
すると共に、ＩＯ処理中をＤＡＴに表示（設定）する。
Ｓ５９は、仮想空間１のロックを解放する。
すると共に、ＩＯ処理中をＤＡＴに表示（設定）する。
Ｓ５９は、仮想空間１のロックを解放する。
【００５０】以上のＳ５５からＳ５９によって、仮想空
間１のロックを獲得（資源ごとのロック制御情報（資
源）２のロックを獲得）した状態で、ページ管理テーブ
ル（図８の（ｃ）の実ページ管理テーブル）中の仮想空
間１の使用キューに実ページをエンキューして実ページ
割当てを行うと共にＩ／Ｏ起動を行う。
間１のロックを獲得（資源ごとのロック制御情報（資
源）２のロックを獲得）した状態で、ページ管理テーブ
ル（図８の（ｃ）の実ページ管理テーブル）中の仮想空
間１の使用キューに実ページをエンキューして実ページ
割当てを行うと共にＩ／Ｏ起動を行う。
【００５１】Ｓ６０は、Ｓ５８で起動したＩ／Ｏ完了を
契機として、仮想空間１のロック獲得を行う。Ｓ６１
は、仮想空間１のＤＡＴに仮想→実を設定し、参照可能
（仮想アドレスから実アドレスを参照可能）にする。
契機として、仮想空間１のロック獲得を行う。Ｓ６１
は、仮想空間１のＤＡＴに仮想→実を設定し、参照可能
（仮想アドレスから実アドレスを参照可能）にする。
【００５２】Ｓ６２は、仮想空間１のロックを解放す
る。以上によって、Ｓ５８でＩ／Ｏ起動した外部記憶→
実ページのＩ／Ｏ処理の完了を契機として、ここでは仮
想空間１のロックを獲得し、当該仮想空間１のＤＡＴに
仮想→実を設定し、ロックを解放する。これにより、必
要なときのみクラスロックを獲得して必要最小限の排
他を確保し、競合を最小に抑えることが可能となる。
る。以上によって、Ｓ５８でＩ／Ｏ起動した外部記憶→
実ページのＩ／Ｏ処理の完了を契機として、ここでは仮
想空間１のロックを獲得し、当該仮想空間１のＤＡＴに
仮想→実を設定し、ロックを解放する。これにより、必
要なときのみクラスロックを獲得して必要最小限の排
他を確保し、競合を最小に抑えることが可能となる。
【００５３】尚、図７中のはノンクラスロックによる
逐次化の範囲を示し、はクラスロックによる逐次化の
範囲を示す。クラスロックによって、同一空間内の他の
実行単位との逐次化、およびシステムの実ページ補充
（ＬＲＵ制御のための長期未参照ページのチェックや外
部記憶への追い出し処理）との逐次化が可能となる。
逐次化の範囲を示し、はクラスロックによる逐次化の
範囲を示す。クラスロックによって、同一空間内の他の
実行単位との逐次化、およびシステムの実ページ補充
（ＬＲＵ制御のための長期未参照ページのチェックや外
部記憶への追い出し処理）との逐次化が可能となる。
【００５４】図８は、本発明の具体例説明図を示す。図
８の（ａ）は、仮想ページの状態を示す。ここで、仮想
空間１、２、３、４、５および共通域から構成されてい
る。
８の（ａ）は、仮想ページの状態を示す。ここで、仮想
空間１、２、３、４、５および共通域から構成されてい
る。
【００５５】図８の（ｂ）は、実ページの割当て状態を
示す。ここで、Ｒ０、Ｒ１・・・Ｒｎは、実ページを表
す。また、 ・Ｆｒは使用可能な状態を表す。
示す。ここで、Ｒ０、Ｒ１・・・Ｒｎは、実ページを表
す。また、 ・Ｆｒは使用可能な状態を表す。
【００５６】・Ｃｍは共通域として使用中を表す。 ・Ａ１は仮想空間１で使用中を表す。 ・Ａ５は仮想空間５で使用中を表す。
【００５７】図８の（ｃ）は、実ページ管理テーブル
（ページ管理テーブル）の状態を示す。 ・使用可能キューは、使用可能な実ページをキューイン
グしたものであって、ここでは、Ｒ１、Ｒ７、Ｒ１１・
・・Ｒｎの実ページである。図８の（ｂ）中のＦｒと設
定してある実ページに対応する。
（ページ管理テーブル）の状態を示す。 ・使用可能キューは、使用可能な実ページをキューイン
グしたものであって、ここでは、Ｒ１、Ｒ７、Ｒ１１・
・・Ｒｎの実ページである。図８の（ｂ）中のＦｒと設
定してある実ページに対応する。
【００５８】・共通域使用キューは、共通域で使用中の
実ページをキューイングしたものであって、ここでは、
Ｒ０、Ｒ９、Ｒ１０・・・の実ページである。図８の
（ｂ）中のＣｍと設定してある実ページに対応する。
実ページをキューイングしたものであって、ここでは、
Ｒ０、Ｒ９、Ｒ１０・・・の実ページである。図８の
（ｂ）中のＣｍと設定してある実ページに対応する。
【００５９】・仮想空間１使用キューは、仮想空間１で
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ２、Ｒ５・・・の実ページである。図８の
（ｂ）中のＡ１と設定してある実ページに対応する。
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ２、Ｒ５・・・の実ページである。図８の
（ｂ）中のＡ１と設定してある実ページに対応する。
【００６０】・仮想空間２使用キューは、仮想空間２で
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ６・・・の実ページである。図８の（ｂ）中
のＡ２と設定してある実ページに対応する。
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ６・・・の実ページである。図８の（ｂ）中
のＡ２と設定してある実ページに対応する。
【００６１】・仮想空間５使用キューは、仮想空間５で
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ３、Ｒ８・・・の実ページである。図８の
（ｂ）中のＡ５と設定してある実ページに対応する。
使用中の実ページをキューイングしたものであって、こ
こでは、Ｒ３、Ｒ８・・・の実ページである。図８の
（ｂ）中のＡ５と設定してある実ページに対応する。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
ロック制御情報（ＣＰＵ）１のクラスロックおよびノン
クラスロックにＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）が設定されていないときに、ノンクラスロッ
クにＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定して全体の排他を獲得したり、ロック制御情報
（ＣＰＵ）１のノンクラスロックにＣＰＵ識別子（ある
いはＣＰＵに対応するビット）が設定されていないとき
に、クラスロックにＣＰＵ識別子（あるいはＣＰＵに対
応するビット）を設定した後、ロック制御情報（資源）
２にＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定して排他を獲得する構成を採用しているため、全
体の資源に対するノンクラスロックとしての逐次化要求
を満しながら、細分化した資源に対するクラスロックと
しての逐次化要求も満たし、資源の逐次化によって生じ
るＣＰＵ間の不必要な競合を抑えることができる。これ
らにより、クラス化の対象とした資源の逐次化に対し
て、逐次化処理の競合を極力抑えることができるため、
ＣＰＵの並列処理性を高め、計算機システムの処理能力
を向上させることができる。
ロック制御情報（ＣＰＵ）１のクラスロックおよびノン
クラスロックにＣＰＵ識別子（あるいはＣＰＵに対応す
るビット）が設定されていないときに、ノンクラスロッ
クにＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定して全体の排他を獲得したり、ロック制御情報
（ＣＰＵ）１のノンクラスロックにＣＰＵ識別子（ある
いはＣＰＵに対応するビット）が設定されていないとき
に、クラスロックにＣＰＵ識別子（あるいはＣＰＵに対
応するビット）を設定した後、ロック制御情報（資源）
２にＣＰＵ識別子（あるいはＣＰＵに対応するビット）
を設定して排他を獲得する構成を採用しているため、全
体の資源に対するノンクラスロックとしての逐次化要求
を満しながら、細分化した資源に対するクラスロックと
しての逐次化要求も満たし、資源の逐次化によって生じ
るＣＰＵ間の不必要な競合を抑えることができる。これ
らにより、クラス化の対象とした資源の逐次化に対し
て、逐次化処理の競合を極力抑えることができるため、
ＣＰＵの並列処理性を高め、計算機システムの処理能力
を向上させることができる。
【図１】本発明の１実施例構成図である。
【図２】本発明のロック制御情報（ＣＰＵ）の説明図で
ある。
ある。
【図３】本発明の動作説明図（ノンクラスロック有）で
ある。
ある。
【図４】本発明の動作説明図（クラスロック有）であ
る。
る。
【図５】本発明のノンクラスロックの獲得処理フローチ
ャートである。
ャートである。
【図６】本発明のクラスロックの獲得処理フローチャー
トである。
トである。
【図７】本発明の具体例説明フローチャートである。
【図８】本発明の具体例説明図である。
１：ロック制御情報（ＣＰＵ） ２：ロック制御情報（資源）
Claims (1)
- 【請求項１】資源の排他制御を行う排他制御方式におい
て、 クラスロックおよびノンクラスロックを獲得したＣＰＵ
識別子（あるいはＣＰＵに対応するビット）を設定する
ロック制御情報（ＣＰＵ）（１）と、 クラス化した資源を獲得したＣＰＵ識別子（あるいはＣ
ＰＵに対応するビット）を設定するロック制御情報（資
源）（２）とを備え、 上記ロック制御情報（ＣＰＵ）（１）のクラスロックお
よびノンクラスロックにＣＰＵ識別子（あるいはＣＰＵ
に対応するビット）が設定されていないときに、ノンク
ラスロックにＣＰＵ識別子（あるいはＣＰＵに対応する
ビット）を設定して全体の排他を獲得し、 一方、上記ロック制御情報（ＣＰＵ）（１）のノンクラ
スロックにＣＰＵ識別子（あるいはＣＰＵに対応するビ
ット）が設定されていないときに、クラスロックにＣＰ
Ｕ識別子（あるいはＣＰＵに対応するビット）を設定し
た後、上記ロック制御情報（資源）（２）にＣＰＵ識別
子（あるいはＣＰＵに対応するビット）を設定して当該
資源の排他を獲得するように構成したことを特徴とする
排他制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256330A JPH06110846A (ja) | 1992-09-25 | 1992-09-25 | 排他制御方式 |
| US08/618,405 US5615374A (en) | 1992-09-25 | 1996-03-19 | Lock control method for resource |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256330A JPH06110846A (ja) | 1992-09-25 | 1992-09-25 | 排他制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110846A true JPH06110846A (ja) | 1994-04-22 |
Family
ID=17291178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256330A Pending JPH06110846A (ja) | 1992-09-25 | 1992-09-25 | 排他制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5615374A (ja) |
| JP (1) | JPH06110846A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2766217B2 (ja) * | 1994-06-14 | 1998-06-18 | 甲府日本電気株式会社 | 並列処理装置 |
| US6289410B1 (en) * | 1996-07-18 | 2001-09-11 | Electronic Data Systems Corporation | Method and system for maintaining consistency of shared objects based upon instance variable locking |
| US6000029A (en) * | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for affecting subsequent instruction processing in a data processor |
| US6374285B1 (en) * | 1998-05-15 | 2002-04-16 | Compaq Computer Corporation | Method for mutual exclusion of locks in a remote-write globally ordered network of processors |
| US6611911B1 (en) * | 1999-12-30 | 2003-08-26 | Intel Corporation | Bootstrap processor election mechanism on multiple cluster bus system |
| US6658522B1 (en) * | 2000-06-16 | 2003-12-02 | Emc Corporation | Method to reduce overhead associated with system I/O in a multiprocessor computer system |
| JP3864250B2 (ja) * | 2002-10-31 | 2006-12-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 排他制御装置、排他制御方法、プログラム、及び記録媒体 |
| US6938054B2 (en) * | 2002-11-25 | 2005-08-30 | International Business Machines Corporation | Systems, methods, and computer program products to optimize serialization when porting code to IBM S/390 UNIX system services from a UNIX system |
| US8078990B2 (en) | 2006-02-01 | 2011-12-13 | Research In Motion Limited | Secure device sharing |
| US7861093B2 (en) * | 2006-08-30 | 2010-12-28 | International Business Machines Corporation | Managing data access via a loop only if changed locking facility |
| US9639392B2 (en) * | 2013-12-17 | 2017-05-02 | Intel Corporation | Unbounded transactional memory with forward progress guarantees using a hardware global lock |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4480304A (en) * | 1980-10-06 | 1984-10-30 | International Business Machines Corporation | Method and means for the retention of locks across system, subsystem, and communication failures in a multiprocessing, multiprogramming, shared data environment |
| US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
| US4604694A (en) * | 1983-12-14 | 1986-08-05 | International Business Machines Corporation | Shared and exclusive access control |
| US5319780A (en) * | 1987-10-19 | 1994-06-07 | International Business Machines Corporation | System that implicitly locks a subtree or explicitly locks a node based upon whether or not an explicit lock request is issued |
| JPH01303527A (ja) * | 1988-05-31 | 1989-12-07 | Hitachi Ltd | 共有資源の管理方法 |
| US5251318A (en) * | 1988-09-02 | 1993-10-05 | Hitachi, Ltd. | Multiprocessing system comparing information copied from extended storage before and after processing for serializing access to shared resource |
| JPH0318935A (ja) * | 1989-06-15 | 1991-01-28 | Hitachi Ltd | データリストに対するアクセスの直列化方式 |
| US5263161A (en) * | 1989-07-26 | 1993-11-16 | Massachusetts Institute Of Technology | Non-busy waiting resource control |
| EP0432075B1 (en) * | 1989-11-09 | 1997-02-26 | International Business Machines Corporation | Multiprocessor with relatively atomic instructions |
| JPH07101410B2 (ja) * | 1990-01-17 | 1995-11-01 | インターナショナル、ビジネス、マシーンズ、コーポレーション | データ処理ネットワークにおいて逐次化手段の試験のため命令流の実行を同期させる方法 |
| JP2699600B2 (ja) * | 1990-01-30 | 1998-01-19 | 日本電気株式会社 | 資源の排他制御方式 |
| US5226143A (en) * | 1990-03-14 | 1993-07-06 | International Business Machines Corporation | Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager |
| JPH06342396A (ja) * | 1990-07-02 | 1994-12-13 | Internatl Business Mach Corp <Ibm> | 共有データのアクセスを直列化する方法及び装置 |
| US5317749A (en) * | 1992-09-25 | 1994-05-31 | International Business Machines Corporation | Method and apparatus for controlling access by a plurality of processors to a shared resource |
| US5392433A (en) * | 1992-09-25 | 1995-02-21 | International Business Machines Corporation | Method and apparatus for intraprocess locking of a shared resource in a computer system |
-
1992
- 1992-09-25 JP JP4256330A patent/JPH06110846A/ja active Pending
-
1996
- 1996-03-19 US US08/618,405 patent/US5615374A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5615374A (en) | 1997-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498281B (en) | Interface system and method for asynchronously updating a shared resource | |
| US6668291B1 (en) | Non-blocking concurrent queues with direct node access by threads | |
| US4509119A (en) | Method for managing a buffer pool referenced by batch and interactive processes | |
| US5287521A (en) | Method and apparatus for releasing and obtaining shared and exclusive locks | |
| US6412034B1 (en) | Transaction-based locking approach | |
| EP0682312A2 (en) | Hardware implemented locking mechanism for parallel/distributed computer system | |
| US5987550A (en) | Lock mechanism for shared resources in a data processing system | |
| US6189007B1 (en) | Method and apparatus for conducting a high performance locking facility in a loosely coupled environment | |
| EP0965919A2 (en) | A probabilistic queue lock | |
| US7100161B2 (en) | Method and apparatus for resource access synchronization | |
| JPH07191944A (ja) | 多重プロセッサによる多数の資源への命令におけるデッドロックを防止するためのシステムおよび方法 | |
| US6862595B1 (en) | Method and apparatus for implementing a shared message queue using a list structure | |
| JPH03222057A (ja) | データ処理ネットワークにおいて逐次化手段の試験のため命令流の実行を同期させる方法 | |
| US20060070072A1 (en) | Information processing apparatus, memory area management method, and computer program | |
| JPH06110846A (ja) | 排他制御方式 | |
| US6185650B1 (en) | High performance locking facility | |
| US6836887B1 (en) | Recyclable locking for multi-threaded computing environments | |
| US6253274B1 (en) | Apparatus for a high performance locking facility | |
| US6662364B1 (en) | System and method for reducing synchronization overhead in multithreaded code | |
| US11500693B2 (en) | Distributed system for distributed lock management and method for operating the same | |
| US6088757A (en) | Computer program means and device for conducting high performance locking facility in a loosely coupled environment | |
| EP2256627B1 (en) | Queuing for locks on data | |
| US8341368B2 (en) | Automatic reallocation of structured external storage structures | |
| US6393533B1 (en) | Method and device for controlling access to memory | |
| US5983015A (en) | Latch-free sequence generation for high concurrency systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |