JPH0592819U - DC stabilization circuit - Google Patents
DC stabilization circuitInfo
- Publication number
- JPH0592819U JPH0592819U JP2837992U JP2837992U JPH0592819U JP H0592819 U JPH0592819 U JP H0592819U JP 2837992 U JP2837992 U JP 2837992U JP 2837992 U JP2837992 U JP 2837992U JP H0592819 U JPH0592819 U JP H0592819U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output transistor
- output
- overcurrent
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 異常検知回路を備えた直流安定化回路におい
て、瞬時的な異常に対しては応答しない安定した出力電
圧の直流安定化回路を実現する。
【構成】 異常発生時に出力トランジスタ１３を遮断す
る異常検知回路４０は、異常検出部１４と、その後段に
接続される、異常状態の継続時間を検出する時間検出用
カウンタ１６と異常状態及び正常状態間の変動回数を検
出する変動検出用カウンタ１７と、両カウンタ１６，１
７の検出状態に応じて出力トランジスタ１３を制御する
出力トランジスタ制御部４１とを有してなることを特徴
とする。
(57) [Abstract] [Purpose] To realize a DC stabilizing circuit with a stable output voltage that does not respond to a momentary abnormality in a DC stabilizing circuit equipped with an abnormality detecting circuit. An abnormality detection circuit 40 that shuts off the output transistor 13 when an abnormality occurs includes an abnormality detection unit 14 and a time detection counter 16 connected to the subsequent stage for detecting the duration of the abnormal state and an abnormal state and a normal state. Fluctuation detection counter 17 for detecting the number of fluctuations between the two, and both counters 16 and 1
The output transistor control unit 41 controls the output transistor 13 according to the detection state of No. 7.
Description
【０００１】[0001]
本考案は、過電流破壊から保護する過電流検出回路等の異常検知回路を備えた 直流安定化回路に関する。 The present invention relates to a DC stabilizing circuit having an abnormality detection circuit such as an overcurrent detection circuit that protects against overcurrent breakdown.
【０００２】[0002]
従来の技術について図４及び図５を参照して説明する。図４は従来例による直 流安定化回路の回路図、図５は図４の回路図の各部の信号波形図である。 A conventional technique will be described with reference to FIGS. 4 and 5. FIG. 4 is a circuit diagram of a direct current stabilizing circuit according to a conventional example, and FIG. 5 is a signal waveform diagram of each part of the circuit diagram of FIG.
【０００３】 図４中、１は直流安定化素子であるチョッパ型直流安定化素子であり、コイル ２、抵抗３，４、ダイオード５、コンデンサ６により降圧型の回路構成となって いる。７は負荷である。In FIG. 4, reference numeral 1 denotes a chopper-type DC stabilizing element which is a DC stabilizing element, and has a step-down circuit configuration including a coil 2, resistors 3 and 4, a diode 5 and a capacitor 6. 7 is a load.
【０００４】 以上の構成において、出力電圧Ｖ0を抵抗３，４により分圧した電圧と基準電 圧８とを誤差増幅器９により誤差増幅し、そして三角波発信器１０とコンパレー タ１１によりパルス幅変調し、その変調された信号により論理素子１２を介して 出力トランジスタ１３を制御する。出力トランジスタ１３がＯＮの時はＶINから 出力トランジスタ１３コイル２へと電流が流れ、コイル２にエネルギーを蓄える と共に負荷７に電流を供給する。一方、出力トランジスタ１３がＯＦＦの時は、 コイル２に蓄えてあったエネルギーをダイオード５を介して放出し出力電圧Ｖ0 を一定に保つ。In the above structure, the voltage obtained by dividing the output voltage V 0 by the resistors 3 and 4 and the reference voltage 8 are error-amplified by the error amplifier 9, and the pulse width modulation is performed by the triangular wave oscillator 10 and the comparator 11. Then, the output signal 13 is controlled via the logic element 12 by the modulated signal. When the output transistor 13 is ON, a current flows from V IN to the output transistor 13 coil 2 to store energy in the coil 2 and supply current to the load 7. On the other hand, when the output transistor 13 is OFF, the energy stored in the coil 2 is released through the diode 5 to keep the output voltage V 0 constant.
【０００５】 そして、過電流を検出していない場合、過電流検出回路１４はＬＯＷ（以下、 単に“Ｌ”と記す）出力となっているが、過電流は検出するとＨＩＧＨ（以下、 単に“Ｈ”と記す）出力となり出力トランジスタ１３をＯＦＦ状態に保ち出力電 圧Ｖ0を遮断し保護する。そして、リセット端子１５よりリセット入力すると電 流検出回路１４出力が再び“Ｌ”となり出力トランジスタ１３をパルス幅変調に より制御して出力電圧Ｖ0を発生する。When the overcurrent is not detected, the overcurrent detection circuit 14 outputs LOW (hereinafter, simply referred to as “L”), but when the overcurrent is detected, HIGH (hereinafter, simply referred to as “H”) is detected. The output transistor 13 is turned off and the output voltage V 0 is cut off for protection. When a reset signal is input from the reset terminal 15, the output of the current detection circuit 14 becomes "L" again and the output transistor 13 is controlled by pulse width modulation to generate the output voltage V 0 .
【０００６】 図５（ａ）乃至（ｅ）は上記回路の各部波形図であり、（ａ）は誤差増幅器９ 及び三角波発振器１０の出力信号を、また（ｂ）乃至（ｅ）はそれぞれ、コンパ レータ１１の出力信号、過電流検出回路１４の出力信号、リセット端子１５に入 力されるリセット信号、出力トランジスタ１３の出力信号を示している。FIGS. 5A to 5E are waveform diagrams of each part of the above circuit. FIG. 5A shows the output signals of the error amplifier 9 and the triangular wave oscillator 10, and FIGS. The output signal of the converter 11, the output signal of the overcurrent detection circuit 14, the reset signal input to the reset terminal 15, and the output signal of the output transistor 13 are shown.
【０００７】 ここでは、過電流検出回路１４による過電流検出時の出力トランジスタ１３の 遮断及びリセット信号の入力による出力トランジスタ１３の復帰状態を示してい る。[0007] Here, the recovery state of the output transistor 13 by shutting off the output transistor 13 and inputting a reset signal when the overcurrent detection circuit 14 detects an overcurrent is shown.
【０００８】[0008]
ところが、前記の従来技術の回路では過電流を検出すると直ちに出力トランジ スタ１３をＯＦＦ状態にし保護する為、例えば負荷７の起動時等に瞬時的に流れ る過電流を検出した場合でも、出力トランジスタ１３を遮断してしまう場合があ り、出力電圧Ｖ0が安定的に出力されないという問題点があった。However, in the above-mentioned conventional circuit, since the output transistor 13 is turned off and protected immediately after detecting an overcurrent, even if an instantaneous overcurrent is detected at the time of starting the load 7, for example, the output transistor There is a problem in that the output voltage V 0 is not stably output because the output voltage V 0 may be cut off.
【０００９】 そこで本考案の目的は、異常検知回路を備えた直流安定化回路において、瞬時 的な異常、例えば負荷起動時の瞬時的な過電流等は検出せず出力電圧の安定した 直流安定化回路を実現することにある。Therefore, an object of the present invention is to stabilize a direct current of an output voltage in a direct current stabilization circuit including an abnormality detection circuit without detecting an instantaneous abnormality, for example, an instantaneous overcurrent at load startup. It is to realize the circuit.
【００１０】[0010]
前記目的を達成するために本考案は、入出力間に接続された出力トランジスタ と、異常状態を検知して前記出力トランジスタを遮断する異常検知回路とを備え てなる直流安定化回路において、前記異常検知回路は、異常検出部と、該異常検 出部の後段に接続され、異常状態の継続時間を検出する時間検出用カウンタと異 常状態及び正常状態間の変動回数を検出する変動検出用カウンタと、前記両カウ ンタの検出状態に応じて前記出力トランジスタを制御する出力トランジスタ制御 部と、を有してなることを特徴とする。 In order to achieve the above-mentioned object, the present invention provides a direct current stabilization circuit comprising an output transistor connected between an input and an output, and an abnormality detection circuit for detecting an abnormal state and shutting off the output transistor. The detection circuit is connected to an anomaly detection section and a subsequent stage of the anomaly detection section, and a time detection counter for detecting the duration of an abnormal state and a fluctuation detection counter for detecting the number of variations between the abnormal state and the normal state. And an output transistor control unit that controls the output transistor according to the detection states of the both counters.
【００１１】[0011]
本考案による直流安定化回路は、前述のように異常検出部の後段に接続され、 異常状態の継続時間を検出する時間検出用カウンタを有し、異常状態の継続時間 が一定時間以下の時はその異常状態をノイズとしているので、例えば負荷の起動 時等に瞬時的に流れる過電流に対しても出力トランジスタが遮断されるというこ とは無く、安定した出力電圧が得られる。 As described above, the DC stabilizing circuit according to the present invention is connected to the subsequent stage of the abnormality detecting unit and has a time detection counter for detecting the duration of the abnormal state. Since the abnormal state is noise, the output transistor is not interrupted even when an overcurrent instantaneously flows when the load is started, and a stable output voltage can be obtained.
【００１２】 また、異常検出部の後段には、前記時間検出用カウンタの他に異常状態及び正 常状態間の変動回数を検出する変動検出用カウンタを設けており、ノイズとして みなされる瞬時的な異常状態でもある回数以上発生した場合には異常ありとして 出力トランジスタを遮断する。In addition to the time detection counter, a fluctuation detection counter that detects the number of fluctuations between the abnormal state and the normal state is provided in the subsequent stage of the abnormality detection unit, and it is possible to detect an instantaneous noise that is considered as noise. If an abnormal condition occurs more than a certain number of times, it is judged as abnormal and the output transistor is shut off.
【００１３】 従って、出力電圧が安定しており、且つ異常状態発生時には確実に出力トラン ジスタを遮断できる高信頼性の直流安定化回路を実現できる。Therefore, it is possible to realize a highly reliable DC stabilizing circuit in which the output voltage is stable and the output transistor can be reliably cut off when an abnormal state occurs.
【００１４】[0014]
本考案の一実施例について図１及び図２を参照して説明する。図１は本実施例 による直流安定化回路の回路図、図２は図１の回路図の各部の信号波形図である 。 An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram of a DC stabilizing circuit according to this embodiment, and FIG. 2 is a signal waveform diagram of each part of the circuit diagram of FIG.
【００１５】 ここでは、図４及び図５に示す従来例と異なる点についてのみ説明する。なお 、従来例と同一機能部分には同一記号を付している。Here, only points different from the conventional example shown in FIGS. 4 and 5 will be described. The same symbols are given to the same functional parts as the conventional example.
【００１６】 本実施例による直流安定化回路は、図１に示すように異常検知回路４０と出力 トランジスタ制御部４１とを有している。この異常検知回路４０において、過電 流検出回路１４の後段に時間検出用カウンタ１６及び変動検出用カウンタ１７を 設けている。The DC stabilizing circuit according to this embodiment has an abnormality detecting circuit 40 and an output transistor control section 41 as shown in FIG. In this abnormality detection circuit 40, a time detection counter 16 and a fluctuation detection counter 17 are provided after the overcurrent detection circuit 14.
【００１７】 ここで、時間検出用カウンタ１６は、発信器１０の周期をカウントの単位とし て、過電流状態がどれくらいの間継続しているかを検出するものであり、変動検 出用カウンタ１７は、正常な状態から過電流状態へ変わった回数及び過電流状態 から正常な状態へ戻った回数の総数をカウントし、変動状態がどれくらいの頻度 で発生しているかを検出するものである。Here, the time detection counter 16 detects how long the overcurrent state continues by using the cycle of the oscillator 10 as a unit of counting, and the fluctuation detection counter 17 The total number of times that the normal state is changed to the overcurrent state and the number of times when the overcurrent state is returned to the normal state is counted to detect how often the fluctuating state occurs.
【００１８】 両カウンタはいずれも過電流検出回路１４の出力が“Ｈ”の時（過電流検出時 ）にカウント動作を行ない、また、予めそれぞれのカウント数が設定されており カウント数に達すると“Ｈ”出力を出すものである。Both counters perform a counting operation when the output of the overcurrent detection circuit 14 is “H” (when an overcurrent is detected), and when the respective count numbers are set in advance, the count numbers are reached. It outputs "H".
【００１９】 そして、上記両カウンタの出力は出力トランジスタ制御回路４１の論理素子（ ＯＲ素子）１８を介して論理素子１２へ入力されている。The outputs of both counters are input to the logic element 12 via the logic element (OR element) 18 of the output transistor control circuit 41.
【００２０】 以上の様な構成において、過電流検出回路１４が過電流を検出していない場合 は“Ｌ”出力を出すため、時間検出用カウンタ１６及び変動検出力カウンタ１７ はカウント動作を行なわず両カウンタの出力は“Ｌ”であり、論理素子１８の出 力も“Ｌ”である。従って、論理素子１２への入力は反転されて“Ｈ”となり、 出力トランジスタ１３は通常動作を行なう。In the above configuration, when the overcurrent detection circuit 14 does not detect the overcurrent, the time detection counter 16 and the fluctuation detection force counter 17 do not perform the counting operation because they output “L”. The outputs of both counters are "L", and the output of the logic element 18 is also "L". Therefore, the input to the logic element 12 is inverted to "H", and the output transistor 13 operates normally.
【００２１】 また、過電流検出回路１４が過電流を検出した場合、その過電流状態が非常に 短い時は、時間検出用カウンタ１６のカウント数が設定値に満たないため時間検 出用カウンタ１６は“Ｈ”出力を出さない。つまり、ノイズとして除去されトラ ンジスタ１３は通常動作を続ける。Further, when the overcurrent detection circuit 14 detects an overcurrent, when the overcurrent state is extremely short, the count number of the time detection counter 16 is less than the set value, so the time detection counter 16 Does not output "H". That is, the transistor 13 is removed as noise and continues normal operation.
【００２２】 もし過電流状態が時間検出用カウンタ１６の設定カウント数を超える時間継続 した場合には、異常を検知したとして時間検出用カウンタ１６は“Ｈ”出力を出 し、トランジスタ１３は遮断される。If the overcurrent state continues for a time exceeding the set count number of the time detection counter 16, it is determined that an abnormality is detected, the time detection counter 16 outputs “H”, and the transistor 13 is cut off. It
【００２３】 ところで、ノイズとして除去される程度の短時間の過電流状態でも、繰り返し 発生すると回路に影響を及ぼす恐れがある。これに対し本実施例は、変動検出用 カウンタ１７によって繰り返し発生の回数がカウントされているので、設定値を 超えた時に異常が生じたとして変動検出用カウンタ１７は“Ｈ”出力を出し、ト ランジスタ１３が遮断される。By the way, even in a short-time overcurrent state that is removed as noise, if repeatedly generated, the circuit may be affected. On the other hand, in the present embodiment, the number of repeated occurrences is counted by the fluctuation detecting counter 17, so when the set value is exceeded, an abnormality occurs, and the fluctuation detecting counter 17 outputs "H", The transistor 13 is cut off.
【００２４】 以上のように本実施例によれば、例えば負荷の起動時等に瞬時的に流れる過電 流に対しては出力トランジスタの遮断動作の生じない安定した直流安定化回路を 実現できる。しかも、ある時間以上継続したり、繰り返し発生する過電流状態に 対しては確実に出力トランジスタが遮断され高信頼性が得られる。As described above, according to the present embodiment, it is possible to realize a stable DC stabilizing circuit in which the output transistor is not interrupted by an overcurrent that instantaneously flows when the load is started, for example. In addition, the output transistor is reliably cut off for a certain period of time or repeated overcurrent conditions, and high reliability is obtained.
【００２５】 図２（ａ）乃至（ｇ）は、図１の回路図の各部信号波形を示す図である。図２ （ａ）は誤差増幅器９の出力信号及び三角波発信器１０の出力信号を示す図であ る。図２（ｂ）乃至（ｇ）はそれぞれ、コンパレータ１１の出力信号、過電流検 出回路１４の出力信号、時間検出用カウンタ１６の出力信号、変動検出用カウン タ１７の出力信号、リセット入力端子１５への入力信号、出力トランジスタ１３ の出力信号である。FIGS. 2A to 2G are diagrams showing signal waveforms at various points in the circuit diagram of FIG. FIG. 2A is a diagram showing the output signal of the error amplifier 9 and the output signal of the triangular wave oscillator 10. 2B to 2G show the output signal of the comparator 11, the output signal of the overcurrent detection circuit 14, the output signal of the time detection counter 16, the output signal of the fluctuation detection counter 17, and the reset input terminal, respectively. 15 is an input signal to 15 and an output signal of the output transistor 13.
【００２６】 この場合は、過電流検出回路１４が一定時間以上過電流状態を検知したのを時 間検出用カウンタ１６で検出し、出力トランジスタ１３をオフする状態を示して いる。In this case, the time detection counter 16 detects that the overcurrent detection circuit 14 has detected the overcurrent state for a certain time or more, and the output transistor 13 is turned off.
【００２７】 また、その後リセット入力端子１５へのリセット信号入力によって、過電流検 出回路１４、時間検出用カウンタ１６がオフし、出力トランジスタ１３が復帰す る状態が示されている。Further, after that, when the reset signal is input to the reset input terminal 15, the overcurrent detection circuit 14 and the time detection counter 16 are turned off, and the output transistor 13 is restored.
【００２８】 図３は本考案の他の実施例を示す回路図であり、ドロッパ型直流安定化回路の 例である。FIG. 3 is a circuit diagram showing another embodiment of the present invention, which is an example of a dropper type DC stabilizing circuit.
【００２９】 なお、図１に示す実施例と同一機能部分には同一記号を付している。本実施例 は図３に示すように、異常検知回路４０′及び出力トランジスタ制御回路４１′ を有している。この回路において、出力電圧Ｖ0を抵抗３０，３１に分圧しその 電圧と基準電圧３２とを誤差増幅器３３により誤差増幅し、その電圧に応じた電 流をトランジスタ３４に供給し出力用トランジスタ１３のベース電流を引き込む ものである。通常、過電流検出していない場合は、過電流検出回路１４の出力は “Ｌ”であり時間検出用カウンタ１６、変動検出用カウンタ１７の出力も“Ｌ” でありＮＯＲゲート３５の出力が“Ｈ”となりトランジスタ３６をオン状態にし ている。The same functional parts as those of the embodiment shown in FIG. 1 are designated by the same symbols. As shown in FIG. 3, this embodiment has an abnormality detection circuit 40 'and an output transistor control circuit 41'. In this circuit, the output voltage V 0 is divided into resistors 30 and 31, the voltage and the reference voltage 32 are error-amplified by an error amplifier 33, and a current according to the voltage is supplied to a transistor 34 to output the output transistor 13. It draws the base current. Normally, when the overcurrent is not detected, the output of the overcurrent detection circuit 14 is “L”, the outputs of the time detection counter 16 and the fluctuation detection counter 17 are also “L”, and the output of the NOR gate 35 is “L”. It becomes "H" and the transistor 36 is turned on.
【００３０】 また、過電流検出回路１４が過電流状態を検知し、且つ、図１の実施例の場合 と同様時間検出用カウンタ１６である一定の時間以上あるいは変動検出用カウン タ１７である回数以上の過電流状態−正常状態の繰り返しを検知した場合には、 ＮＯＲゲート３５の出力が“Ｌ”となりトランジスタ３６がオフ、出力トランジ スタ１３がオフとなる。Further, the overcurrent detection circuit 14 detects the overcurrent state, and the time detection counter 16 is equal to or longer than a predetermined time or the fluctuation detection counter 17 as in the case of the embodiment of FIG. When the repetition of the above-mentioned overcurrent state-normal state is detected, the output of the NOR gate 35 becomes "L", the transistor 36 turns off, and the output transistor 13 turns off.
【００３１】 このように本実施例においても、図１の実施例と同様の効果が得られる。As described above, also in this embodiment, the same effect as that of the embodiment of FIG. 1 can be obtained.
【００３２】 なお、図１及び図３の実施例では、回路の異常状態を検出する回路として過電 流検出回路を有する直流安定化回路をとり挙げたが、過電流検出回路の代わりに 異常を検知する回路として例えば過熱検出回路を有するものに対しても本案は適 用できる。In the embodiments of FIGS. 1 and 3, a DC stabilizing circuit having an overcurrent detection circuit is taken as a circuit for detecting an abnormal state of the circuit, but an abnormality is detected instead of the overcurrent detection circuit. The present invention can also be applied to a circuit having an overheat detection circuit as a detection circuit.
【００３３】[0033]
以上説明したように本考案によれば、過電流等の異常を検知する回路を備えた 直流安定化回路において、例えば負荷の起動時の瞬時的な過電流等に対しては出 力トランジスタの遮断動作が生じず安定した出力電圧が得られ、且つある時間以 上継続したり繰り返し発生する過電流に対しては確実に出力トランジスタが遮断 され高信頼性の直流安定化回路を実現できる。 As described above, according to the present invention, in a DC stabilizing circuit equipped with a circuit for detecting an abnormality such as an overcurrent, for example, the output transistor is cut off against an instantaneous overcurrent at the time of starting the load. A stable output voltage can be obtained without operation, and the output transistor is surely cut off against an overcurrent that continues for a certain time or is repeatedly generated, so that a highly reliable DC stabilizing circuit can be realized.
【図１】本考案の一実施例による直流安定化回路の回路
図である。FIG. 1 is a circuit diagram of a DC stabilizing circuit according to an embodiment of the present invention.
【図２】（ａ）乃至（ｇ）は図１の回路の各部信号波形
図である。2A to 2G are signal waveform diagrams of respective portions of the circuit of FIG.
【図３】本考案の他の実施例による直流安定化回路の回
路図である。FIG. 3 is a circuit diagram of a DC stabilizing circuit according to another embodiment of the present invention.
【図４】従来例による直流安定化回路の回路図である。FIG. 4 is a circuit diagram of a DC stabilizing circuit according to a conventional example.
【図５】（ａ）乃至（ｅ）は図４の回路の各部信号波形
図である。5A to 5E are signal waveform diagrams of respective parts of the circuit of FIG.
Claims (1)
と、異常状態を検知して前記出力トランジスタを遮断す
る異常検知回路とを備えてなる直流安定化回路におい
て、 前記異常検知回路は、異常検出部と、 該異常検出部の後段に接続され、異常状態の継続時間を
検出する時間検出用カウンタと異常状態及び正常状態間
の変動回数を検出する変動検出用カウンタと、 前記両カウンタの検出状態に応じて前記出力トランジス
タを制御する出力トランジスタ制御部とを有してなるこ
とを特徴とする直流安定化回路。1. A direct current stabilization circuit comprising an output transistor connected between input and output and an abnormality detection circuit for detecting an abnormal state and shutting off the output transistor, wherein the abnormality detection circuit is an abnormality detection circuit. Section, a time detection counter connected to the latter stage of the abnormality detection section for detecting the duration of the abnormal state, a variation detection counter for detecting the number of variations between the abnormal state and the normal state, and detection states of the both counters. A DC stabilizing circuit comprising: an output transistor control unit that controls the output transistor according to the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2837992U JPH0592819U (en) | 1992-04-28 | 1992-04-28 | DC stabilization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2837992U JPH0592819U (en) | 1992-04-28 | 1992-04-28 | DC stabilization circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0592819U true JPH0592819U (en) | 1993-12-17 |
Family
ID=12247012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2837992U Pending JPH0592819U (en) | 1992-04-28 | 1992-04-28 | DC stabilization circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0592819U (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004095156A1 (en) * | 2003-04-18 | 2004-11-04 | Fujitsu Limited | Constant voltage power supply circuit |
| CN100372209C (en) * | 2002-06-14 | 2008-02-27 | 惠普开发有限公司 | Method for making operation of load in spare mode eg. peak-reduced power mode |
| WO2008053850A1 (en) * | 2006-10-31 | 2008-05-08 | Rohm Co., Ltd. | Power supply control circuit |
| JP2013070506A (en) * | 2011-09-22 | 2013-04-18 | Nec Access Technica Ltd | Power switch protection circuit and on-vehicle apparatus |
| JP2014115690A (en) * | 2012-12-06 | 2014-06-26 | Mitsumi Electric Co Ltd | Regulator circuit |
| JP2015104305A (en) * | 2013-11-28 | 2015-06-04 | 株式会社デンソー | Switching power-supply device and electronic control device |
| JP2016092955A (en) * | 2014-11-04 | 2016-05-23 | ローム株式会社 | Switching converter, control circuit therefor, control method, illumination device employing the same, and electronic apparatus |
-
1992
- 1992-04-28 JP JP2837992U patent/JPH0592819U/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372209C (en) * | 2002-06-14 | 2008-02-27 | 惠普开发有限公司 | Method for making operation of load in spare mode eg. peak-reduced power mode |
| WO2004095156A1 (en) * | 2003-04-18 | 2004-11-04 | Fujitsu Limited | Constant voltage power supply circuit |
| WO2008053850A1 (en) * | 2006-10-31 | 2008-05-08 | Rohm Co., Ltd. | Power supply control circuit |
| US8093876B2 (en) | 2006-10-31 | 2012-01-10 | Rohm Co., Ltd. | Power control circuit to prevent a malfunction of a protection circuit |
| JP2013070506A (en) * | 2011-09-22 | 2013-04-18 | Nec Access Technica Ltd | Power switch protection circuit and on-vehicle apparatus |
| JP2014115690A (en) * | 2012-12-06 | 2014-06-26 | Mitsumi Electric Co Ltd | Regulator circuit |
| JP2015104305A (en) * | 2013-11-28 | 2015-06-04 | 株式会社デンソー | Switching power-supply device and electronic control device |
| US9531268B2 (en) | 2013-11-28 | 2016-12-27 | Denso Corporation | Switching power supply and electronic control unit |
| JP2016092955A (en) * | 2014-11-04 | 2016-05-23 | ローム株式会社 | Switching converter, control circuit therefor, control method, illumination device employing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3694726B2 (en) | Primary side controller of stabilized power converter | |
| KR970031201A (en) | An active power factor correction IC with 5 pins | |
| US7468607B2 (en) | Electric amplifier and method for the control thereof | |
| JPH0592819U (en) | DC stabilization circuit | |
| US7408318B2 (en) | Motor drive unit | |
| JP5604351B2 (en) | Field equipment | |
| JP2501909B2 (en) | Switching power supply protection circuit | |
| JP3763771B2 (en) | DC-DC converter and abnormality detection method for DC-DC converter | |
| US6320339B1 (en) | Control device for controlling current passing through a motor | |
| JP2001136734A (en) | Overcurrent protective circuit | |
| US20040228054A1 (en) | Fault detecting circuit | |
| JP2857442B2 (en) | Power supply low voltage detector | |
| JPH0742197Y2 (en) | Load drive device with protection function | |
| JPH0779562A (en) | Dc/dc converter | |
| JPS5838415Y2 (en) | switching regulator | |
| JPH0729705Y2 (en) | Abnormal voltage protection device | |
| JP2722875B2 (en) | Battery over-discharge prevention circuit | |
| JPH06113526A (en) | Overcurrent limiting circuit | |
| JPH0745839Y2 (en) | Two-wire signal processing circuit | |
| JPH0746901B2 (en) | Low voltage detection circuit | |
| JPH02131322A (en) | Overcurrent protective circuit | |
| JPH037016A (en) | Load driving gear | |
| KR940008013Y1 (en) | Safty apparatus to open circuit for high frequency induction heating oven | |
| JPH0974343A (en) | Current limiter circuit | |
| JPH0946200A (en) | Overload protection system |