JPH058901B2 - - Google Patents
Info
- Publication number
- JPH058901B2 JPH058901B2 JP61022886A JP2288686A JPH058901B2 JP H058901 B2 JPH058901 B2 JP H058901B2 JP 61022886 A JP61022886 A JP 61022886A JP 2288686 A JP2288686 A JP 2288686A JP H058901 B2 JPH058901 B2 JP H058901B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- control
- section
- line
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims description 112
- 230000015654 memory Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔概要〕
通信制御の下位制御層の処理を行う回線対応部
及び上位制御層の処理を行う通信共通制御を
CPUと一本の共通バスで相互接続する。これに
より、通信制御装置の実装をハードウエア的に無
駄なく行うことが出来ると共に回線数及び負荷の
増減に対し柔軟性を持たせることが出来、更に
CPUの負担を大幅に軽減することが可能となる。[Detailed Description of the Invention] [Summary] A communication common control unit that performs processing on the lower control layer of communication control and a line support section that performs processing on the upper control layer.
It is interconnected with the CPU through a single common bus. This makes it possible to implement the communication control device without waste in terms of hardware, and also allows for flexibility in dealing with increases and decreases in the number of lines and load.
This makes it possible to significantly reduce the load on the CPU.
本発明は、中央処理装置（以下、CPUという）
と接続される通信制御装置、特に、回線の増減、
回線速度の変更等に対してハード的にもソフト的
にも柔軟に対応出来、CPUの負荷を軽減出来る
様に改良された通信制御装置に関する。
The present invention is a central processing unit (hereinafter referred to as CPU)
Communication control equipment connected to the
This invention relates to a communication control device that has been improved to be able to respond flexibly to changes in line speed, etc., both in terms of hardware and software, and to reduce the load on the CPU.
一般に汎用計算機の通信制御は、第５図に示す
様に、アプリケーシヨンソフト（APL）からネ
ツトワーク制御層（NA層）、パケツト制御層、
データリンク制御層（DLC層）及びバイトハン
ドリング層（BH層）といつた階層構造のプログ
ラムにより処理が行われている。
In general, communication control for general-purpose computers is performed from application software (APL) to network control layer (NA layer), packet control layer, and so on, as shown in Figure 5.
Processing is performed by a program with a hierarchical structure including a data link control layer (DLC layer) and a byte handling layer (BH layer).
ネツトワーク制御層では、トランスミツシヨン
ヘツダ及びリクエスト／レスポンスヘツダによる
メツセージのルーテイング制御、ブロツキング及
びセグメンテイング制御、シーケンス番号制御、
並びにセツシヨンレベルのフロー制御、応答制
御、チエイニング制御等の処理が行われる。 The network control layer controls message routing using transmission headers and request/response headers, blocking and segmenting control, sequence number control,
Processing such as session level flow control, response control, and chaining control is also performed.
パケツト制御層では、パケツト網に対する接
続、切断制御等の処理が行われる。パケツト伝送
を行わないときは、このパケツト制御層は必要で
ない。 In the packet control layer, processes such as connection and disconnection control to the packet network are performed. This packet control layer is not necessary when packet transmission is not performed.
データリンク制御層では、フロー制御、送受信
制御、エラーリカバリ等の処理が行われる。 In the data link control layer, processes such as flow control, transmission/reception control, and error recovery are performed.
バイトハンドリング層では、同期制御、直並列
変換、モデム信号の制御等の処理が行われる。 In the byte handling layer, processes such as synchronization control, serial/parallel conversion, and modem signal control are performed.
この様な通信制御の機能をCPUと通信制御装
置で分担する場合、従来は、第６図に示す様に、
通信制御装置はバイトハンドリング層の処理のみ
を行ない、データリンク制御層以上の各上位階層
の処理はCPU側で行つていた。 When sharing such communication control functions between the CPU and the communication control device, conventionally, as shown in Figure 6,
The communication control device only processed the byte handling layer, and the processing of each higher layer above the data link control layer was performed on the CPU side.
従来の通信制御装置は、第７図に３００で示す
様に、内部に複数の回線対応部（３１０1，３１
０2等）及びこれらの回線対応部に一本の内部バ
ス３２０を介して接続される共通制御部３３０を
備えている。 A conventional communication control device has a plurality of line support units (310 1 , 31
0 2 etc.) and a common control section 330 connected to these line corresponding sections via one internal bus 320.
各回線対応部は、データの直並列変換回路、モ
デム信号制御回路等の受動回路（図示せず）を備
え、又、共通制御部３３０は、プロセツサ３３
１、メモリ３３２を備え、これらによりバイトハ
ンドリング層の処理を行う。共通制御部３３０
は、CPU３５０の外部バス３６０を介してCPU
３５０に接続されている。 Each line corresponding section includes passive circuits (not shown) such as a data serial/parallel conversion circuit and a modem signal control circuit, and the common control section 330 includes a processor 33
1. A memory 332 is provided, and byte handling layer processing is performed using these. Common control unit 330
is connected to the CPU via the external bus 360 of the CPU 350.
350.
回線数が増加し、１個の共通制御部で処理が困
難となつた場合や速度の異なる回線数を増加する
場合は、第７図に示す様に、複数の通信制御部が
CPUの外部バス３６０に並列に接続される形で、
共通制御部を外部バス３６０に接続し、更に内部
バスを介してその共通制御部に各回線対応部を接
続することにより、回線数の増加を行つていた。 If the number of lines increases and it becomes difficult to process with one common control unit, or if you increase the number of lines with different speeds, multiple communication control units may be used as shown in Figure 7.
connected in parallel to the external bus 360 of the CPU,
The number of lines has been increased by connecting the common control section to the external bus 360 and further connecting each line corresponding section to the common control section via the internal bus.
従来、通信制御装置を増設する場合は、前述の
様に、CPUの外部バス３６０に並列に共通制御
部を接続し、更に内部バスを介してその共通制御
部に各回線対応部を接続していたが、これら
CPU３５０及び通信制御装置３００は、第８図
に示す方式で実装されていた。
Conventionally, when adding a communication control device, a common control section was connected in parallel to the external bus 360 of the CPU, and each line corresponding section was further connected to the common control section via the internal bus. However, these
The CPU 350 and the communication control device 300 were implemented in the manner shown in FIG.
第８図において、４１０はCPU３５０が実装
されるCPU実装部、４２０は共通制御部３３０
が実装される共通制御部実装部、４３０は各回線
対応部３１０が実装される回線対応部実装部、４
４０はCPUと共通制御部を接続する外部バス
（第７図の外部バス３６０に当る）、４５０は共通
制御部と各回線対応部を接続する内部バス（第７
図の内部バス３２０に当る）である。 In FIG. 8, 410 is a CPU mounting section where the CPU 350 is mounted, and 420 is a common control section 330.
430 is a common control unit mounting unit in which each line corresponding unit 310 is mounted;
40 is an external bus (corresponding to the external bus 360 in FIG. 7) that connects the CPU and the common control section, and 450 is an internal bus (the 7th bus) that connects the common control section and each line corresponding section.
(corresponds to the internal bus 320 in the figure).
この構成で、新たに共通制御部及びそれに共通
制御される各回線対応部を増設する場合は、第８
図に示す様に、新たな共通制御部実装部４２０′
及び回線対応部実装部４３０′を増設し、CPUと
増設された共通制御部間は外部バス４４０′で接
続され、増設された共通制御部と各回線対応部間
は内部バス４５０′で接続される。 In this configuration, when adding a new common control unit and each line corresponding unit that is commonly controlled by it, the 8th
As shown in the figure, a new common control section mounting section 420'
and a line corresponding section mounting section 430' are added, the CPU and the added common control section are connected by an external bus 440', and the added common control section and each line corresponding section are connected by an internal bus 450'. Ru.
この場合、回線対応部実装部４３０に空きが存
在していても、外部バス４４０と内部バス４５０
のインタフエースが必ずしも一致していない為、
回線対応部実装部４３０の空き部分に増設される
共通制御部や回線対応部を収納することは出来な
い。 In this case, even if there is a vacant space in the line support section mounting section 430, the external bus 440 and the internal bus 450
Because the interfaces of
It is not possible to accommodate a common control section or a line correspondence section that is added to the vacant part of the line correspondence section mounting section 430.
この様に、従来の通信制御装置では、CPUと
通信制御装置の共通制御部間を一本の外部バスで
接続し、共通制御部と回線対応部間を一本の内部
バスで接続していた為、新たに共通制御部及びそ
の回線対応部を増設する場合は、従来の回線対応
部実装部に空き部分があつても新たに共通制御部
及びその回線対応部に対する実装部を新たに増設
しなければならなくなり、従来の回線対応部実装
部と新たに増設された回線対応部実装部の両者に
空き部分が生じ、実装部やスペースが有効に利用
されないという問題があつた。 In this way, in conventional communication control devices, the CPU and the common control section of the communication control device were connected by one external bus, and the common control section and the line support section were connected by one internal bus. Therefore, when adding a new common control section and its line correspondence section, a new mounting section for the common control section and its line correspondence section must be added even if there is a vacant space in the conventional line correspondence section mounting section. This created a problem in that both the conventional line handling unit mounting unit and the newly added line handling unit mounting unit had vacant parts, and the mounting unit and space were not used effectively.
又、最近の様にオンライン処理の比重が高くな
るにつれ、それまでCPUで行つていてもそれ程
負荷とはならなかつたデータリンク制御層より上
位層の処理がCPUにとつて負担となりはじめ、
CPUの他の処理への影響が大きくなつてきたが、
この問題は、回線数を増加した場合に更に顕著と
なるという問題があつた。 In addition, as the weight of online processing has increased recently, processing in layers higher than the data link control layer, which previously did not impose much of a burden on the CPU, has begun to place a burden on the CPU.
The influence of the CPU on other processes has become greater,
This problem becomes even more pronounced when the number of lines is increased.
本発明は、実装部やスペースに無駄を生じるこ
となく通信制御装置の通信共通制御や回線対応部
の増設が可能であり、回線数の増加や回線速度の
変更に対して柔軟に対応することが出来、更に、
CPUの通信制御時の負荷を軽減させ、回線数が
増大してもCPUの負荷が重くならない様に改良
した通信制御装置を提供することを目的とする。 The present invention enables communication common control of a communication control device and expansion of line support units without wasting mounting units or space, and can flexibly respond to increases in the number of lines and changes in line speed. Done, furthermore,
The purpose of the present invention is to provide an improved communication control device that reduces the load on a CPU during communication control and prevents the load on the CPU from becoming heavy even when the number of lines increases.
従来の通信制御装置における前述の問題点を解
決する為に本発明が講じた手段を、第１図を参照
して説明する。
The means taken by the present invention to solve the above-mentioned problems in conventional communication control devices will be explained with reference to FIG.
第１図は、本発明の基本構成をブロツク図で示
したものである。 FIG. 1 is a block diagram showing the basic configuration of the present invention.
第１図において、１００は本発明に係る通信制
御装置であり、１５０はCPUである。 In FIG. 1, 100 is a communication control device according to the present invention, and 150 is a CPU.
通信制御装置１００において、１１０は回線対
応部で、マイクロプロセツサ（μP）、メモリ
（MEM）および回線接続制御部（LC）を共通バ
スで接続し、前記メモリ内に格納されている通信
制御の下位制御層を実行するプログラムにより、
１または複数の通信回線を制御する。 In the communication control device 100, 110 is a line support unit that connects a microprocessor (μP), memory (MEM), and line connection control unit (LC) via a common bus, and uses the communication control unit stored in the memory. The program running the lower control layer
Control one or more communication lines.
１２０は通信共通制御部で、マイクロプロセツ
サ（μP）およびメモリ（MEM）を共通バスで接
続し、前記メモリ内に格納されている通信制御の
上位制御層を実行するプログラムにより、１また
は複数の、前記回線対応部１１０から送られてく
る通信データ、または回線対応部へ送る通信デー
タの上位層を制御する。 Reference numeral 120 denotes a communication common control unit, which connects a microprocessor (μP) and memory (MEM) via a common bus, and controls one or more communication control layers by a program that executes an upper control layer of communication control stored in the memory. , controls the upper layer of communication data sent from the line handling unit 110 or communication data sent to the line handling unit.
１３０は共通バスで、回線対応部１１０、通信
共通制御部１２０及びCPU１５０間の相互接続
が行われる。 Reference numeral 130 denotes a common bus, which interconnects the line correspondence section 110, the communication common control section 120, and the CPU 150.
通信制御部を増設するときは、増設される通信
共通制御部及びその回線対応部は、前述の通信共
通制御部１２０及び回線対応部１１０の場合と同
様に、共通バス１３０に共通に接続される。 When adding a communication control unit, the added communication common control unit and its line support unit are commonly connected to the common bus 130, as in the case of the communication common control unit 120 and line support unit 110 described above. .
その場合、前記回線対応部１１０と前記通信共
通制御部１２０との少なくとも一方を新たに前記
共通バス１３０に対して実装したときに、前記回
線対応部１１０と前記通信共通制御部１２０との
論理的な割付けを変更するように構成される。 In that case, when at least one of the line support unit 110 and the communication common control unit 120 is newly installed on the common bus 130, the logical connection between the line support unit 110 and the communication common control unit 120 is configured to change the allocation.
CPU１５０、通信共通制御部１２０及び回線
対応部１１０は、第５図に示した通信制御時の各
制御階層の処理を適宜分担し、回線対応部１１０
は下位制御層の処理を行い、通信共通制御部１２
０はそれよりも上位制御層の処理を行い、CPU
１５０は最上位の制御を行う。
The CPU 150, the communication common control unit 120, and the line handling unit 110 appropriately share the processing of each control layer during communication control shown in FIG.
performs lower control layer processing, and the communication common control unit 12
0 performs processing in the upper control layer, and the CPU
150 performs the highest level control.
本発明の通信制御装置の回線対応部１１０が行
う下位層の制御には、従来の通信制御装置の行つ
ていたバイトハンドリング層のみならず、その上
位のデータリンク層の処理を行わせることが出来
る。これは、回線対応部１１０に独自のプログラ
ムとメモリ（図示せず）を設けることにより実行
可能である。 The lower layer control performed by the line support unit 110 of the communication control device of the present invention includes not only the byte handling layer performed by the conventional communication control device, but also the processing of the data link layer above it. I can do it. This can be done by providing the line support section 110 with its own program and memory (not shown).
その場合、通信共通制御部１２０に、従来
CPUが行つていたネツトワーク制御層に至るま
での処理を実行させることが出来る。これらの処
理は、通信共通制御部１２０内に独自のプロセツ
サとメモリを設けることにより実行可能である。 In that case, the communication common control unit 120
It is possible to perform processing up to the network control layer that was previously performed by the CPU. These processes can be executed by providing a unique processor and memory within the communication common control unit 120.
これにより、CPUがそれまで行つていた通信
制御時の各処理が大幅に軽減され、通信制御装置
の増設を容易に行うことが出来る。 This greatly reduces the amount of communication control processing previously performed by the CPU, making it easy to add more communication control devices.
次に、本発明の通信制御装置の実装方式を第２
図を参照して説明する。第２図は、本発明に係る
通信制御装置の実装方式の説明図である。 Next, the implementation method of the communication control device of the present invention will be described in a second manner.
This will be explained with reference to the figures. FIG. 2 is an explanatory diagram of the implementation method of the communication control device according to the present invention.
第２図において、２１０は回線対応部実装部
で、通信制御装置の回線対応部１１０が実装され
る。２２０は通信共通制御部実装部で、通信制御
装置の通信共通制御部１２０が実装される。２５
０はCPU実装部で、CPU１５０が実装される。
２３０は共通バスで、第１図の共通バス１３０に
対応するCPU、共通制御部及び回線対応部が、
この共通バス２３０を介して相互に接続される。 In FIG. 2, reference numeral 210 denotes a line handling unit mounting unit, on which the line handling unit 110 of the communication control device is mounted. 220 is a communication common control unit mounting unit, in which the communication common control unit 120 of the communication control device is mounted. 25
0 is a CPU mounting section, in which the CPU 150 is mounted.
230 is a common bus, and the CPU, common control unit, and line support unit corresponding to the common bus 130 in FIG.
They are interconnected via this common bus 230.
なお、回線対応部実装部２１０及び通信共通制
御部実装部２２０の区分は固定的なものでなく、
両者の境界及び広さは、自由に調整可能なもので
ある。 Note that the classification of the line support unit mounting unit 210 and the communication common control unit mounting unit 220 is not fixed;
The boundaries and width of both can be adjusted freely.
回線数が少く、１個の通信共通制御部で充分処
理可能である場合は、第２図Ａに示す様に１組の
通信共通制御部及び回線対応部が実装される。 If the number of lines is small and one communication common control section is sufficient for processing, a set of communication common control section and line correspondence section is installed as shown in FIG. 2A.
いま、通信共通制御部及びその回線対応部を増
設する場合、実装部に第２図Ａに示す様な空き部
分があつたとすると、その空き部分を利用して第
２図Ｂに示す様に、新たな通信共通制御部２２
０′及び回線対応部２１０′を増設することが出来
る。 Now, when adding a communication common control unit and its line support unit, if there is an empty space in the mounting unit as shown in Figure 2A, then use that empty area to install the following as shown in Figure 2B. New communication common control unit 22
0' and a line corresponding section 210' can be added.
又、回線速度を変更する場合も、同様にして新
たに増設される通信共通制御部及びその回線対応
部を実装することが出来る。この場合、例えば回
線速度を２倍にして同じ通信容量を実現しようと
する場合は、回線数は半分で済むので、仮に実装
部分に空きが無くても、回線数を半分にしたこと
によつて生じた空き実装部分を利用して、回線速
度を２倍にするために新たに追加された通信共通
制御部を実装することが出来る。 Also, when changing the line speed, a newly added communication common control unit and its line corresponding unit can be installed in the same way. In this case, for example, if you want to double the line speed and achieve the same communication capacity, you will only need half the number of lines, so even if there is no space in the implementation area, by halving the number of lines, The newly added communication common control unit can be installed in order to double the line speed by using the vacant mounting area.
更に、前記回線対応部１１０と前記通信共通制
御部１２０との少なくとも一方を新たに前記共通
バス１３０に対して実装したときに、前記回線対
応部１１０と前記通信共通制御部１２０との論理
的な割付けが変更される。 Furthermore, when at least one of the line support unit 110 and the communication common control unit 120 is newly installed on the common bus 130, the logical relationship between the line support unit 110 and the communication common control unit 120 is Assignment is changed.
すなわち、この割付けはハードウエア的に固定
になつておらず、例えば回線速度や伝送制御手順
の選択によつて動的に変化する負荷等に対して
は、論理的な割付けの変更が行なわれる。 That is, this allocation is not fixed in terms of hardware, and the logical allocation is changed in response to a load that changes dynamically depending on, for example, line speed or transmission control procedure selection.
以上の様にして、ハードウエアやスペース無駄
を生じることなく通信制御装置の増設が可能とな
り、回線の増設や回線速度の変更に対し柔軟に対
応することが出来、更に、CPUの通信制御時の
負荷を軽減させ、回線数が増加されてもCPUの
負荷が重くなるのを阻止することが出来る。 As described above, it is possible to add communication control equipment without wasting hardware or space, and it is possible to flexibly respond to the addition of lines and changes in line speed. It can reduce the load and prevent the load on the CPU from increasing even if the number of lines increases.
本発明の実施例を、第３図を参照して説明す
る。第３図は、本発明の一実施例の構成をブロツ
ク図で示したものである。
An embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention.
(A) 実施例の構成
第３図において、通信制御装置１００、回線対
応部１１０、通信共通制御部１２０、共通バス１
３０及びCPU１５０については、第１図で説明
した通りである。なお、回線対応部１１０は複数
個設置されるので、サフイツクス“１，２，３”
等を付して区別する。又、増設された通信制御装
置及びその内部の通信共通制御部と回線対応部に
は、ダツシユを付して区別する。(A) Configuration of Embodiment In FIG.
30 and CPU 150 are as explained in FIG. In addition, since a plurality of line support units 110 are installed, the safix "1, 2, 3"
etc. to distinguish them. Further, the added communication control device and its internal communication common control section and line support section are distinguished by markings.
共通バス１３０において、１３０Ａは双方向性
のアドレスバスであり、１３０Ｂは双方向性のデ
ータバスである。 In the common bus 130, 130A is a bidirectional address bus, and 130B is a bidirectional data bus.
各回線対応部において、１１１はマイクロプロ
セツサ（μp），１１２はメモリ（MEM），１１３
及び１１４は回線接続制御部（LC）である。各
回線対応部のものを区別する場合には、サフイツ
クス“１，２，３”等が付される。 In each line corresponding section, 111 is a microprocessor (μp), 112 is a memory (MEM), and 113 is a microprocessor (μp).
and 114 are line connection control units (LC). To distinguish between each line corresponding section, suffixes such as "1, 2, 3" are added.
各回線対応部は、その内部に設けられたマイク
ロプロセツサ１１１及びメモリ１１２により、そ
れに接続される各回線に対するデータリンク層及
びバイトハンドリング層の処理を行う。 Each line corresponding section uses a microprocessor 111 and a memory 112 provided therein to perform data link layer and byte handling layer processing for each line connected to it.
各通信共通制御部１２０及び１２０′において、
１２１及び１２１′はマイクロプロセツサであり、
１２２及び１２２′はメモリである。各通信共通
制御部１２０，１２０′は、その内部に設けられ
たマイクロプロセツサ１２１，１２１′及びメモ
リ１２２，１２２′により、ネツトワーク制御層
の処理、及びパケツト網に対して通信を行う場合
は、パケツト制御層の処理を行う。 In each communication common control section 120 and 120',
121 and 121' are microprocessors;
122 and 122' are memories. Each communication common control unit 120, 120' uses a microprocessor 121, 121' and a memory 122, 122' provided therein to process the network control layer and when communicating with the packet network. , performs packet control layer processing.
通信共通制御部は、回線対応部の数により、負
荷に応じて複数枚実装する。第３図の実施例で
は、回線対応部３個（１個４回線で合計12回線）
に対し１個の通信共通制御部を割り当てている。 A plurality of communication common control units are installed depending on the number of line support units and the load. In the example shown in Fig. 3, there are three line support units (one unit has four lines, totaling 12 lines).
One communication common control unit is assigned to each.
この割当てはハードウエア的に固定になつてい
ない。即ち、回線速度や伝送制御手順の選択によ
つて動的に変化する負荷に対し、論理的に割付け
を変えることが出来る。従つて、第３図で、増設
された通信制御装置とその内部の通信共通制御部
及び各回線対応部を１００′，１１０′，１２０′
等で示したのは１つの例示である。 This allocation is not fixed in terms of hardware. In other words, it is possible to logically change the allocation for a load that changes dynamically depending on the selection of line speed and transmission control procedure. Therefore, in FIG. 3, the added communication control device, its internal communication common control section, and each line corresponding section are designated as 100', 110', and 120'.
etc. is one example.
CPU１５０において、１５１はプロセツサ
（PU）、１５２はメモリ（MEM）で、これらに
より各通信制御装置に対する通信制御を行う。 In the CPU 150, 151 is a processor (PU), 152 is a memory (MEM), and these perform communication control for each communication control device.
CPUのアプリケーシヨンから通信の要求が生
じると、その通信を制御する通信共通制御装部
（例えば１２０の方とする）に割込みが行われる。
When a communication request is generated from a CPU application, an interrupt is made to a communication common control unit (for example, 120) that controls the communication.
割込みを受けた通信共通制御部１２０は、
CPU１５０から相手先及びデータを受け取り、
ネツトワーク制御層の処理及びパケツト網に対し
通信を行う場合はパケツト制御層の処理を行う。 The communication common control unit 120 that received the interrupt,
Receive the destination and data from the CPU 150,
Processing of the network control layer and processing of the packet control layer are performed when communicating with the packet network.
ネツトワーク制御層では、前述の様にメツセー
ジのルーテイング制御、ブロツキング及びセグメ
ンテイング制御、シーケンス番号制御、並びにセ
ツシヨンレベルのフロー制御、応答制御、チエイ
ニング制御等が行われる。又、パケツト制御層で
は、パケツト網に対する接続、切断制御等が行わ
れる。 As described above, the network control layer performs message routing control, blocking and segmenting control, sequence number control, session level flow control, response control, chaining control, etc. Furthermore, in the packet control layer, connection and disconnection control to the packet network is performed.
通信共通制御部１２０は、以上の階層の処理を
行うと、対応する回線対応部（例えば１１０1と
する）に割込みを行う。 When the communication common control section 120 performs the above-described hierarchical processing, it interrupts the corresponding line corresponding section (for example, 1101 ).
割込みを受けた回線対応部１１０1は、データ
リンク制御層、バイトハンドリング層の処理を行
う。この時、通信共通制御部１２０のデータは、
必要に応じて回線対応部１１０1へ転送される。
この場合、回線対応部１１０1のプロセツサ１１
１1のメモリ空間１１２1に通信共通制御部１２０
の実メモリが割り付けられているアドレス構造を
持てば、通信共通制御部１２０は、データの転送
に対しそのプロセツサ１２１が関与しなくても良
い様にすることが出来る。この様にすると、割込
み後通信共通制御部１２０は開放されて他の処理
を行うことが出来るので、その処理効率を向上さ
せることが出来る。 The line handling unit 110 1 that received the interrupt performs processing of the data link control layer and byte handling layer. At this time, the data of the communication common control unit 120 is
The information is transferred to the line handling section 1101 as necessary.
In this case, the processor 11 of the line handling section 1101
1 1 memory space 112 1 communication common control unit 120
If the communication common control unit 120 has an address structure in which real memory is allocated, the communication common control unit 120 can eliminate the need for the processor 121 to be involved in data transfer. In this way, the post-interrupt communication common control unit 120 is freed up and can perform other processing, thereby improving its processing efficiency.
データリンク制御層では、前述の様に、フロー
制御、送受信制御、エラーリカバリ等が行われ
る。又、バイトハンドリング層では、同期制御、
直並列変換、モデム信号の制御等が行われる。 In the data link control layer, flow control, transmission/reception control, error recovery, etc. are performed as described above. Also, in the byte handling layer, synchronization control,
Serial/parallel conversion, modem signal control, etc. are performed.
なお、前述の様に１つの通信共振制御部に割り
当てられる回線対応部の数はハードウエア的に固
定的なものでなく、回線速度や伝送制御手順等に
動的に変化する負荷に対しては、論理的に割付け
を変更することが出来る。例えば、回線速度が速
く、データの単位時間当りの処理量が多い場合に
は、通信共通制御部１個に対する回線対応部の個
数を少なくし、逆に回線速度が遅く、データの単
位時間当りの処理量が少ない場合は、通信共通制
御部１個に対する回線対応部の個数を多くする様
にする。これにより、単位時間当りの処理量が増
加しても、通信共通制御部でボトルネツクが生じ
ない様に調整することが出来る。 As mentioned above, the number of line support units assigned to one communication resonance control unit is not fixed in terms of hardware, and may vary depending on the load that dynamically changes due to line speed, transmission control procedure, etc. , the allocation can be changed logically. For example, if the line speed is fast and the amount of data processed per unit time is large, the number of line support units for one communication common control unit should be reduced; If the amount of processing is small, increase the number of line support units for one communication common control unit. Thereby, even if the amount of processing per unit time increases, adjustments can be made so that bottlenecks do not occur in the communication common control section.
以上本発明の一実施例について説明したが、本
発明の各構成は、この実施例の各構成に限定され
るものではない。例えば、回線対応部、通信共通
制御部及びCPUで分担する通信制御時の各制御
層の区分は、回線数の多寡により適宜変化させる
ことが出来る。第４図は、パケツト制御層までの
機能を回線対応部で分担する様にした場合の例を
示したものである。 Although one embodiment of the present invention has been described above, each structure of the present invention is not limited to each structure of this embodiment. For example, the classification of each control layer during communication control shared by the line handling unit, communication common control unit, and CPU can be changed as appropriate depending on the number of lines. FIG. 4 shows an example in which the functions up to the packet control layer are shared by the line support section.
なお、CPU、通信共通制御部及び回線対応部
の実装方式は、第２図で説明した通りである。 Note that the implementation method of the CPU, communication common control unit, and line support unit is as explained in FIG. 2.
以上説明した様に、本発明によれば次の諸効果
が得られる。
As explained above, according to the present invention, the following effects can be obtained.
(イ) 実装部やスペースに無駄を生じることなく、
通信制御装置の通信共通制御部や回線対応部の
増設を行うことが出来る。(b) Without wasting mounting parts or space,
It is possible to add a communication common control section and a line support section of the communication control device.
(ロ) 回線数の増減や回線速度の変更等に対して柔
軟に対応することが出来る。(b) It is possible to respond flexibly to changes in the number of lines, changes in line speed, etc.
(ハ) CPUの通信制御時の負荷を軽減させ、回線
数が増大してもCPUの負荷が重くならない様
にすることが出来る。(c) It is possible to reduce the load on the CPU during communication control and prevent the load on the CPU from becoming heavy even when the number of lines increases.
第１図…本発明の基本構成の説明図、第２図…
本発明の通信制御装置及び中央処理装置の実装方
式の説明図、第３図…本発明の一実施例の構成の
説明図、第４図…本発明の通信制御装置の機能分
担例の説明図、第５図…通信制御の階層構造の説
明図、第６図…従来の通信制御の機能分担の説明
図、第７図…従来の通信制御装置の構成の説明
図、第８図…従来の通信制御装置及び中央処理装
置の実装方式の説明図。
第１図及び第３図において、１００，１００′
……通信制御装置、１１０，１１０′……回線対
応部１２０，１２０′……通信共通制御部、１３
０……共通バス、１５０……中央処理装置
（CPU）。
Figure 1...Explanatory diagram of the basic configuration of the present invention, Figure 2...
An explanatory diagram of the implementation method of the communication control device and the central processing unit of the present invention, FIG. 3... An explanatory diagram of the configuration of an embodiment of the present invention, FIG. 4... An explanatory diagram of an example of the division of functions of the communication control device of the present invention , Fig. 5... An explanatory diagram of the hierarchical structure of communication control, Fig. 6... An explanatory diagram of the functional division of conventional communication control, Fig. 7... An explanatory diagram of the configuration of a conventional communication control device, Fig. 8... An explanatory diagram of the conventional communication control FIG. 2 is an explanatory diagram of an implementation method of a communication control device and a central processing unit. In Figures 1 and 3, 100,100'
...Communication control device, 110, 110'...Line correspondence section 120, 120'...Communication common control section, 13
0...Common bus, 150...Central processing unit (CPU).
Claims (1)
行う通信制御装置において、 (a) マイクロプロセツサ（μP）、メモリ（MEM）
および回線接続制御部（LC）を共通バスで接
続し、前記メモリ内に格納されている通信制御
の下位制御層を実行するプログラムにより、１
または複数の通信回線を制御する回線対応部１
１０と、 (b) マイクロプロセツサ（μP）およびメモリ
（MEM）を共通バスで接続し、前記メモリ内
に格納されている通信制御の上位制御層を実行
するプログラムにより、１または複数の、前記
回線対応部１１０から送られてくる通信デー
タ、または回線対応部へ送る通信データの上位
層を制御する通信共通制御部１２０とを設け、 (c) 前記回線対応部１１０と前記通信共通制御部
１２０とをそれぞれ前記中央処理装置１５０が
接続される共通バス１３０に対して複数個実装
し得るように構成し、 (d) かつ、前記回線対応部１１０と前記通信共通
制御部１２との少なくとも一方を新たに前記共
通バス１３０に対して実装したときに、前記回
線対応部１１０と前記通信共通制御部１２０と
の論理的な割付けを変更するように構成したこ
と、 を特徴とする通信制御装置。[Claims] 1. A communication control device that is connected to the central processing unit 150 and performs communication control, including: (a) a microprocessor (μP) and a memory (MEM);
and a line connection control unit (LC) via a common bus, and a program that executes a lower control layer of communication control stored in the memory.
Or line support unit 1 that controls multiple communication lines
(b) A microprocessor (μP) and a memory (MEM) are connected via a common bus, and one or more of the above-mentioned A communication common control section 120 is provided to control the upper layer of communication data sent from the line correspondence section 110 or communication data sent to the line correspondence section; (c) the line correspondence section 110 and the communication common control section 120; (d) and at least one of the line correspondence section 110 and the communication common control section 12 is configured such that a plurality of the above-mentioned central processing unit 150 and the above-mentioned communication common control section 12 can be mounted on the common bus 130 to which the central processing unit 150 is connected. A communication control device characterized in that, when newly installed on the common bus 130, the logical allocation between the line correspondence section 110 and the communication common control section 120 is changed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61022886A JPS62181552A (en) | 1986-02-06 | 1986-02-06 | Communication controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61022886A JPS62181552A (en) | 1986-02-06 | 1986-02-06 | Communication controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181552A JPS62181552A (en) | 1987-08-08 |
| JPH058901B2 true JPH058901B2 (en) | 1993-02-03 |
Family
ID=12095156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61022886A Granted JPS62181552A (en) | 1986-02-06 | 1986-02-06 | Communication controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62181552A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481552A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Link layer control system |
| DE102005048585A1 (en) | 2005-10-06 | 2007-04-12 | Robert Bosch Gmbh | Subscriber and communication controller of a communication system and method for implementing a gateway functionality in a subscriber of a communication system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391543A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Installation system for hdlc circuit |
| JPS60223353A (en) * | 1984-04-20 | 1985-11-07 | Fujitsu Ltd | Data transfer system |
| JPS61264945A (en) * | 1985-05-20 | 1986-11-22 | Mitsubishi Electric Corp | Protocol parallel processing system of communication processor |
| JPS6238060A (en) * | 1985-08-12 | 1987-02-19 | Matsushita Graphic Commun Syst Inc | Communication control equipment |
-
1986
- 1986-02-06 JP JP61022886A patent/JPS62181552A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391543A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Installation system for hdlc circuit |
| JPS60223353A (en) * | 1984-04-20 | 1985-11-07 | Fujitsu Ltd | Data transfer system |
| JPS61264945A (en) * | 1985-05-20 | 1986-11-22 | Mitsubishi Electric Corp | Protocol parallel processing system of communication processor |
| JPS6238060A (en) * | 1985-08-12 | 1987-02-19 | Matsushita Graphic Commun Syst Inc | Communication control equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62181552A (en) | 1987-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975833A (en) | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals | |
| CA1104226A (en) | Computer useful as a data network communications processor unit | |
| US5307496A (en) | Multiprocessor computing apparatus for utilizing resources | |
| US5179715A (en) | Multiprocessor computer system with process execution allocated by process managers in a ring configuration | |
| US5025369A (en) | Computer system | |
| US5590328A (en) | Protocol parallel processing apparatus having a plurality of CPUs allocated to process hierarchical protocols | |
| JPS61196351A (en) | Interface unit for device controller | |
| JPS60160463A (en) | Processor system | |
| JPH10301871A (en) | System and method for controlling transmission of relatively large data object in communication system | |
| CN100583819C (en) | Integrated circuit and method for packet switching control | |
| JPS6118053A (en) | Data processing system | |
| US20020174316A1 (en) | Dynamic resource management and allocation in a distributed processing device | |
| CN112867998B (en) | Operation accelerator, switch, task scheduling method and processing system | |
| US5796964A (en) | Method for modifying an existing computer bus to enhance system performance | |
| US5692119A (en) | Management method for a multiprocessor system | |
| JPH058901B2 (en) | ||
| EP0147656B1 (en) | Multi-microprocessor for controlling shared memory | |
| JPS61848A (en) | Bus selection system for decentralized control system | |
| JP2655680B2 (en) | Communication control method with level | |
| JPS58217060A (en) | Backup system of decentralized computer system | |
| JPH0573506A (en) | Multiprocessor system | |
| JP2881234B2 (en) | Loosely coupled multiprocessor system | |
| JPS62286155A (en) | Multi cpu control system | |
| JP3584889B2 (en) | Information processing system | |
| EP0286240B1 (en) | Computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |