JPH057816Y2 - - Google Patents

Info

Publication number
JPH057816Y2
JPH057816Y2 JP6164587U JP6164587U JPH057816Y2 JP H057816 Y2 JPH057816 Y2 JP H057816Y2 JP 6164587 U JP6164587 U JP 6164587U JP 6164587 U JP6164587 U JP 6164587U JP H057816 Y2 JPH057816 Y2 JP H057816Y2
Authority
JP
Japan
Prior art keywords
image
output
image data
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6164587U
Other languages
Japanese (ja)
Other versions
JPS63169763U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6164587U priority Critical patent/JPH057816Y2/ja
Publication of JPS63169763U publication Critical patent/JPS63169763U/ja
Application granted granted Critical
Publication of JPH057816Y2 publication Critical patent/JPH057816Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Image Processing (AREA)

Description

【考案の詳細な説明】 以下の順序で本考案を説明する。[Detailed explanation of the idea] The present invention will be explained in the following order.

A 産業上の利用分野 B 考案の概要 C 従来の技術 D 考案が解決しようとする問題点(第6図及び
第7図) E 問題点を解決するための手段(第1図) F 作用(第1図) G 実施例(第1図〜第5図) H 効果 A 産業上の利用分野 本考案は画像変換装置に関し、特に特殊効果装
置に適用して好適なものである。
A. Industrial field of application B. Overview of the invention C. Conventional technology D. Problems that the invention attempts to solve (Figures 6 and 7) E. Means for solving the problems (Figure 1) F. Effect (Figure 1) (Figure 1) G Example (Figures 1 to 5) H Effect A Industrial field of application The present invention relates to an image conversion device, and is particularly suitable for application to a special effects device.

B 考案の概要 本考案は画像変換装置において、出力画像の画
素毎に、重み付けして分配した入力画像の画像デ
ータを加算して出力する際に、正規化して出力す
ることにより、全体として簡易な構成で画質の劣
化を未然に防止した画像変換装置を得ることがで
きる。
B. Summary of the invention The present invention is an image conversion device that adds and outputs weighted and distributed image data of an input image for each pixel of an output image, and then normalizes and outputs it, thereby simplifying the overall process. It is possible to obtain an image conversion device in which deterioration of image quality is prevented by the configuration.

C 従来の技術 従来、この種の画像変換装置は、読出方式及び
書込方式の2種類がある。
C. Prior Art Conventionally, there are two types of image conversion devices of this type: a reading method and a writing method.

すなわち書込方式は、入力画像を拡大、縮小、
移動、変形等の種々の態様で画像変換する際に、
入力画像を構成する各画素の画像データを、順次
当該画像変換の態様に応じて直接出力画像にマツ
ピングするもので、書込方式に比して入力画像を
自由に変形することができる長所を有している。
In other words, the writing method enlarges, reduces, and
When converting images in various ways such as movement and transformation,
This method directly maps the image data of each pixel that makes up the input image to the output image in sequence according to the mode of image conversion, and has the advantage of being able to freely transform the input image compared to the writing method. are doing.

しかし、直接出力画像に画像データをマツピン
グするために、出力画像側に変換した入力画像の
画素の表示位置が、出力画像の画素の表示位置と
一致しない場合が生じ、その分出力画像の画像デ
ータに誤差が生じて画質が劣化する問題がある。
However, in order to directly map image data to the output image, the display position of the pixels of the input image converted to the output image side may not match the display position of the pixels of the output image. There is a problem that errors occur in the images and the image quality deteriorates.

このため書込方式においては、自由に入力画像
を拡大することが困難な問題があつた。
For this reason, in the writing method, there was a problem that it was difficult to freely enlarge the input image.

これに対して読出方式は、書込方式とは逆に予
め出力画像の各画素を入力画像側に逆変換して入
力画像上での表示位置を求めることにより、出力
画像の各画素及び入力画像との対応関係を得、当
該対応関係に基づいて補間演算で出力画像の各画
素の画像データを得るものである。
On the other hand, in the reading method, contrary to the writing method, each pixel of the output image is inversely converted to the input image side in advance and the display position on the input image is determined, so that each pixel of the output image and the input image are The image data of each pixel of the output image is obtained by interpolation calculation based on the correspondence relationship.

当該読出方式によれば、入力画像の拡大が比較
的容易に行なえると共に書込方式に比して画質の
劣化が少ないので、従来、この種の特殊効果装置
としては、読出方式が用いられるようになされて
いる。
According to this readout method, it is relatively easy to enlarge the input image and there is less deterioration in image quality compared to the writing method, so the readout method has traditionally been used in this type of special effects device. is being done.

D 考案が解決しようとする問題点 ところが、読出方式の画像変換装置において
は、予め出力画像の各画素を入力画像側に逆変換
しなければならないため、入力画像を複雑な形状
に変形させる場合、かかる逆変換に要する演算処
理が複雑になり、その結果書込方式に比して、入
力画像の変形が自由に行なえない問題がある。
D. Problems to be solved by the invention However, in read-out image conversion devices, each pixel of the output image must be inversely converted to the input image side in advance, so when transforming the input image into a complex shape, The arithmetic processing required for such inverse transformation becomes complicated, and as a result, there is a problem that the input image cannot be transformed as freely as compared to the writing method.

この問題を解決するためには、画像変換装置の
演算能力を大きくしなければならず、その分画像
変換装置全体の構成が煩雑になると共に高価にな
ることを避け得ない。
In order to solve this problem, the computing power of the image conversion device must be increased, which inevitably makes the overall configuration of the image conversion device complicated and expensive.

さらに、このような読出方式の画像変換装置に
おいては、入力画像を縮小し、さらに移動させな
がら表示させる場合、入力画像の移動に伴つて、
出力画像が周期的に変化するおそれがある。
Furthermore, in such a read-out type image conversion device, when an input image is reduced and displayed while being moved, as the input image moves,
There is a possibility that the output image may change periodically.

すなわち第6図及び第7図に示すように、入力
画像IMINを縮小して表示すると、その分入力画
像IMIN側に逆変換した出力画像の各画素の表示
位置Px1,y1,Px2,y2、…、Pxn,yn,Pxo,yo…間の間隔
が入力画像IMINの画素に対して広くなる。
That is, as shown in FIGS. 6 and 7, when the input image IM IN is reduced and displayed, the display position of each pixel of the output image that is inversely converted to the input image IM IN side is changed by that amount P x1,y1 , P x2 ,y2 ,..., P xn,yn , P xo,yo ... become wider with respect to the pixels of the input image IM IN .

従つて例えば、入力画像IMINにおいて、白色
の背景の中に小さな黒色の表示部分IBが表示され
ている場合、入力画像IMINの移動に伴つて、逆
変換した画素の表示位置Px1,y1,Px2,y2、…、
Pxn,yn,Pxo,yo…の1つが当該黒色の表示部分IB
かかる場合(第7図)及びいづれの表示位置
Px1,y1,Px2,y2、…、Pxn,yn,Pxo,yo…にもかからな
い場合(第6図)とが順次交互に繰り返される。
Therefore, for example, if a small black display portion I B is displayed on a white background in the input image IM IN , as the input image IM IN moves, the display position of the inversely transformed pixel P x1, y1 ,P x2,y2 ,...
When one of P xn,yn , P xo,yo ... is applied to the black display part I B (Fig. 7) and the display position of either
The cases in which P x1,y1 , P x2,y2 , . . . , P xn,yn , P xo,yo .

この場合、逆変換した表示位置Px1,y1,Px2,y2
…、Pxn,yn,Pxo,yo…の1つでも当該黒色の表示部
分IBにかかると、当該黒色の表示部分IBの画像デ
ータを得ることができるのに対し、いずれの表示
位置にもかからないと、白色の背景の画像データ
だけしか得ることができない。このため出力画像
においては、入力画像IMINの移動に伴つて縮小
された黒色の表示部分が周期的に点滅して表示さ
れるようになる(以下エリアシングと呼ぶ)。
In this case, the inversely transformed display positions P x1,y1 , P x2,y2 ,
..., P xn,yn , P xo,yo ..., it is possible to obtain the image data of the black display portion I B if even one of them falls on the black display portion I B ; Otherwise, you will only be able to obtain image data with a white background. Therefore, in the output image, a black display portion that is reduced in size as the input image IM IN moves is displayed in a blinking manner periodically (hereinafter referred to as aliasing).

このため従来、入力画像IMINの画像データを
フイルタリングして、面積の小さな表示部分を表
す画像データの高周波成分を除去することによ
り、エリアシングの発生を未然に防止すると共に
画質の劣化を未然に防止するようになされてい
る。
For this reason, in the past, the image data of the input image IM IN was filtered to remove high frequency components of the image data representing small display areas, thereby preventing the occurrence of aliasing and deterioration of image quality. It is designed to prevent

ところが画像データをフイルタリングしようと
すると、入力画像を縮小する割合に応じて空間フ
イルタ回路の周波数特性を切り換えなければなら
ず、このため空間フイルタ回路の構成が複雑にな
ると共にその分画像変換装置全体の構成が煩雑に
なる問題があつた。
However, when attempting to filter image data, the frequency characteristics of the spatial filter circuit must be switched depending on the rate at which the input image is reduced. This complicates the configuration of the spatial filter circuit and also reduces the overall image conversion device. There was a problem that the configuration was complicated.

本考案は以上の点を考慮してなされたもので、
全体として簡易な構成で、画質の劣化を未然に防
止することができる画像変換装置を提案しようと
するものである。
This idea was created taking the above points into consideration.
The present invention attempts to propose an image conversion device that has an overall simple configuration and can prevent deterioration of image quality.

E 問題を解決するための手段 かかる問題点を解決するため本考案において
は、入力画像の各画素の画像データDI,Jを出力画
像IMOUT上にマツピングすることにより、入力画
像を画像変換した出力画像IMOUTを出力するよう
になされた画像変換装置1において、入力画像の
各画素の、出力画像IMOUT上における表示位置
QI,Jを表すアドレス情報を出力するアドレス変換
回路5と、入力画像の各画素の画像データDI,Jを、
当該画素のアドレス情報で表される出力画像
IMOUT上の表示位置QI,Jを囲む出力画像IMOUTの複
数の画素PwI,J,PwI+1,J,PwI,J+1,PwI+1,J+1に、
順次重付けして分配する重付け回路5,6,7,
8,9と、重付け回路5,6,7,8,9を介し
て得られる分配した画像データを、出力画像
IMOUTの各画素PwI,J、PwI+1,J、PwI,J+1、PwI+1,J+1
毎に加算する第1の加算回路5,10と、重み付
けに要した重付け量KI,J、KI+1,JKI,J+1、KI+1,J+1
出力画像IMOUTの各画素PwI,J、PwI+1,J、PwI,J+1
PwI+1,J+1毎に加算する第2の加算回路5,12
と、第1の加算回路5,10を介して得られる画
像データDwI,Jを、当該画像データDwI,Jに対応し
て第2の加算回路5,12を介して得られる重付
け量KI,J、KI+1,JKI,J+1、KI+1,J+1の加算結果に応じ
て除算して出力する割算回路15とを具えるよう
にする。
E Means for Solving the Problem In order to solve this problem, in the present invention, the input image is converted into an image by mapping the image data D I,J of each pixel of the input image onto the output image IM OUT . In the image conversion device 1 configured to output an output image IM OUT , the display position of each pixel of the input image on the output image IM OUT
An address conversion circuit 5 that outputs address information representing Q I,J , and image data D I,J of each pixel of the input image,
Output image represented by the address information of the relevant pixel
To multiple pixels Pw I, J , Pw I+1, J , Pw I, J+1 , Pw I+1 , J+1 of the output image IM OUT surrounding the display position Q I,J on IM OUT,
Weighting circuits 5, 6, 7, which sequentially weight and distribute
8, 9 and the distributed image data obtained through the weighting circuits 5, 6, 7, 8, 9 as output images.
Each pixel of IM OUT Pw I,J , Pw I+1,J , Pw I,J+1 , Pw I+1,J+1
The first adding circuits 5 and 10 add the weights K I,J , K I+1,J K I,J+1 , K I+1,J+1 required for weighting and output the images. Each pixel of IM OUT Pw I,J , Pw I+1,J , Pw I,J+1 ,
Second addition circuit 5, 12 that adds each Pw I+1, J+1
and the image data Dw I,J obtained via the first addition circuits 5 and 10 are weighted by the weighting amount obtained via the second addition circuits 5 and 12 corresponding to the image data Dw I,J. A division circuit 15 is provided which divides and outputs the result of addition of K I,J , K I+1, J K I,J + 1 and K I+1, J+1 .

F 作用 入力画像の画像データDI,Jを出力画像IMOUT
おける周囲の画素PwI,J、PwI+1,J、PwI,J+1
PwI+1,J+1に重み付けして分配することにより出力
画像IMOUT側に変換した入力画像の画素の表示位
置QI,J及び出力画像IMOUTの画素PwI,J、PwI+1,J
PwI,J+1、PwI+1,J+1の表示位置とが一致しない場
合でも、もれなく画像データDI,Jをマツピングす
ることができる。
F Effect Image data DI ,J of the input image is converted to surrounding pixels Pw I,J , Pw I+1,J , Pw I,J+1 , in the output image IM OUT
By weighting and distributing Pw I+1,J+1, the display position Q I,J of the pixels of the input image converted to the output image IM OUT side and the pixels Pw I,J , Pw I+ of the output image IM OUT 1,J ,
Even if the display positions of Pw I,J+1 and Pw I+1,J+1 do not match, it is possible to map all image data D I,J .

さらに、出力画像IMOUTの画素PwI,J、PwI+1,J
PwI,J+1、PwI+1,J+1毎に重付けした画像データ及
び重付け量KI,J、KI+1,JKI,J+1、KI+1,J+1を加算して
除算することにより、拡大率、縮小率が変化して
も、所定の信号レベルの画像データDwI,Jを得る
ことができ、かくして画質の劣化を未然に防止す
ることができる。
Furthermore, the pixels Pw I,J , Pw I+1,J , of the output image IM OUT ,
Pw I,J+1 , Pw I+1,J+1 weighted image data and weighting amount K I,J , K I+1,J K I,J+1 , K I+1,J By adding and dividing by +1 , it is possible to obtain image data Dw I,J with a predetermined signal level even if the enlargement or reduction ratio changes, thus preventing deterioration of image quality. can.

G 実施例 以下図面について、本考案の一実施例を詳述す
る。
G. Embodiment An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図において、1は全体として書込方式の画
像処理装置を示し、入力画像を構成する各画素の
画像データDI,Jが連続する入力画像情報VDINを入
力画像メモリ回路2に与える。
In FIG. 1, reference numeral 1 designates a writing-type image processing apparatus as a whole, which supplies input image information VD IN in which image data DI , J of each pixel constituting an input image are continuous to an input image memory circuit 2.

書込アドレス情報発生回路3は、画像データ
DI,Jに対応して値が変化して、当該画像データDI,J
を有する各画素の入力画像上での水平方向及び垂
直方向の表示位置を表す書込アドレス情報ADWI
を、入力画像メモリ回路2に出力する。
The write address information generation circuit 3 generates image data
The value changes corresponding to D I,J , and the corresponding image data D I,J
Write address information AD WI representing the horizontal and vertical display position of each pixel on the input image with
is output to the input image memory circuit 2.

従つて入力画像メモリ回路2においては、当該
書込アドレス情報ADWIに応じて順次画像データ
DI,Jが格納される。
Therefore, the input image memory circuit 2 sequentially writes image data according to the write address information AD WI .
D I,J is stored.

これに対して、読出アドレス発生回路4は、書
込アドレス情報、ADWIと同様に、画像データDI,J
を有する画素の入力画像上での水平方向及び垂直
方向の表示位置を表す読出アドレス情報ADRIを、
入力画像メモリ回路2及びアドレス変換回路5に
出力する。
On the other hand, the read address generation circuit 4 generates the image data D I,J as well as the write address information AD WI .
Read address information AD RI representing the display position in the horizontal and vertical directions on the input image of the pixel having
It is output to the input image memory circuit 2 and address conversion circuit 5.

その結果、当該読出アドレス情報ADRIに基づ
いて入力画像メモリ回路2から順次画像データ
DI,Jが乗算回路6,7,8及び9を介して出力画
像メモリ回路10に出力される。
As a result, image data is sequentially read from the input image memory circuit 2 based on the read address information AD RI .
D I,J is outputted to the output image memory circuit 10 via multiplication circuits 6, 7, 8 and 9.

制御回路11は、オペレータが設定入力した画
像変換の態様に応じて、制御信号DCをアドレス
変換回路5に出力する。
The control circuit 11 outputs a control signal DC to the address conversion circuit 5 according to the mode of image conversion set and input by the operator.

アドレス変換回路5は第2図に示すように、当
該制御信号DC及び読出アドレス情報ADRIに基づ
いて、当該読出アドレス情報ADRIで表される入
力画像の画素の出力画像IMOUT上における水平方
向及び垂直方向の表示位置を表す変換アドレス情
報を求めた後、当該変換アドレス情報で表される
出力画像IMOUT上の表示位置QI,Jを、水平方向及
び垂直方向に囲む出力画像IMOUTの4つの画素
PwI,J、PwI+1,J、PwI,J+1及びPwI+1,J+1の書込アド
レス情報AwI,J、AwI+1,J、AwI,J+1及びAwI+1,J+1
重付け係数メモリ回路12及び出力画像メモリ回
路10に出力する。
As shown in FIG. 2, the address conversion circuit 5 converts pixels of the input image represented by the read address information AD RI in the horizontal direction on the output image IM OUT based on the control signal DC and the read address information AD RI . After obtaining the conversion address information representing the display position in the vertical direction and the display position in the vertical direction, the output image IM OUT that surrounds the display position QI ,J on the output image IM OUT , which is represented by the conversion address information, in the horizontal and vertical directions is calculated. 4 pixels
Write address information of Pw I,J , Pw I+1,J , Pw I,J+1 and Pw I+1,J+1 Aw I,J , Aw I+1,J , Aw I,J+1 and Aw I+1, J+1 are output to the weighting coefficient memory circuit 12 and the output image memory circuit 10.

従つて第3図に示すように、例えば入力画像に
対して等倍の画像変換をした出力画像IMOUTを得
る場合、変換アドレス情報に応じて隣接する4つ
の画素で囲まれる領域(以下出力画面格子と呼
ぶ)が選定され、読出アドレス情報ADRIの変化
に伴つて順次当該出力画面格子が水平方向及び垂
直方向に移動して選定されることにより、1つの
出力画面格子に対して1つの画像データDI,Jが割
り当てられるようになる。
Therefore, as shown in Fig. 3, for example, when obtaining an output image IM OUT obtained by converting the input image to the same size, an area surrounded by four adjacent pixels (hereinafter referred to as the output screen) is determined according to the conversion address information. The output screen grid (referred to as a grid) is selected, and as the read address information AD RI changes, the output screen grid is sequentially moved and selected in the horizontal and vertical directions, so that one image is displayed for one output screen grid. Data D I,J will be allocated.

これに対して第4図に示すように、例えば水平
方向だけに1/2倍に縮小した出力画像IMOUTを得
る場合、1つの出力画面格子に対して、それぞれ
水平方向に2つの画像データDI,Jが割り当てられ
るようになる。
On the other hand, as shown in Fig. 4, for example, when obtaining an output image IM OUT that is reduced by 1/2 in the horizontal direction only, two image data D are generated in the horizontal direction for one output screen grid. I and J will be assigned.

逆に、第5図に示すように、例えば水平方向及
び垂直方向に2倍に拡大した出力画像IMOUTを得
る場合、水平方向及び垂直方向に、それぞれ1つ
おきの出力画面格子に対して、1つの画像データ
DI,Jが割り当てられるようになる。
Conversely, as shown in FIG. 5, when obtaining an output image IM OUT that has been enlarged twice in the horizontal and vertical directions, for example, for every other output screen grid in the horizontal and vertical directions, one image data
D I,J will be assigned.

さらにアドレス変換回路5は、乗算回路6,
7,8及び9と重付け係数メモリ回路12に書込
アドレス情報AwI,J、AwI+1,J、AwI,J+1及び
AwI+1,J+1に対応する重付け係数KI,J、KI+1,JKI,J+1
及びKI+1,J+1を出力し、変換アドレス情報で表さ
れる表示位置QI,Jから当該表示位置QI,Jを囲む各画
素PwI,J,PwI+1,J,PwI,J+1及びPwI+1,J+1の点まで
の距離r1,r2,r3及びr4に応じて画像データDI,J
重み付けする。
Further, the address conversion circuit 5 includes a multiplication circuit 6,
7, 8 and 9, and write address information Aw I,J , Aw I+1,J , Aw I,J+1 and weighting coefficient memory circuit 12
Weighting coefficients K I ,J , K I+1,J K I,J+1 corresponding to Aw I+1,J+1
and K I+1,J+1 , and each pixel Pw I,J , Pw I+1, J , which surrounds the display position Q I,J from the display position Q I ,J represented by the conversion address information. The image data D I, J is weighted according to the distances r 1 , r 2 , r 3 and r 4 to the points Pw I,J+1 and Pw I+1,J+1 .

すなわち変換アドレス情報で表される表示位置
QI,Jから各画素PwI,J、PwI+1,J、PwI,J+1及び
PwI+1,J+1までの距離r1,r2,r3及びr4が等しいと
きは、各重付け係数KI,J、KI+1,JKI,J+1及びKI+1,J+1
の値が等しく、かつその合計が1になるように出
力する。
In other words, the display position represented by the translated address information
From Q I,J, each pixel Pw I,J , Pw I+1,J , Pw I,J+1 and
When the distances r 1 , r 2 , r 3 and r 4 to Pw I+1,J+ 1 are equal, each weighting coefficient K I,J , K I+1,J K I,J+1 and K I+1,J+1
Output so that the values of are equal and the sum is 1.

これに対して、距離r1、r2、r3及びr4の値が異
なるときは、距離r1,r2、r3及びr4のうち値の小
さな距離r1、r2、r3又はr4に対応する重付け係数
KI,J〜KI+1J+1の値を大きくすると供に値の大き
な距離r1,r2,r3又はr4に対応する重付け係数KI,J
〜KI+1,J+1の値を小さくして、重付け係数KI,J
KI+1,J+1の値の合計が1になるように重み付けを
する。
On the other hand, when the values of distances r 1 , r 2 , r 3 and r 4 are different, the distance r 1 , r 2 , r 3 with the smaller value among the distances r 1 , r 2 , r 3 and r 4 or the weighting factor corresponding to r 4
K I,J ~ K I+1 , weighting coefficients K I ,J corresponding to distances r 1 , r 2 , r 3 or r 4 with large values as the value of J+1 is increased
~ Decrease the value of K I+1,J+1 and set the weighting coefficient K I,J ~
Weighting is done so that the sum of the values of K I+1 and J+1 becomes 1.

かくしてアドレス変換回路5は、出力画像
IMOUT上における入力画像の画素の表示位置を表
すアドレス情報を得るアドレス変換回路として動
作すると共に、乗算回路6,7,8,9と共に画
像データDI,Jを重付けして分配する重付け回路を
構成する。
Thus, the address conversion circuit 5 converts the output image
It operates as an address conversion circuit that obtains address information representing the display position of a pixel of an input image on IM OUT , and also functions as a weighting circuit that weights and distributes image data D I, J together with multiplier circuits 6, 7, 8, and 9. Configure the circuit.

従つて、出力画像メモリ回路10においては、
読出アドレス情報ADRIの変化に伴つて順次書込
アドレス情報AwI,J、AwI+1,J、AwI,J+1及び
AwI+1,J+1で表される各画素PwI,J,PwI+1,J
PwI,J+1,PwI+1,J+1に対応して、重み付けされた
画像データを得ることができる。
Therefore, in the output image memory circuit 10,
As read address information AD RI changes, write address information Aw I,J , Aw I+1,J , Aw I,J+1 and
Each pixel represented by Aw I+1,J+1 Pw I,J , Pw I+1,J ,
Weighted image data can be obtained corresponding to Pw I,J +1 and Pw I+1,J+1 .

その結果、第3図に示すように、入力画像に対
して等倍の画像変換を行う場合には、出力画像
IMOUTの1つの画素PwI,Jに対してそれを囲む4つ
の出力画面格子の中の表示位置QI-1,J-1、QI,J-1
QI-1,J及びQI,Jの画像データからそれぞれ重み付け
された4つの画像データを読出アドレス情報
ADRIの変化に伴つて順次得ることができる。
As a result, as shown in Figure 3, when performing image conversion to the same size on the input image, the output image
For one pixel Pw I,J of IM OUT , the display position Q I-1,J-1 , Q I,J-1 , in the four output screen grids surrounding it
Read out four weighted image data from the image data of Q I-1,J and Q I,J Address information
It can be obtained sequentially as AD RI changes.

これに対して第4図に示すように、水平方向に
対して1/2倍に縮小した画像変換の場合は、出力
画像IMOUTの1つの画素PwI,Jに対してこれを囲む
4つの出力画面格子の中の8個の表示位置
QI-1,J-11、QI-1,J-12、QI,J-11、QI,J-12、QI-1,J
1、QI-1,J2、QI,J1及びQI,J2の画像データから
それぞれ重付けされた8個の画像データを得るこ
とができる。
On the other hand, as shown in Figure 4, in the case of image conversion that is reduced by 1/2 in the horizontal direction, for one pixel Pw I,J of the output image IM OUT , the four surrounding pixels 8 display positions in the output screen grid
Q I-1,J-1 1, Q I-1,J-1 2, Q I,J-1 1, Q I,J-1 2, Q I-1,J
Eight weighted image data can be obtained from the image data of 1, Q I-1,J 2, Q I,J 1, and Q I,J 2, respectively.

これに対して第5図に示すように、水平方向及
び垂直方向に2倍に拡大した画像変換の場合は、
出力画像IMOUTの1つの画像PwI,Jに対してこれを
囲む4つの出力画面格子の中の1個の表示位置
QI-1,J-1の画像データから重み付けされた1個の
画像データを読出アドレス情報ADRIの変化に伴
つて順次得ることができる。
On the other hand, as shown in Figure 5, in the case of image conversion that is doubled in the horizontal and vertical directions,
One display position in the four output screen grids surrounding one image Pw I,J of output image IM OUT
One piece of weighted image data can be sequentially obtained from the image data of Q I-1 and J-1 as the read address information AD RI changes.

かくして、画像データDI,Jを重み付けして分配
することにより、出力画像の画素の表示位置に対
して、出力画像側に変換した入力画像の画素の表
示位置が一致しない場合でも、出力画像IMOUT
各画素に対してもれなく画像データをマツピング
することができ、その分画質の劣化を未然に防止
することができる。
In this way, by weighting and distributing the image data D I,J, even if the display position of the pixel of the input image converted to the output image side does not match the display position of the pixel of the output image, the output image IM Image data can be mapped to each OUT pixel without exception, and deterioration in image quality can be prevented.

従つてその分、自由に入力画像を拡大変形する
ことができる。
Therefore, the input image can be enlarged and transformed as desired.

出力画像メモリ回路10は、書込アドレス情報
ADwI,J、ADwI+1,J、ADwI,J+1、ADwI+1,J+1に基づ
いて、重み付けされた画像データを当該書込アド
レス情報ADwI,J、ADwI+1,J、ADwI,J+1
ADwI+1,J+1に対応する出力画像IMOUTの各画素
PwI,J、PwI+1,J、PwI,J+1、PwI+1,J+1の画像データ
して、順次格納する。
The output image memory circuit 10 stores write address information.
Based on the weighted image data ADw I,J , ADw I+1,J , ADw I,J+1 , ADw I+1,J+1 , the corresponding write address information ADw I,J , ADw I+ 1,J , ADw I,J+1 ,
Each pixel of output image IM OUT corresponding to ADw I+1,J+1
The image data of Pw I,J , Pw I+1,J , Pw I,J+1 , and Pw I+1,J+1 are stored sequentially.

このとき、第3図及び第4図に示すように、1
つの画素PwI,Jに対して複数の表示位置QI-1,J-1
QI,J-1,J、QI-1,J、QI,J又はQI-1,J-11、QI-1,J-1
2、QI,J-11、QI,J-12、QI-1,J1、QI-1,J2、QI,J
1、QI,J2から重付けされた画像データが得られ
る場合は、すでに出力画像メモリ回路10に格納
されている各画素PwI,Jの画像データを順次加算
して格納する。
At this time, as shown in FIGS. 3 and 4, 1
Multiple display positions Q I-1,J-1 for one pixel Pw I ,J,
Q I,J-1 , J, Q I-1,J , Q I,J or Q I-1,J-1 1, Q I-1,J-1
2, Q I,J-1 1, Q I,J-1 2, Q I-1,J 1, Q I-1,J 2, Q I,J
1, Q I,J When weighted image data is obtained from 2, the image data of each pixel Pw I,J already stored in the output image memory circuit 10 is sequentially added and stored.

かくして、出力画像IMOUTの1つの画素PwI,J
対して、これを囲む4つの出力画面格子に割り当
てられた複数の画像データが、重み付けされて、
和情報として出力画像メモリ回路10に順次格納
される。
In this way, for one pixel Pw I,J of the output image IM OUT , the plurality of image data assigned to the four output screen grids surrounding it are weighted,
The sum information is sequentially stored in the output image memory circuit 10.

因に当該出力画像メモリ回路10及びアドレッ
ス変換回路5は、重み付けして分配された画像デ
ータを出力画像の画素毎に加算する第1の加算回
路を構成する。
Incidentally, the output image memory circuit 10 and the address conversion circuit 5 constitute a first addition circuit that adds weighted and distributed image data for each pixel of the output image.

これに対して、重付係数メモリ回路12は、書
込アドレス情報ADwI,J、ADwI+1,J、ADwI,J+1
びADwI+1,J+1に基づいて、当該書込アドレス情報
ADwI,J、ADwI+1,J、ADwI,J+1及びADwI+1,J+1に対
応する出力画像IMOUTの各画素PwI,J、PwI+1,J
PwI,J+1及びPwI+1,J+1の重付け係数KI,J、KI+1,J
KI,J+1及びKI+1,J+1を順次格納する。
On the other hand, the weighting coefficient memory circuit 12 uses the write address information ADw I,J , ADw I+1,J , ADw I,J+1 and ADw I+1,J+1 to Included address information
Each pixel Pw I,J , Pw I+1,J of the output image IM OUT corresponding to ADw I,J , ADw I+1,J , ADw I, J+ 1 and ADw I+ 1,J +1 ,
Pw I,J+1 and Pw I+1,J+1 weighting coefficient K I,J , K I+1,J
K I,J+1 and K I+1,J+1 are stored sequentially.

このとき、出力画像メモリ回路10と同様に、
1つの画素PwI,Jに対して複数の表示位置QI-1,J-1
〜QI,J又はQI-1,J-11〜QI,J2から重付け係数KI,J
KI+1,J+1が得られる場合は、対応する各画素の重
付け係数を順次加算して格納する。
At this time, similarly to the output image memory circuit 10,
Multiple display positions Q I -1, J-1 for one pixel Pw I, J
〜Q I,J or Q I-1,J-1 1〜Q I,J 2 from weighting coefficient K I,J
If K I+1, J+1 are obtained, the weighting coefficients of each corresponding pixel are sequentially added and stored.

かくして、重付けメモリ回路12及びアドレス
変換回路5は、画像データの重み付けに要した重
付け係数を、出力画像の画素毎に加算する第2の
加算回路を構成する。
Thus, the weighting memory circuit 12 and the address conversion circuit 5 constitute a second adding circuit that adds weighting coefficients required for weighting image data for each pixel of the output image.

実際上、縮小した画像変換の場合、第4図に示
すように、出力画像IMOUTの1つの画素に対して
周囲の複数の表示位置から得られる重み付けした
画像データの和情報DwI,Jを求めることにより、
当該複数の表示位置(すなわち入力画像上におい
て、隣接する画素に対応する)の間で変化するよ
うな高い周波数成分の画像データを打ち消すこと
ができる。
In practice, in the case of reduced image conversion, the sum information Dw I,J of weighted image data obtained from multiple display positions surrounding one pixel of the output image IM OUT is calculated as shown in Figure 4. By asking for
Image data of high frequency components that change between the plurality of display positions (that is, corresponding to adjacent pixels on the input image) can be canceled out.

さらに縮小率を小さくすればする程、1つの出
力画面格子に対して、多くの入力画像の画像デー
タがマツピングされるようになり、その結果、打
ち消し合う周波数成分も、入力画像の画像データ
に対して低い周波数成分が打ち消されるようにな
る。
Furthermore, the smaller the reduction ratio, the more image data of the input image will be mapped to one output screen grid, and as a result, the frequency components that cancel out will also be mapped to the image data of the input image. low frequency components are canceled out.

従つてその分、空間フイルタ回路を用いなくて
も、出力画像の画像データの周波数特性が補正さ
れるようになり、その分全体として簡易な構成で
画質の劣化の少ない画像変換装置を得ることがで
きる。
Therefore, the frequency characteristics of the image data of the output image can be corrected without using a spatial filter circuit, and it is possible to obtain an image conversion device with a simpler overall configuration and less deterioration in image quality. can.

読出アドレス発生回路13は、出力画像IMOUT
の各画素に対応する読出アドレス情報ADROを出
力画像メモリ回路10及び重付け係数メモリ回路
12に出力する。
The read address generation circuit 13 outputs an output image IM OUT
The read address information AD RO corresponding to each pixel is output to the output image memory circuit 10 and the weighting coefficient memory circuit 12.

その結果当該読出アドレス情報ADROに基づい
て、順次出力画像IMOUTの各画素の重付け係数の
和情報及び画像データの和情報DwI,Jが出力され
る。
As a result, based on the read address information AD RO , the sum information of the weighting coefficients of each pixel of the output image IM OUT and the sum information of the image data Dw I,J are sequentially output.

重付係数検出回路14は、重付け係数の和情報
を受け、当該和情報の値が0以外のとき当該和情
報を割算回路15に出力する。
The weighting coefficient detection circuit 14 receives the sum information of the weighting coefficients, and outputs the sum information to the division circuit 15 when the value of the sum information is other than 0.

割算回路14は画像データの和情報DwI,Jを、
重付け係数の和情報の値で除算し、その結果得ら
れる画像データを出力画像情報VDOUTとして順次
出力する。
The division circuit 14 divides the sum information Dw I,J of the image data into
It is divided by the value of the sum information of the weighting coefficients, and the image data obtained as a result is sequentially output as output image information VD OUT .

このように除算することにより、出力画像の1
つの画素に対して複数の入力画像の画素の画像デ
ータがマツピングされた場合でも、逆にただ1つ
の画素の画像データがマツピングされた場合で
も、画像データの信号レベルを所定の信号レベル
に正規化することができる。
By dividing in this way, 1 of the output image
Normalizes the signal level of image data to a predetermined signal level, even when image data of pixels of multiple input images is mapped to one pixel, or conversely, even when image data of only one pixel is mapped to one pixel. can do.

かくして、重み付けされた画像データの和情報
DwI,Jを正規化して出力することにより、局所的
に拡大又は縮小するような画像変換の場合でも、
入力画像の画像データに対して当該拡大又は縮小
の割合に応じて信号レベルが一定の値に正規化さ
れた画像データでなる出力画像情報VDOUTを得る
ことができる。
Thus, the sum information of the weighted image data
By normalizing and outputting Dw I,J , even in the case of image conversion that locally enlarges or reduces,
It is possible to obtain output image information VD OUT consisting of image data whose signal level is normalized to a constant value according to the expansion or reduction ratio of the image data of the input image.

さらに、重付係数検出回路14は、重付け係数
の和情報の値が0のとき(例えば、入力画像を縮
小した場合で、出力画像上において入力画像の画
像データがマツピングされない部分)、切換情報
SKを出力して、当該画素の画像データとして出
力画面の背景を表す画像データを割算回路15を
介して出力するようになされている。
Furthermore, when the value of the sum information of the weighting coefficients is 0 (for example, when the input image is reduced, a portion of the output image where the image data of the input image is not mapped), the weighting coefficient detection circuit 14 detects switching information.
S K is output, and image data representing the background of the output screen is output via the division circuit 15 as the image data of the pixel.

かくして、入力画像を変化した画像データ及び
背景の画像データとを切り換える切換情報SK
して重付け係数の和情報を利用することができる
のでその分全体の構成を簡略化することができ
る。
In this way, the sum information of the weighting coefficients can be used as the switching information S K for switching between the image data obtained by changing the input image and the background image data, so that the overall configuration can be simplified accordingly.

以上の構成において、入力画像の画像データ
は、制御回路11から画像変換の態様に応じて出
力される制御信号SCに基づいて、出力画像上の
表示位置QI,Jを表す変換アドレス情報が得られ、
当該変化アドレス情報に基づいて当該表示位置の
周囲の画素PwI,J、PwI+1,J、PwI,J+1及びPwI+1,J+1
に入力画像の画像データDI,Jが、重み付けされて
分配される。
In the above configuration, the image data of the input image is converted into conversion address information representing the display position Q I,J on the output image based on the control signal SC output from the control circuit 11 according to the mode of image conversion. is,
Based on the changed address information, the pixels around the display position Pw I,J , Pw I+1,J , Pw I,J+1 and Pw I+1,J+1
The image data D I,J of the input image is weighted and distributed.

分配された画像データは、各画素毎に加算され
た後、重み付け係数の和情報の値によつて割り算
されることにより正規化されて割算回路15から
出力される。
After the distributed image data is added for each pixel, it is normalized by being divided by the value of the sum information of the weighting coefficients and output from the division circuit 15.

以上の構成によれば、出力画像の各画素に対し
て入力画像の各画素の画像データをもれなくマツ
ピングすることができると共に空間フイルタ回路
を設けないでも周波数特性が補正され、信号レベ
ルが正規化された画像データを得ることができ
る。
According to the above configuration, it is possible to map the image data of each pixel of the input image to each pixel of the output image, and also correct the frequency characteristics and normalize the signal level without providing a spatial filter circuit. image data can be obtained.

従つてその分全体として簡易な構成で、画質の
劣化の少ない画像変換装置を得ることができる。
Therefore, it is possible to obtain an image conversion device with a simpler overall configuration and less deterioration in image quality.

なお、上述の実施例においては、入力画像の画
像データを出力画像の4つの画素の重み付けして
割り当てるようにした場合について述べたが、本
考案はこれに限らず、例えば表示位置の周囲の8
点、16点…の画素に入力画像の画像データを重み
付けして割り当てるようにしても良い。
In the above-described embodiment, a case has been described in which the image data of the input image is assigned by weighting the four pixels of the output image, but the present invention is not limited to this.
The image data of the input image may be weighted and assigned to pixels of points, 16 points, etc.

実際上上述の実施例においては、2倍以上に入
力画像を拡大すると、出力画像の画素の中には、
入力画像の画像データが割り当てられないものが
生じるおそれがある。
In fact, in the above-described embodiment, if the input image is enlarged by a factor of two or more, some pixels of the output image will be
There is a possibility that the image data of the input image may not be assigned.

ところが、例えば16点の画素に入力画像を割り
当てるようにすると、その分入力画像を拡大して
も、もれなく画像データをマツピングすることが
できる。
However, if the input image is assigned to 16 pixels, for example, even if the input image is enlarged by that much, all image data can be mapped.

また上述の実施例においては重付け係数検出回
路14において、重付け係数の和情報の値が0の
とき、背景画像を表示するようにした場合につい
て述べたが本考案はこれに限らず、例えば和情報
の値が所定の値以下の場合に背景画像を表示する
ようにしても良い。
Furthermore, in the above embodiment, a case was described in which the weighting coefficient detection circuit 14 displays a background image when the value of the sum information of the weighting coefficients is 0, but the present invention is not limited to this, and for example, The background image may be displayed when the value of the sum information is less than or equal to a predetermined value.

このようにすると、出力画像上において、変換
画像の端部において生じるおそれのあるエリアシ
ングを、簡易な構成で未然に防止することができ
る。
In this way, aliasing that may occur on the output image at the edge of the converted image can be prevented with a simple configuration.

H 考案の効果 上述のように本考案によれば、画像データを重
み付けして出力画像の各画素に割り当てた後、各
画素毎に加算すると共に正規化することにより、
全体として簡易な構成で画質の劣化を未然に防止
した画像変換装置を得ることができる。
H. Effect of the invention As described above, according to the invention, after weighting image data and assigning it to each pixel of the output image, adding and normalizing each pixel,
As a whole, it is possible to obtain an image conversion device that has a simple configuration and prevents deterioration of image quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案による画像変換装置の一実施例
を示すブロツク図、第2図、第3図、第4図及び
第5図はその動作の説明に供する略線図、第6図
及び第7図は従来の画像変換装置の動作の説明に
供する略線図である。 1……画像変換装置、2……入力画像メモリ回
路、5……アドレス変換回路、6,7,8,9…
…乗算回路、10……出力画像メモリ回路、12
……重付け係数メモリ回路、15……割算回路。
FIG. 1 is a block diagram showing an embodiment of the image conversion device according to the present invention, FIGS. 2, 3, 4, and 5 are schematic diagrams for explaining its operation, and FIGS. FIG. 7 is a schematic diagram for explaining the operation of a conventional image conversion device. 1... Image conversion device, 2... Input image memory circuit, 5... Address conversion circuit, 6, 7, 8, 9...
...Multiplication circuit, 10...Output image memory circuit, 12
... Weighting coefficient memory circuit, 15 ... Division circuit.

Claims (1)

【実用新案登録請求の範囲】 入力画像の各画素の画像データを出力画像上に
マツピングすることにより、上記入力画像を画像
変換した上記出力画像を出力するようになされた
画像変換装置において、 上記入力画像の各画素の、上記出力画像上にお
ける表示位置を表すアドレス情報を出力するアド
レス変換回路と、 上記入力画像の各画素の画像データを、当該画
素の上記アドレス情報で表される上記出力画像上
の表示位置を囲む上記出力画像の複数の画素に、
順次重付けして分配する重付け回路と、 上記重付け回路を介して得られる上記分配した
画像データを、上記出力画像の各画素毎に加算す
る第1の加算回路と、 上記重み付けに要した重付け量を、上記出力画
像の各画素毎に加算する第2の加算回路と、 上記第1の加算回路を介して得られる画像デー
タを、当該画像データに対応して上記第2の加算
回路を介して得られる重付け量の加算結果に応じ
て除算して出力する割算回路と を具えたことを特徴とする画像変換装置。
[Claims for Utility Model Registration] An image conversion device configured to output the output image obtained by converting the input image by mapping the image data of each pixel of the input image onto the output image, an address conversion circuit that outputs address information representing the display position of each pixel of the image on the output image; and an address conversion circuit that outputs address information representing the display position of each pixel of the image on the output image; For multiple pixels of the above output image surrounding the display position of
a weighting circuit that sequentially weights and distributes; a first addition circuit that adds the distributed image data obtained via the weighting circuit for each pixel of the output image; a second addition circuit that adds weighting amounts for each pixel of the output image; and a second addition circuit that adds the image data obtained through the first addition circuit in correspondence to the image data. 1. An image conversion device comprising: a division circuit that divides and outputs the result of the addition of weighted amounts obtained through the method.
JP6164587U 1987-04-22 1987-04-22 Expired - Lifetime JPH057816Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6164587U JPH057816Y2 (en) 1987-04-22 1987-04-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6164587U JPH057816Y2 (en) 1987-04-22 1987-04-22

Publications (2)

Publication Number Publication Date
JPS63169763U JPS63169763U (en) 1988-11-04
JPH057816Y2 true JPH057816Y2 (en) 1993-02-26

Family

ID=30895173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6164587U Expired - Lifetime JPH057816Y2 (en) 1987-04-22 1987-04-22

Country Status (1)

Country Link
JP (1) JPH057816Y2 (en)

Also Published As

Publication number Publication date
JPS63169763U (en) 1988-11-04

Similar Documents

Publication Publication Date Title
US5469274A (en) Image processing apparatus for combining differently corrected images
EP1816606A1 (en) Drawing device and drawing method
JP3190762B2 (en) Digital video special effects device
JPH0628485A (en) Texture address generator, texture pattern generator, texture plotting device and texture address generating method
US5930407A (en) System and method for efficiently generating cubic coefficients in a computer graphics system
JP2019120749A (en) Display controller, image projection system, control method and program
JP3786995B2 (en) Method and apparatus for calculating texel values for displaying a texture on an object
JPH03127282A (en) Radon transforming method of digital image
US6188800B1 (en) Two-dimensional spatial transformation system for video processing
US5844567A (en) Computer graphics system and method for texture mapping using triangular interpolation
JPH057816Y2 (en)
JPH09259290A (en) Drawing method
US6735349B1 (en) Method and system for dual spatial or temporal scaling
JP3272309B2 (en) Pixel interpolation processing method and unit thereof, and digital image display device having the same
JP3394551B2 (en) Image conversion processing method and image conversion processing device
JPH06301792A (en) Texture mapping device
JP2014192541A (en) Color conversion device, color conversion method and electronic apparatus
JP2600904B2 (en) Image synthesizing method and apparatus
JP3327961B2 (en) Image processing device
JP2998689B2 (en) How to map image data
JP2579978B2 (en) Test pattern signal generator
JPS59100972A (en) Color picture processor
JPH01202785A (en) Segment generator
JP3212873B2 (en) Tone image generation method
US7949204B2 (en) Image scaling interpolation for reduced pictures