JPH0569456B2 - - Google Patents

Info

Publication number
JPH0569456B2
JPH0569456B2 JP62220650A JP22065087A JPH0569456B2 JP H0569456 B2 JPH0569456 B2 JP H0569456B2 JP 62220650 A JP62220650 A JP 62220650A JP 22065087 A JP22065087 A JP 22065087A JP H0569456 B2 JPH0569456 B2 JP H0569456B2
Authority
JP
Japan
Prior art keywords
voltage
inverting input
terminal
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62220650A
Other languages
Japanese (ja)
Other versions
JPS6463827A (en
Inventor
Tsutomu Ishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62220650A priority Critical patent/JPS6463827A/en
Publication of JPS6463827A publication Critical patent/JPS6463827A/en
Publication of JPH0569456B2 publication Critical patent/JPH0569456B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は温度に比例した電圧を出力する温度検
出回路、特に集積回路に適した半導体温度検出回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a temperature detection circuit that outputs a voltage proportional to temperature, and particularly to a semiconductor temperature detection circuit suitable for integrated circuits.

〔従来の技術〕[Conventional technology]

従来、絶対温度に比例した電圧を出力するこの
種の半導体温度検出回路として、電流密度の異な
るバイポーラトランジスタのベース・エミツタ間
電圧の差ΔVBEが絶対温度に比例することを利用
した第3図に示す回路が知られている(アイ・イ
ー・イー・イー・ジヤーナル・オブ・ソリツド・
ステート・サーキツツ(IEEE J.Solid−State Ci
−rcuits)18巻、1983年、707−716ページ)。第
3図の回路は、4つのバイポーラトランジスタ
1,2,3,4と、両側のトランジスタ(1,3
と2,4)を等しい電流で動作させるように働く
電流ミラー回路5及びトランジスタ1とトランジ
スタ2の間のベース・エミツタ間電圧の差ΔVBE
を電圧降下として検出するために抵抗6からなつ
ており、トランジスタ1のエミツタ面積は他のト
ランジスタ2,3,4のそれの2倍に選定されて
いる。
Conventionally, as a semiconductor temperature detection circuit of this type that outputs a voltage proportional to absolute temperature, the circuit shown in Fig. 3 takes advantage of the fact that the difference in base-emitter voltage ΔV BE of bipolar transistors with different current densities is proportional to absolute temperature. The circuit shown in the diagram is known (I.E.E.
State Circuits (IEEE J.Solid−State Ci
18, 1983, pages 707-716). The circuit in Figure 3 consists of four bipolar transistors 1, 2, 3, 4 and transistors on both sides (1, 3).
and 2, 4) with equal current, and the base-emitter voltage difference ΔV BE between transistors 1 and 2.
The emitter area of the transistor 1 is selected to be twice that of the other transistors 2, 3, and 4.

第3図の回路においては、4つのバイポーラト
ランジスタを流れる電流が等しく、この結果、ト
ランジスタ2,3,4のベース・エミツタ間電圧
はすべて等しくなる。一方、トランジスタ1は、
トランジスタ2,3,4と同じ電流で動作する
が、そのエミツタ面積はトランジスタ2,3,4
の2倍であるので、電流密度はトランジスタ2,
3,4のそれの1/2となる。このため、トランジ
スタ1のベース・エミツタ間電圧は、トランジス
タ2,3,4のそれと、ΔVBE=(kT/q)ln
(2)だけ異なる。
In the circuit of FIG. 3, the currents flowing through the four bipolar transistors are equal, and as a result, the base-emitter voltages of transistors 2, 3, and 4 are all equal. On the other hand, transistor 1 is
It operates with the same current as transistors 2, 3, and 4, but its emitter area is smaller than that of transistors 2, 3, and 4.
Since the current density is twice that of transistor 2,
It will be 1/2 of that of 3 and 4. Therefore, the base-emitter voltage of transistor 1 is equal to that of transistors 2, 3, and 4, and ΔV BE = (kT/q) ln
Only (2) is different.

この回路において、トランジスタ2,3,4の
ベース・エミツタ間電圧をVBEとすると、接地電
位に対してトランジスタ2のベースの電位は
VBE、トランジスタ3のベースの電位には2VBE
なる。一方、トランジスタ1のベース電位は、ト
ランジスタ3のベース電位2VBEからトランジス
タ4のベース電位VBEを引いた値、すなわちVBE
になる。トランジスタ1のベース・エミツタ間電
圧は、他のそれとΔVBEだけ異なるため、トラン
ジスタ1のエミツタ電位は(kT/q)ln(2)と
なる。すなわち、この従来例によれば、絶対温度
に比例した電圧を、抵抗6の電圧降下として検出
することがきる。なお、抵抗6の抵抗値をRとす
ると、回路の両側を流れる電流は〔(kT/q)ln
(2)〕/Rとなり、これも絶対温度に比例する。
In this circuit, if the base-emitter voltage of transistors 2, 3, and 4 is V BE , then the base potential of transistor 2 is
V BE , the potential at the base of transistor 3 is 2V BE . On the other hand, the base potential of transistor 1 is the value obtained by subtracting the base potential V BE of transistor 4 from the base potential 2V BE of transistor 3, that is, V BE
become. Since the base-emitter voltage of transistor 1 differs from the others by ΔV BE , the emitter potential of transistor 1 is (kT/q)ln(2). That is, according to this conventional example, a voltage proportional to the absolute temperature can be detected as a voltage drop across the resistor 6. Note that if the resistance value of resistor 6 is R, the current flowing on both sides of the circuit is [(kT/q)ln
(2)]/R, which is also proportional to the absolute temperature.

ところで、現在、温度検出器をはじめとする多
くの集積化検出器は多機能化、インテリジエント
化を指向しており、これらの目標を実現する集積
回路技術としては、バイポーラ技術よりもMOS
技術の方が期待されている。すなわち、将来の集
積化検出器には、ある種の半導体検知回路と同一
シリコン基板上に、他の半導体検知素子を複合化
すること及び増幅機能、マルチプレツクス機能、
チツプ内での演算処理機能、コンピユータとのデ
イジタルインターフエースを可能にするA/D変
換機能及びデイジタル信号処理機能などを搭載す
ることが要求される。これらの要求には、スイツ
チトキヤパシタ回路、アナログ・スイツチ、A/
D変換、マイクロプロセツサなどを含むアナロ
グ・デイジタル混載回路の分野で実績があり、バ
イポーラ技術に比べ、高入力抵抗、低消費電力
で、大規模集積化が可能なMOS集積回路技術が
適している。
By the way, many integrated detectors such as temperature detectors are currently aiming to become multi-functional and intelligent, and MOS is preferred over bipolar technology as an integrated circuit technology to achieve these goals.
There are high expectations for technology. In other words, future integrated detectors will incorporate certain semiconductor sensing circuits and other semiconductor sensing elements on the same silicon substrate, as well as amplification functions, multiplexing functions,
It is required to be equipped with an arithmetic processing function within the chip, an A/D conversion function that enables digital interface with a computer, a digital signal processing function, etc. These requirements include switch capacitor circuits, analog switches,
MOS integrated circuit technology, which has a proven track record in the field of analog/digital hybrid circuits including D conversion and microprocessors, is more suitable than bipolar technology because it has high input resistance, low power consumption, and can be integrated on a large scale. .

ところが、第3図に示した周知の集積化温度検
出回路の回路構成は、バイポーラ集積化を前提と
しており、標準のMOS集積化プロセスとは適合
し得ないものであつた。
However, the circuit configuration of the well-known integrated temperature detection circuit shown in FIG. 3 is based on bipolar integration, and cannot be compatible with standard MOS integration processes.

上記問題点を解決するものとして、MOS集積
回路で実現できる第4図に示すような回路が報告
されている(センサーズ・アンド・アクチユエー
ターズ(Sensors and Actuators)6巻、1984
年、191−200ページ)。すなわち、第4図の回路
は、接合面積の異なる2つのダイオード11,1
2、これらの電流源として働くMOSFET13,
14及び該MOSFET13,14にバイアス電圧
を供給するバイアス回路を構成するMOSFET1
5〜18からなる。ダイオード11,12の順方
向電流Iiは次式で与えられる。
As a solution to the above problems, a circuit as shown in Figure 4, which can be realized using MOS integrated circuits, has been reported (Sensors and Actuators, Vol. 6, 1984).
(2010, pp. 191-200). That is, the circuit of FIG. 4 has two diodes 11, 1 with different junction areas.
2. MOSFET 13 which acts as these current sources,
14 and MOSFET 1 constituting a bias circuit that supplies bias voltage to the MOSFETs 13 and 14.
It consists of 5 to 18. The forward current I i of the diodes 11 and 12 is given by the following equation.

Ii=ISAiexp(qVi/kT) ここで、ISはダイオードの飽和電流、Aiは接合
面積、Viは順方向電圧降下をそれぞれ表してい
る。したがつて、第4図の回路における2つのダ
イオード11,12の順方向電圧降下V1,V2
差(V2−V1)は次式で与えられる。
I i =I S A i exp (qV i /kT) Here, I S represents the saturation current of the diode, A i represents the junction area, and V i represents the forward voltage drop. Therefore, the difference (V 2 -V 1 ) between the forward voltage drops V 1 and V 2 of the two diodes 11 and 12 in the circuit of FIG. 4 is given by the following equation.

V2−V1=(kT/q)ln(nA1/A2) ここで、nはダイオード11とダイオード12
を流れる電流I1とI2の比(I1/I2)であり、電流
ミラーを形成するMOSFET13,14の縦横比
(W/L比)の比によつて決定される。上式から
明らかなように、第4図の回路では、異なる電流
密度で動作する2つのダイオードの順方向電圧降
下の差として、絶対温度に比例した電圧が得られ
る。本従来例におけるp−n接合ダイオード1
1,12は、P型半導体基板中のN−ウエルをカ
ソード、p+拡散領域をアノードとして、N−ウ
エルCMOS製造プロセスで容易に実現可能であ
る。
V 2 −V 1 = (kT/q)ln(nA 1 /A 2 ) where n is the diode 11 and diode 12
This is the ratio (I 1 /I 2 ) of the currents I 1 and I 2 flowing through the current mirror, and is determined by the ratio of the aspect ratio (W/L ratio) of the MOSFETs 13 and 14 forming the current mirror. As is clear from the above equation, in the circuit of FIG. 4, a voltage proportional to the absolute temperature is obtained as the difference in forward voltage drops of two diodes operating at different current densities. P-n junction diode 1 in this conventional example
1 and 12 can be easily realized by an N-well CMOS manufacturing process using the N-well in the P-type semiconductor substrate as the cathode and the p + diffusion region as the anode.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上、MOS集積化に適した半導体温度検出回
路の従来例について述べた。しかしながら、第4
図の回路では、ダイオード11,12のアノード
電位が電源線電圧(この例では接地電圧)に近い
値となるため、増幅回路の同相入力範囲が非常に
大きくないとこれらの間の電位差を増幅すること
がむずかしいという欠点があつた。
The above describes conventional examples of semiconductor temperature detection circuits suitable for MOS integration. However, the fourth
In the circuit shown in the figure, the anode potential of diodes 11 and 12 is close to the power line voltage (ground voltage in this example), so unless the common mode input range of the amplifier circuit is very large, the potential difference between them will be amplified. The drawback was that it was difficult to do.

また、バイポーラICに用いられていた前記第
3図の温度検出回路は、根本的にバイポーラ製造
プロセスを前提としており、コレクタが電源電圧
以外の電位となるため、その回路構成を標準の
MOS製造プロセスで実現することは不可能であ
つた。
In addition, the temperature detection circuit shown in Figure 3 used in bipolar ICs is fundamentally based on a bipolar manufacturing process, and the collector is at a potential other than the power supply voltage, so the circuit configuration is different from the standard one.
This would have been impossible to achieve using the MOS manufacturing process.

以上のように、従来の半導体温度検出回路に
は、出力信号の処理が容易で、かつMOS集積化
に適したものがなかつた。
As described above, there is no conventional semiconductor temperature detection circuit that can easily process output signals and is suitable for MOS integration.

本発明は上記従来技術の問題点を解決するため
になされたもので、その目的は、MOS集積化に
適した半導体温度検出回路を提供することにあ
る。
The present invention has been made to solve the problems of the prior art described above, and its purpose is to provide a semiconductor temperature detection circuit suitable for MOS integration.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はコレクタ及びベースがそれぞれ共通に
接続され、該コレクタが第1の電源線に接続され
たバイポーラトランジスタの対と、反転入力端子
が前記バイポーラトランジスタの対の一方のエミ
ツタに、非反転入力端子が第1の抵抗を介して他
方のエミツタに接続されるとともに、共通接続さ
れた前記ベースに出力端子が接続された第1の演
算増幅器と、該第1の演算増幅器の前記非反転入
力端子及び反転入力端子と第2の電源線との間に
それぞれ接続された第2及び第3の抵抗と、反転
入力端子が第4及び第5の抵抗を介して出力端子
及び電圧印加端子にそれぞれ接続されるとともに
非反転入力端子が前記第1及び第2の抵抗の接続
点に結ばれた第2の演算増幅器とを備えたことを
特徴とする半導体温度検出回路である。
The present invention provides a pair of bipolar transistors whose collectors and bases are connected in common, and whose collectors are connected to a first power supply line, an inverting input terminal connected to the emitter of one of the bipolar transistors, and a non-inverting input terminal connected to the emitter of one of the bipolar transistors. is connected to the other emitter via a first resistor, and has an output terminal connected to the commonly connected base; the non-inverting input terminal of the first operational amplifier; second and third resistors respectively connected between the inverting input terminal and the second power supply line; and the inverting input terminal being connected to the output terminal and the voltage application terminal via fourth and fifth resistors, respectively. and a second operational amplifier having a non-inverting input terminal connected to a connection point between the first and second resistors.

〔実施例〕〔Example〕

以下、実施例により本発明を詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

第1図は本発明の一実施例を示す構成図であ
る。図において、21,22はコレクタ及びベー
スが共通に接続されたバイポーラトランジスタの
対、31,32および33は抵抗、20及び40
は演算増幅器であり、抵抗31と抵抗32の接続
点に得られる電圧を演算増幅器40と抵抗41及
び42からなる非反転増幅回路を介して取り出す
構成になつている。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 21 and 22 are a pair of bipolar transistors whose collectors and bases are connected in common, 31, 32 and 33 are resistors, and 20 and 40
is an operational amplifier, and is configured to take out the voltage obtained at the connection point of the resistor 31 and the resistor 32 via a non-inverting amplifier circuit consisting of an operational amplifier 40 and resistors 41 and 42.

本実施例における対のバイポーラトランジスタ
21,22のコレクタ及びベースは、それぞれ共
通接続されて電源電圧供給端子23及び演算増幅
器20の出力端子24に導かれており、エミツタ
はそれぞれ抵抗33及び抵抗31,32を介して
接地端子に導かれている。一方、演算増幅器20
の反転入力端子25はトランジスタ21のエミツ
タに、非反転入力端子26はトランジスタ22の
エミツタに接続された抵抗31と抵抗32の中点
にそれぞれ接続されている。そして、抵抗31と
抵抗32の中点電圧が演算増幅器40と抵抗41
及び42からなる非反転増幅回路に導かれ、増幅
されて該増幅器40の出力端子より取り出され
る。また、電圧印加端子43には、抵抗41と抵
抗42とを介して出力電圧のオフセツトを調整す
るための適当な電圧が印加さている。
The collectors and bases of the pair of bipolar transistors 21 and 22 in this embodiment are connected in common and led to the power supply voltage supply terminal 23 and the output terminal 24 of the operational amplifier 20, and the emitters are connected to the resistor 33 and the resistor 31, respectively. 32 to the ground terminal. On the other hand, the operational amplifier 20
The inverting input terminal 25 is connected to the emitter of the transistor 21, and the non-inverting input terminal 26 is connected to the midpoint between the resistors 31 and 32, which are connected to the emitter of the transistor 22. Then, the midpoint voltage of the resistor 31 and the resistor 32 is the voltage between the operational amplifier 40 and the resistor 41.
and 42, where it is amplified and taken out from the output terminal of the amplifier 40. Further, an appropriate voltage is applied to the voltage application terminal 43 via a resistor 41 and a resistor 42 to adjust the offset of the output voltage.

次に、本実施例において抵抗31と抵抗32と
の接続点26に得られる電圧の温度特性について
説明する。第1図の回路において、トランジスタ
21及び22のベース・エミツタ間電圧をVbe1
及びVbe2、コレクタ電流をI1及びI2とし、抵抗3
1,32,33の抵抗値をそれぞれR1,R2,R3
とする。本実施例における演算増幅器20は、そ
の高い開放利得と入力抵抗とによつて、非反転入
力端子と反転入力端子との間の電圧差を増幅し、
結果として、反転入力端子25の電圧が、非反転
入力端子26の電圧I2・R2と等しくなるように該
増幅器20の出力電圧、すなわちトランジスタ2
1及び22のベース端子24の電圧を制御する。
したがつて、共通接続されたトランジスタ21,
22のベース電圧をVBとすると、回路各部の電
圧関係は次式で表される。
Next, the temperature characteristics of the voltage obtained at the connection point 26 between the resistor 31 and the resistor 32 in this embodiment will be explained. In the circuit shown in FIG. 1, the base-emitter voltage of transistors 21 and 22 is set to Vbe 1
and Vbe 2 , the collector currents are I 1 and I 2 , and the resistor 3
The resistance values of 1, 32, and 33 are R 1 , R 2 , R 3 respectively
shall be. The operational amplifier 20 in this embodiment amplifies the voltage difference between the non-inverting input terminal and the inverting input terminal by its high open-circuit gain and input resistance,
As a result, the output voltage of the amplifier 20 , that is, the transistor 2
The voltage at the base terminals 24 of 1 and 22 is controlled.
Therefore, the commonly connected transistors 21,
Letting the base voltage of 22 be VB , the voltage relationship of each part of the circuit is expressed by the following equation.

VB=Vbe1+I2・R2 ここで、 I2=(Vbe1−Vbe2)/R1 であるから、抵抗31と抵抗32との接続点26
に得られる電圧VMは、次式で与えられる。
V B = Vbe 1 + I 2 · R 2 Here, since I 2 = (Vbe 1 − Vbe 2 )/R 1 , the connection point 26 between the resistors 31 and 32
The voltage V M obtained at is given by the following equation.

VM=I2・R2=(R2/R1)・ΔVBE 上式において、ΔVBEはVbe1とVbe2の差であ
り、Vbe1,Vbe2はそれぞれ、 Vbe1=(kT/q)・ln(I1/IS1) Vbe2=(kT/q)・ln(I2/IS2) k:ボルツマン定数 T:絶対温度 q:電子の電荷 IS1:トランジスタ21の飽和電流 IS2:トランジスタ22の飽和電流 であらわされるから、ΔVBEは、次式で与えられ
る。
V M = I 2 · R 2 = (R 2 / R 1 ) · ΔV BE In the above formula, ΔV BE is the difference between Vbe 1 and Vbe 2, and Vbe 1 and Vbe 2 are respectively Vbe 1 = (kT/ q)・ln(I 1 /I S1 ) Vbe 2 = (kT/q)・ln(I 2 /I S2 ) k: Boltzmann constant T: Absolute temperature q: Electron charge I S1 : Saturation current I of transistor 21 S2 : Since it is expressed as the saturation current of the transistor 22, ΔV BE is given by the following equation.

ΔVBE=(kT/q)・ln(I1IS2/I2IS1) =(kT/q)・ln(R2IS2/R3IS1) すなわち、本実施例において、抵抗31と抵抗
32との接続点26に得られる電圧VMは絶対温
度に比例したものとなる。該電圧VMは、演算増
幅器40と抵抗41及び42からなる非反転増幅
回路で増幅される。いま、抵抗41及び抵抗42
の抵抗値をR11及びR12、電圧印加端子43に加
わる電圧をVRとすると、演算増幅器40の出力
端子に得られる本検出回路の出力電圧V0は、次
式で与えられる。
ΔV BE = (kT/q)・ln(I 1 I S2 /I 2 I S1 ) = (kT/q)・ln(R 2 I S2 /R 3 I S1 ) In other words, in this example, the resistor 31 and The voltage V M obtained at the connection point 26 with the resistor 32 is proportional to the absolute temperature. The voltage V M is amplified by a non-inverting amplifier circuit consisting of an operational amplifier 40 and resistors 41 and 42. Now, resistor 41 and resistor 42
Assuming that the resistance values of are R 11 and R 12 and the voltage applied to the voltage application terminal 43 is V R , the output voltage V 0 of this detection circuit obtained at the output terminal of the operational amplifier 40 is given by the following equation.

V0=(1+R12/R11)・(R2/R1)・(kT/q)・ln
(R2IS2/R3IS1)−(R12/R11)・VR 上式から明らかなように、本実施例における検
出回路では、絶対温度に比例した電圧VMに、所
望の感度係数(1+R12/R11)とオフセツト電
圧=(R12/R11)・VRを付与した出力電圧V0を得
ることができる。したがつて、本実施例によれば
単に絶対温度だけでなく、一般に広く用いられて
いる摂氏や華氏に対応した出力電圧を取り出すこ
とが可能になる。
V 0 = (1+R 12 /R 11 )・(R 2 /R 1 )・(kT/q)・ln
(R 2 I S2 /R 3 I S1 )−(R 12 /R 11 )・V RAs is clear from the above equation, the detection circuit in this embodiment applies the desired voltage to the voltage V M proportional to the absolute temperature. The output voltage V 0 can be obtained by adding the sensitivity coefficient (1+R 12 /R 11 ) and the offset voltage=( R 12 /R 11 )·VR. Therefore, according to this embodiment, it is possible to extract an output voltage corresponding not only to absolute temperature but also to Celsius or Fahrenheit, which are generally widely used.

本実施例における回路構成上の大きな特徴は、
バイポーラトランジスタ21及び22のコレクタ
が電源電圧供給端子23に共通接続されている点
にある。バイポーラトランジスタを用いた従来の
温度検出回路では、コレクタが電源電圧供給端子
或いは接続端子などのコモン端子(回路中の最高
又は最低電位)に接続されるようには構成されて
おらず、そのような接続を許容するトランジスタ
を標準のMOSプロセスで製作することは不可能
であつた。
The major features of the circuit configuration in this example are as follows:
The point is that the collectors of bipolar transistors 21 and 22 are commonly connected to a power supply voltage supply terminal 23. Conventional temperature detection circuits using bipolar transistors are not configured so that the collector is connected to a common terminal (highest or lowest potential in the circuit) such as a power supply voltage supply terminal or a connection terminal. It was not possible to fabricate transistors that would allow this connection using standard MOS processes.

これに対して、本実施例に用いられるトランジ
スタ21及び22は、コレクタが共通でよいの
で、第2図にその断面を示すように、CMOS集
積回路を形成するためのN型半導体基板34をコ
レクタ、P−ウエル領域35をベース、Nチヤン
ネルトランジスタのソース・ドレインを形成する
ためのn+領域36をエミツタとする縦型バイポ
ーラトランジスタとして標準のMOSプロセスで
実現できる。また、第1図の抵抗31,32,3
3としては、例えばシリコン・クロム(SiCr)
薄膜抵抗など、トリミングが可能で精度が良く、
温度係数の小さい抵抗素子が容易に集積化可能で
ある。
On the other hand, since the transistors 21 and 22 used in this embodiment may have a common collector, as shown in the cross section of FIG. , can be realized by a standard MOS process as a vertical bipolar transistor having the P-well region 35 as a base and the n + region 36 for forming the source and drain of an N-channel transistor as an emitter. Also, the resistors 31, 32, 3 in FIG.
For example, silicon chromium (SiCr)
Trimming is possible and has good precision, such as thin film resistors.
Resistance elements with small temperature coefficients can be easily integrated.

また、本実施例では、抵抗31,32,33の
抵抗値の設定によりトランジスタの動作点を適当
に選ぶことができ、かつ抵抗31と抵抗32との
接続点に得られる絶対温度に比例した電圧を演算
増幅器40と抵抗41及び42からなる非反転増
幅回路で増幅(感度調整)及びオフセツト調整す
るので出力信号の後処理は極めて容易になる。
Further, in this embodiment, the operating point of the transistor can be appropriately selected by setting the resistance values of the resistors 31, 32, and 33, and the voltage proportional to the absolute temperature obtained at the connection point of the resistors 31 and 32 is Since the output signal is amplified (sensitivity adjusted) and offset adjusted by a non-inverting amplifier circuit consisting of an operational amplifier 40 and resistors 41 and 42, post-processing of the output signal becomes extremely easy.

したがつて、本実施例によれば、出力信号の後
処理が容易で、かつMOS集積化に適した優れた
半導体温度検出回路が得られる。
Therefore, according to this embodiment, it is possible to obtain an excellent semiconductor temperature detection circuit in which post-processing of the output signal is easy and is suitable for MOS integration.

上記実施例では、N型半導体基板を用いるP−
ウエルCMOS製造プロセスを想定し、バイポー
ラトランジスタをn−p−n型としたが、P型半
導体基板を用いるN−ウエルCMOS製造プロセ
スの場合にも、p−n−pトランジスタを用いて
同様な回路が実現可能である。
In the above embodiment, a P-type semiconductor substrate using an N-type semiconductor substrate is used.
Although the bipolar transistor is an n-p-n type assuming a well CMOS manufacturing process, a similar circuit using a p-n-p transistor can also be used in an N-well CMOS manufacturing process using a P-type semiconductor substrate. is possible.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、上記従来技術の
欠点がことごとく解消され、MOS集積化に適し
た極めて有用な半導体温度検出回路が実現され
る。本発明による温度検出回路は半導体検出器の
マイクロコンピユータとの組合せによるインテリ
ジエント化に寄与し、その効果は大きいものであ
る。
As described above, according to the present invention, all the drawbacks of the above-mentioned conventional techniques are eliminated, and an extremely useful semiconductor temperature detection circuit suitable for MOS integration is realized. The temperature detection circuit according to the present invention contributes to making the semiconductor detector intelligent by combining it with a microcomputer, and its effects are significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す回路図、第
2図はこの実施例の構成要素である縦型バイポー
ラトランジスタの構造の一例を示す模式的断面
図、第3図及び第4図はそれぞれ半導体温度検出
回路の従来例を示す回路図である。 20,40……演算増幅器、21,22……バ
イポーラトランジスタ、23……電流電圧供給端
子、24……共通ベース端子、25……反転入力
端子、26……非反転入力端子(温度検出回路出
力端子)、31,32,33,41,42……抵
抗素子、34……N型半導体基板、35……P−
ウエル領域、36……n+領域、43……電圧印
加端子。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a schematic cross-sectional view showing an example of the structure of a vertical bipolar transistor which is a component of this embodiment, and FIGS. 3 and 4 are FIG. 3 is a circuit diagram showing a conventional example of a semiconductor temperature detection circuit. 20, 40... operational amplifier, 21, 22... bipolar transistor, 23... current voltage supply terminal, 24... common base terminal, 25... inverting input terminal, 26... non-inverting input terminal (temperature detection circuit output terminal), 31, 32, 33, 41, 42...resistance element, 34...N-type semiconductor substrate, 35...P-
Well region, 36...n + region, 43... Voltage application terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 コレクタ及びベースがそれぞれ共通に接続さ
れ、該コレクタが第1の電源線に接続されたバイ
ポーラトランジスタの対と、反転入力端子が前記
バイポーラトランジスタの対の一方のエミツタ
に、非反転入力端子が第1の抵抗を介して他方の
エミツタに接続されるとともに、共通接続された
前記ベースに出力端子が接続された第1の演算増
幅器と、該第1の演算増幅器の前記非反転入力端
子及び反転入力端子と第2の電源線との間にそれ
ぞれ接続された第2及び第3の抵抗と、反転入力
端子が第4及び第5の抵抗を介して出力端子及び
電圧印加端子にそれぞれ接続されるとともに非反
転入力端子が前記第1及び第2の抵抗の接続点に
結ばれた第2の演算増幅器とを備えたことを特徴
とする半導体温度検出回路。
1 A pair of bipolar transistors whose collectors and bases are connected in common, and whose collectors are connected to a first power supply line; an inverting input terminal is connected to the emitter of one of the bipolar transistors, and a non-inverting input terminal is connected to the emitter of one of the bipolar transistors. a first operational amplifier whose output terminal is connected to the other emitter through one resistor and whose output terminal is connected to the commonly connected base; and the non-inverting input terminal and the inverting input of the first operational amplifier. second and third resistors respectively connected between the terminal and the second power supply line; and the inverting input terminal connected to the output terminal and the voltage application terminal via fourth and fifth resistors, respectively; and a second operational amplifier having a non-inverting input terminal connected to a connection point between the first and second resistors.
JP62220650A 1987-09-02 1987-09-02 Semiconductor temperature detecting circuit Granted JPS6463827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62220650A JPS6463827A (en) 1987-09-02 1987-09-02 Semiconductor temperature detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62220650A JPS6463827A (en) 1987-09-02 1987-09-02 Semiconductor temperature detecting circuit

Publications (2)

Publication Number Publication Date
JPS6463827A JPS6463827A (en) 1989-03-09
JPH0569456B2 true JPH0569456B2 (en) 1993-10-01

Family

ID=16754292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62220650A Granted JPS6463827A (en) 1987-09-02 1987-09-02 Semiconductor temperature detecting circuit

Country Status (1)

Country Link
JP (1) JPS6463827A (en)

Also Published As

Publication number Publication date
JPS6463827A (en) 1989-03-09

Similar Documents

Publication Publication Date Title
KR940005987B1 (en) Bandgap reference valtage circuit
JP3586073B2 (en) Reference voltage generation circuit
US4593208A (en) CMOS voltage and current reference circuit
KR101829416B1 (en) Compensated bandgap
US4877951A (en) Photosensitive position sensor
JPH0570326B2 (en)
JP2749925B2 (en) IC temperature sensor
JPH09229778A (en) Integrated-circuited temperature sensor
US4634897A (en) Comparator having a hysteresis characteristic
JPH0784659A (en) Curvature correcting circuit for voltage reference
US6215353B1 (en) Stable voltage reference circuit
EP0196893A2 (en) Temperature compensated active resistor
US4978868A (en) Simplified transistor base current compensation circuitry
US4924113A (en) Transistor base current compensation circuitry
JP3322553B2 (en) Temperature detection circuit and test method thereof
JPH03244207A (en) Current mirror functioning as compensation of base current in combination
US6605987B2 (en) Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence
JPH0569457B2 (en)
JPH0569456B2 (en)
JPH0571891B2 (en)
JP2827397B2 (en) Semiconductor optical position detector
JPH02253319A (en) Reference voltage circuit
JPH0456935B2 (en)
US4859966A (en) Current amplifier circuit and a current amplifying type differential current converter circuit
JP2609617B2 (en) Current generation circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

EXPY Cancellation because of completion of term