JPH0567965A - プログラム可能型論理デバイス - Google Patents
プログラム可能型論理デバイスInfo
- Publication number
- JPH0567965A JPH0567965A JP3229257A JP22925791A JPH0567965A JP H0567965 A JPH0567965 A JP H0567965A JP 3229257 A JP3229257 A JP 3229257A JP 22925791 A JP22925791 A JP 22925791A JP H0567965 A JPH0567965 A JP H0567965A
- Authority
- JP
- Japan
- Prior art keywords
- block
- logic circuit
- logic
- physical information
- compile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、論理回路機能をプログラム可能とす
るプログラム可能型論理デバイスに関し、生産されたプ
ログラム可能型論理デバイスの持つ論理回路機能情報を
容易に入手可能とすることを目的とする。 【構成】論理回路機能をプログラム可能として、設定さ
れる物理情報により規定される論理回路機能を発揮する
論理回路ブロック２と、論理回路ブロック２の論理回路
機能を規定する物理情報を記憶する物理情報記憶ブロッ
ク３とを備えるプログラム可能型論理デバイスにおい
て、論理回路を記述するソースプログラムと、このソー
スプログラムに対してのコンパイル処理により生成され
る上記物理情報との間のコンパイル処理及び逆コンパイ
ル処理を実行するコンパイルブロック４を備えるように
構成する。
るプログラム可能型論理デバイスに関し、生産されたプ
ログラム可能型論理デバイスの持つ論理回路機能情報を
容易に入手可能とすることを目的とする。 【構成】論理回路機能をプログラム可能として、設定さ
れる物理情報により規定される論理回路機能を発揮する
論理回路ブロック２と、論理回路ブロック２の論理回路
機能を規定する物理情報を記憶する物理情報記憶ブロッ
ク３とを備えるプログラム可能型論理デバイスにおい
て、論理回路を記述するソースプログラムと、このソー
スプログラムに対してのコンパイル処理により生成され
る上記物理情報との間のコンパイル処理及び逆コンパイ
ル処理を実行するコンパイルブロック４を備えるように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路機能をプログ
ラム可能とするプログラム可能型論理デバイスに関し、
特に、生産されたプログラム可能型論理デバイスの持つ
論理回路機能情報を容易に入手可能とするプログラム可
能型論理デバイスに関する。
ラム可能とするプログラム可能型論理デバイスに関し、
特に、生産されたプログラム可能型論理デバイスの持つ
論理回路機能情報を容易に入手可能とするプログラム可
能型論理デバイスに関する。
【０００２】ＰＬＤ等のようなプログラム可能型論理デ
バイスでは、設定されるヒューズ情報により規定される
論理回路機能を発揮していくことになる。このようなプ
ログラム可能型論理デバイスの発揮する論理回路機能に
障害が発生する場合には、その論理回路機能情報を解析
していく必要がでてくるのであるが、この論理回路機能
情報は、プログラム可能型論理デバイスから簡単に入手
できるようにしていくことが好ましい。
バイスでは、設定されるヒューズ情報により規定される
論理回路機能を発揮していくことになる。このようなプ
ログラム可能型論理デバイスの発揮する論理回路機能に
障害が発生する場合には、その論理回路機能情報を解析
していく必要がでてくるのであるが、この論理回路機能
情報は、プログラム可能型論理デバイスから簡単に入手
できるようにしていくことが好ましい。
【０００３】
【従来の技術】従来、ＰＬＤ等のようなプログラム可能
型論理デバイスでは、図５に示すように、パーソナルコ
ンピュータ等の開発ツールでもって開発専用言語を使用
して論理回路を記述する論理ソースプログラムを作成
し、専用コンパイラにより、その論理ソースプログラム
をコンパイルすることでヒューズデータを作成して、Ｐ
ＬＤライタ等により、そのヒューズデータをプログラム
可能型論理デバイスに設定していくことで、その論理回
路機能を設定していくように処理していた。
型論理デバイスでは、図５に示すように、パーソナルコ
ンピュータ等の開発ツールでもって開発専用言語を使用
して論理回路を記述する論理ソースプログラムを作成
し、専用コンパイラにより、その論理ソースプログラム
をコンパイルすることでヒューズデータを作成して、Ｐ
ＬＤライタ等により、そのヒューズデータをプログラム
可能型論理デバイスに設定していくことで、その論理回
路機能を設定していくように処理していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術によるならば、開発ツールで作成した論理
ソースプログラムを見ない限りプログラム可能型論理デ
バイスに設定されている論理回路機能情報を知ることが
できないという問題点があった。これから、デバグ時や
障害発生時等に、プログラム可能型論理デバイスの論理
的動作を解析する必要がある場合に、論理ソースプログ
ラムの開発設計者であるならば、手元に管理されている
論理ソースプログラムに従って、そのプログラム可能型
論理デバイスに設定されている論理回路機能情報を知る
ことができるものの、論理ソースプログラムを参照する
ことのできないユーザ等は、その論理回路機能情報を知
ることができないという問題点があった。
うな従来技術によるならば、開発ツールで作成した論理
ソースプログラムを見ない限りプログラム可能型論理デ
バイスに設定されている論理回路機能情報を知ることが
できないという問題点があった。これから、デバグ時や
障害発生時等に、プログラム可能型論理デバイスの論理
的動作を解析する必要がある場合に、論理ソースプログ
ラムの開発設計者であるならば、手元に管理されている
論理ソースプログラムに従って、そのプログラム可能型
論理デバイスに設定されている論理回路機能情報を知る
ことができるものの、論理ソースプログラムを参照する
ことのできないユーザ等は、その論理回路機能情報を知
ることができないという問題点があった。
【０００５】このように、従来のプログラム可能型論理
デバイスでは、一度生産されてしまうと、その中に設定
されている論理回路機能情報を直接知ることができない
という問題点があったのである。
デバイスでは、一度生産されてしまうと、その中に設定
されている論理回路機能情報を直接知ることができない
という問題点があったのである。
【０００６】本発明はかかる事情に鑑みてなされたもの
であって、生産されたプログラム可能型論理デバイスの
持つ論理回路機能情報を容易に入手可能とする新たなプ
ログラム可能型論理デバイスの提供を目的とするもので
ある。
であって、生産されたプログラム可能型論理デバイスの
持つ論理回路機能情報を容易に入手可能とする新たなプ
ログラム可能型論理デバイスの提供を目的とするもので
ある。
【０００７】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明により構成されるプログ
ラム可能型論理デバイスである。
を図示する。図中、１は本発明により構成されるプログ
ラム可能型論理デバイスである。
【０００８】この本発明により構成されるプログラム可
能型論理デバイス１は、論理回路機能をプログラム可能
として、設定される物理情報により規定される論理回路
機能を発揮する論理回路ブロック２と、論理回路ブロッ
ク２の論理回路機能を規定する物理情報を記憶する物理
情報記憶ブロック３と、論理回路を記述するソースプロ
グラムと、このソースプログラムに対してのコンパイル
処理により生成されて物理情報記憶ブロック３に記憶さ
れる物理情報との間のコンパイル処理及び逆コンパイル
処理を実行するコンパイルブロック４と、外部の開発ツ
ールとプログラム可能型論理デバイス１との間のインタ
フェース処理を実行するインタフェースブロック５とを
備える。
能型論理デバイス１は、論理回路機能をプログラム可能
として、設定される物理情報により規定される論理回路
機能を発揮する論理回路ブロック２と、論理回路ブロッ
ク２の論理回路機能を規定する物理情報を記憶する物理
情報記憶ブロック３と、論理回路を記述するソースプロ
グラムと、このソースプログラムに対してのコンパイル
処理により生成されて物理情報記憶ブロック３に記憶さ
れる物理情報との間のコンパイル処理及び逆コンパイル
処理を実行するコンパイルブロック４と、外部の開発ツ
ールとプログラム可能型論理デバイス１との間のインタ
フェース処理を実行するインタフェースブロック５とを
備える。
【０００９】
【作用】本発明では、論理回路の開発設計者は、開発専
用言語に従いパーソナルコンピュータ等の開発ツールと
対話することで論理回路を記述するソースプログラムを
作成すると、この作成したソースプログラムを直接プロ
グラム可能型論理デバイス１に入力する。インタフェー
スブロック５を介してこのソースプログラムを受け取る
と、コンパイルブロック４は、このソースプログラムを
コンパイルすることで、論理回路ブロック２の論理回路
機能を規定する物理情報を作成して物理情報記憶ブロッ
ク３に展開し、この物理情報の展開処理を受けて、論理
回路ブロック２は、論理回路の開発設計者の希望する論
理回路機能を発揮するデバイスとして動作することにな
る。
用言語に従いパーソナルコンピュータ等の開発ツールと
対話することで論理回路を記述するソースプログラムを
作成すると、この作成したソースプログラムを直接プロ
グラム可能型論理デバイス１に入力する。インタフェー
スブロック５を介してこのソースプログラムを受け取る
と、コンパイルブロック４は、このソースプログラムを
コンパイルすることで、論理回路ブロック２の論理回路
機能を規定する物理情報を作成して物理情報記憶ブロッ
ク３に展開し、この物理情報の展開処理を受けて、論理
回路ブロック２は、論理回路の開発設計者の希望する論
理回路機能を発揮するデバイスとして動作することにな
る。
【００１０】一方、ユーザ等は、プログラム可能型論理
デバイス１の論理的動作を解析する必要がある場合に
は、インタフェースブロック５を介してコンパイルブロ
ック４に対して逆コンパイル処理を指示する。この逆コ
ンパイル処理の指示を受け取ると、コンパイルブロック
４は、物理情報記憶ブロック３に展開されている物理情
報を逆コンパイルすることで、その物理情報の作成元と
なった論理回路のソースプログラムを作成して外部の開
発ツールに出力していく。この出力処理により、ユーザ
等は、プログラム可能型論理デバイス１の論理的動作を
解析することができることになる。
デバイス１の論理的動作を解析する必要がある場合に
は、インタフェースブロック５を介してコンパイルブロ
ック４に対して逆コンパイル処理を指示する。この逆コ
ンパイル処理の指示を受け取ると、コンパイルブロック
４は、物理情報記憶ブロック３に展開されている物理情
報を逆コンパイルすることで、その物理情報の作成元と
なった論理回路のソースプログラムを作成して外部の開
発ツールに出力していく。この出力処理により、ユーザ
等は、プログラム可能型論理デバイス１の論理的動作を
解析することができることになる。
【００１１】このように、本発明では、生産されたプロ
グラム可能型論理デバイス１の持つ論理回路機能情報
を、そのプログラム可能型論理デバイス１から直接入手
できるようになることから、論理回路の開発設計者以外
の者であっても、プログラム可能型論理デバイス１の論
理的動作を解析できるようになるのである。
グラム可能型論理デバイス１の持つ論理回路機能情報
を、そのプログラム可能型論理デバイス１から直接入手
できるようになることから、論理回路の開発設計者以外
の者であっても、プログラム可能型論理デバイス１の論
理的動作を解析できるようになるのである。
【００１２】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明により構成されるプログラム可能型
論理デバイス１の一実施例を図示する。図中、１０は論
理素子アレイ、１１は論理素子アレイ接点記憶回路、１
２はマイクロプロセッサ、１３はＲＯＭ、１４はＲＡ
Ｍ、１５はマイクロプロセッサ周辺回路、１６はインタ
フェース回路、１７は内部バスである。
る。図２に、本発明により構成されるプログラム可能型
論理デバイス１の一実施例を図示する。図中、１０は論
理素子アレイ、１１は論理素子アレイ接点記憶回路、１
２はマイクロプロセッサ、１３はＲＯＭ、１４はＲＡ
Ｍ、１５はマイクロプロセッサ周辺回路、１６はインタ
フェース回路、１７は内部バスである。
【００１３】この論理素子アレイ１０は、図３に示すよ
うに、マトリクス状の配線上にＡＮＤゲート及びＯＲゲ
ートを接続させて、このマトリクス配線の交点の接続／
切断のモードに従って任意の論理回路機能を発揮するよ
うに構成されるものである。このマトリクス配線の交点
の接続／切断は、例えば、電気的なバイアスの有無によ
り実現されることになる。論理素子アレイ接点記憶回路
１１は、論理素子アレイ１０のマトリクス配線の各交点
の接続／切断を指定する接点情報を収容する。この論理
素子アレイ接点記憶回路１１の収容する接点情報に従っ
て、論理素子アレイ１０のマトリクス配線の各交点の接
続／切断が規定されて、論理素子アレイ１０はその規定
に従って特定の論理回路機能を発揮することになる。
うに、マトリクス状の配線上にＡＮＤゲート及びＯＲゲ
ートを接続させて、このマトリクス配線の交点の接続／
切断のモードに従って任意の論理回路機能を発揮するよ
うに構成されるものである。このマトリクス配線の交点
の接続／切断は、例えば、電気的なバイアスの有無によ
り実現されることになる。論理素子アレイ接点記憶回路
１１は、論理素子アレイ１０のマトリクス配線の各交点
の接続／切断を指定する接点情報を収容する。この論理
素子アレイ接点記憶回路１１の収容する接点情報に従っ
て、論理素子アレイ１０のマトリクス配線の各交点の接
続／切断が規定されて、論理素子アレイ１０はその規定
に従って特定の論理回路機能を発揮することになる。
【００１４】マイクロプロセッサ１２は、プログラム可
能型論理デバイス１の全体の制御処理を実行する。ＲＯ
Ｍ１３は、コンパイルプログラムを格納する。このＲＯ
Ｍ１３の格納するコンパイルプログラムは、論理回路を
記述する論理ソースプログラムと、この論理ソースプロ
グラムに対してのコンパイル処理により生成されて論理
素子アレイ接点記憶回路１１に展開される接点情報との
間のコンパイル処理及び逆コンパイル処理を実行する。
ＲＡＭ１４は、ワーク用のメモリ領域として用いられ
る。マイクロプロセッサ周辺回路１５は、各種制御情報
を生成する。インタフェース回路１６は、外部に接続さ
れるパーソナルコンピュータとの間のインタフェース処
理を実行する。
能型論理デバイス１の全体の制御処理を実行する。ＲＯ
Ｍ１３は、コンパイルプログラムを格納する。このＲＯ
Ｍ１３の格納するコンパイルプログラムは、論理回路を
記述する論理ソースプログラムと、この論理ソースプロ
グラムに対してのコンパイル処理により生成されて論理
素子アレイ接点記憶回路１１に展開される接点情報との
間のコンパイル処理及び逆コンパイル処理を実行する。
ＲＡＭ１４は、ワーク用のメモリ領域として用いられ
る。マイクロプロセッサ周辺回路１５は、各種制御情報
を生成する。インタフェース回路１６は、外部に接続さ
れるパーソナルコンピュータとの間のインタフェース処
理を実行する。
【００１５】このように構成される本発明のプログラム
可能型論理デバイス１は、図４に示す使用形態により使
用されることになる。すなわち、直接、論理ソースプロ
グラムを作成するパーソナルコンピュータ２０と接続さ
れることになる。
可能型論理デバイス１は、図４に示す使用形態により使
用されることになる。すなわち、直接、論理ソースプロ
グラムを作成するパーソナルコンピュータ２０と接続さ
れることになる。
【００１６】次に、このように構成される実施例の動作
処理について説明する。論理回路の開発設計者は、開発
専用言語に従いパーソナルコンピュータ２０と対話する
ことで論理回路を記述する論理ソースプログラムを作成
すると、この作成した論理ソースプログラムを直接プロ
グラム可能型論理デバイス１に入力する。インタフェー
ス回路１６を介してこの論理ソースプログラムを受け取
ると、マイクロプロセッサ１２上で動作するＲＯＭ１３
のコンパイルプログラムは、この論理ソースプログラム
をコンパイルすることで、論理素子アレイ１０の論理回
路機能を規定する接点情報を作成して論理素子アレイ接
点記憶回路１１に展開し、この接点情報の展開処理を受
けて、論理素子アレイ１０は、論理回路の開発設計者の
希望する論理回路機能を発揮するデバイスとして動作す
ることになる。
処理について説明する。論理回路の開発設計者は、開発
専用言語に従いパーソナルコンピュータ２０と対話する
ことで論理回路を記述する論理ソースプログラムを作成
すると、この作成した論理ソースプログラムを直接プロ
グラム可能型論理デバイス１に入力する。インタフェー
ス回路１６を介してこの論理ソースプログラムを受け取
ると、マイクロプロセッサ１２上で動作するＲＯＭ１３
のコンパイルプログラムは、この論理ソースプログラム
をコンパイルすることで、論理素子アレイ１０の論理回
路機能を規定する接点情報を作成して論理素子アレイ接
点記憶回路１１に展開し、この接点情報の展開処理を受
けて、論理素子アレイ１０は、論理回路の開発設計者の
希望する論理回路機能を発揮するデバイスとして動作す
ることになる。
【００１７】一方、ユーザ等は、プログラム可能型論理
デバイス１の論理的動作を解析する必要がある場合に
は、インタフェース回路１６を介して、マイクロプロセ
ッサ１２上で動作するＲＯＭ１３のコンパイルプログラ
ムに対して、逆コンパイル処理を指示する。この逆コン
パイル処理の指示を受け取ると、マイクロプロセッサ１
２上で動作するＲＯＭ１３のコンパイルプログラムは、
論理素子アレイ接点記憶回路１１に展開されている接点
情報を逆コンパイルすることで、その接点情報の作成元
となった論理ソースプログラムを作成して外部のパーソ
ナルコンピュータ２０に出力していく。この出力処理に
より、ユーザ等は、プログラム可能型論理デバイス１の
論理的動作を解析することができることになる。
デバイス１の論理的動作を解析する必要がある場合に
は、インタフェース回路１６を介して、マイクロプロセ
ッサ１２上で動作するＲＯＭ１３のコンパイルプログラ
ムに対して、逆コンパイル処理を指示する。この逆コン
パイル処理の指示を受け取ると、マイクロプロセッサ１
２上で動作するＲＯＭ１３のコンパイルプログラムは、
論理素子アレイ接点記憶回路１１に展開されている接点
情報を逆コンパイルすることで、その接点情報の作成元
となった論理ソースプログラムを作成して外部のパーソ
ナルコンピュータ２０に出力していく。この出力処理に
より、ユーザ等は、プログラム可能型論理デバイス１の
論理的動作を解析することができることになる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
生産されたプログラム可能型論理デバイス１の持つ論理
回路機能情報を、そのプログラム可能型論理デバイス１
から直接入手できるようになることから、論理回路の開
発設計者以外の者であっても、プログラム可能型論理デ
バイス１の論理的動作を解析できるようになる。
生産されたプログラム可能型論理デバイス１の持つ論理
回路機能情報を、そのプログラム可能型論理デバイス１
から直接入手できるようになることから、論理回路の開
発設計者以外の者であっても、プログラム可能型論理デ
バイス１の論理的動作を解析できるようになる。
【図１】本発明の原理構成図である。
【図２】本発明の一実施例である。
【図３】本発明の適用される論理素子アレイの構成図で
ある。
ある。
【図４】本発明のプログラム可能型論理デバイスの使用
方法の説明図である。
方法の説明図である。
【図５】従来技術の説明図である。
１ プログラム可能型論理デバイス ２ 論理回路ブロック ３ 物理情報記憶ブロック ４ コンパイルブロック ５ インタフェースブロック
Claims (1)
- 【請求項１】 論理回路機能をプログラム可能として、
設定される物理情報により規定される論理回路機能を発
揮する論理回路ブロック(2) と、 上記物理情報を記憶する物理情報記憶ブロック(3) と、 論理回路を記述するソースプログラムと、該ソースプロ
グラムに対してのコンパイル処理により生成される上記
物理情報との間のコンパイル処理及び逆コンパイル処理
を実行するコンパイルブロック(4) とを備えることを、 特徴とするプログラム可能型論理デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229257A JPH0567965A (ja) | 1991-09-10 | 1991-09-10 | プログラム可能型論理デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229257A JPH0567965A (ja) | 1991-09-10 | 1991-09-10 | プログラム可能型論理デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567965A true JPH0567965A (ja) | 1993-03-19 |
Family
ID=16889280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229257A Withdrawn JPH0567965A (ja) | 1991-09-10 | 1991-09-10 | プログラム可能型論理デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438257B1 (en) | 1998-07-02 | 2002-08-20 | Nippon Telegraph And Telephone Corporation | Small capacitance change detection device |
| US6823069B1 (en) | 1996-08-09 | 2004-11-23 | Fujitsu Limited | Encrypting/decrypting system with programmable logic device/unit and method thereof |
-
1991
- 1991-09-10 JP JP3229257A patent/JPH0567965A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6823069B1 (en) | 1996-08-09 | 2004-11-23 | Fujitsu Limited | Encrypting/decrypting system with programmable logic device/unit and method thereof |
| US6438257B1 (en) | 1998-07-02 | 2002-08-20 | Nippon Telegraph And Telephone Corporation | Small capacitance change detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6988192B2 (en) | Method and apparatus for compiling source code to configure hardware | |
| Drusinsky et al. | Using statecharts for hardware description and synthesis | |
| US5831866A (en) | Method and apparatus for removing timing hazards in a circuit design | |
| JP4213585B2 (ja) | Ｆｐｇａ集積回路におけるストリームファイルのための暗号化方法 | |
| Gschwind et al. | FPGA prototyping of a RISC processor core for embedded applications | |
| Kozlowski et al. | Parallel controller synthesis using Petri nets | |
| Butler | An abstract language for specifying Markov reliability models | |
| JP3990332B2 (ja) | データ処理システム | |
| Turner et al. | DILL: Specifying digital logic in LOTOS | |
| JP2000066919A (ja) | 制約有効性チェック | |
| JPH0567965A (ja) | プログラム可能型論理デバイス | |
| Kalb et al. | Enabling dynamic and partial reconfiguration in Xilinx SDSoC | |
| US10181003B1 (en) | Processing circuits for parallel asynchronous modeling and execution | |
| Monahan et al. | Symbolic modeling and evaluation of data paths | |
| Chai et al. | MVSIS 2.0 user’s manual | |
| Jerraya et al. | SYCO—a silicon compiler for VLSI ASICs specified by algorithms | |
| JPH0728665A (ja) | マイクロコンピュータ用エミュレーション装置 | |
| Toeppe et al. | Automatic code generation requirements for production automotive powertrain applications | |
| Chu et al. | Three decades of HDLs. I. CDL through TI-HDL | |
| JP3099889B2 (ja) | 電子計算機、プログラマブル論理回路及びプログラム処理方法 | |
| Horta et al. | Accelerating linux bash commands on fpgas using partial reconfiguration | |
| Kawamura et al. | Automotive electronics system, software, and local area network | |
| Satpathy et al. | Systematic development of control designs via formal refinement | |
| JP4334278B2 (ja) | シーケンシャルシステムを分析する方法及びプログラム | |
| Ebert | Experiences with colored predicate-transition nets for specifying and prototyping embedded systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |