JPH0557790B2 - - Google Patents

Info

Publication number
JPH0557790B2
JPH0557790B2 JP58070525A JP7052583A JPH0557790B2 JP H0557790 B2 JPH0557790 B2 JP H0557790B2 JP 58070525 A JP58070525 A JP 58070525A JP 7052583 A JP7052583 A JP 7052583A JP H0557790 B2 JPH0557790 B2 JP H0557790B2
Authority
JP
Japan
Prior art keywords
output
pause
circuit
dial
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58070525A
Other languages
Japanese (ja)
Other versions
JPS59194555A (en
Inventor
Yoshihiro Ikuto
Masahiro Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7052583A priority Critical patent/JPS59194555A/en
Publication of JPS59194555A publication Critical patent/JPS59194555A/en
Publication of JPH0557790B2 publication Critical patent/JPH0557790B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/26Devices for calling a subscriber
    • H04M1/27Devices whereby a plurality of signals may be stored simultaneously
    • H04M1/272Devices whereby a plurality of signals may be stored simultaneously with provision for storing only one subscriber number at a time, e.g. by keyboard or dial
    • H04M1/2725Devices whereby a plurality of signals may be stored simultaneously with provision for storing only one subscriber number at a time, e.g. by keyboard or dial using electronic memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 本発明は、加入者電話機におけるダイヤル出力
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dial output device in a subscriber telephone.

例えば、会社において内線から外線へ電話をす
る場合に、交換機では回線の交換・接続のために
ポーズ時間が必要となつている。このため、発呼
者は、このポーズ時間が経過するまでは、次のダ
イヤル操作を行うことができない。また、このポ
ーズ時間の経過は、一般に、受話器から聞こえる
発信者により確認するしかないので、発信音が聞
こえるまでに次のダイヤル操作を誤つて行い、そ
のダイヤル操作を無効とされる場合がある。した
がつて、発呼者にとり、このポーズ時間が非常に
長く感じられ、また、ダイヤル操作も面倒なもの
となる。
For example, when making a call from an internal line to an outside line at a company, a pause time is required at the switchboard to switch and connect the lines. Therefore, the caller cannot perform the next dialing operation until this pause time has elapsed. Further, since the elapse of this pause time can generally be confirmed only by the caller who can hear it from the handset, there are cases where the next dial operation is mistakenly performed before the dial tone is heard, and the dial operation is invalidated. Therefore, for the caller, this pause time feels very long, and the dialing operation becomes troublesome.

本発明は、発呼者はポーズ時間の経過とは無関
係に、例えば内線から外線へ電話をかける場合に
ダイヤル操作を連続して行えるようにし、ダイヤ
ル操作を確実にかつ容易に行えるようにすること
を目的とする。
The present invention enables a caller to perform dialing operations continuously regardless of the passage of pause time, for example, when making a call from an internal line to an outside line, and to perform dialing operations reliably and easily. With the goal.

以下、本発明を図面に示す一実施例に基づいて
詳細に説明する。
Hereinafter, the present invention will be explained in detail based on an embodiment shown in the drawings.

図は、この実施例の全体の回路図である。図に
おいて、1は数値キー等がマトリクス状に配列さ
れてなるキーボード、2はポーズ操作をするため
のポーズ釦、3は水晶発振素子である。4は後述
する回路を含む1チツプのICであり、このIC4
に上記キーボード1、ポーズ釦2および水晶発振
素子3が外付けされる。このIC4において、5
はキーボード1およびポーズ釦2の操作に対応し
た信号を出力するキーボードロジツク、6はこの
キーボードロジツク5の出力、即ち、ダイヤル操
作の内容を記憶するメモリである。
The figure is an overall circuit diagram of this embodiment. In the figure, 1 is a keyboard with numerical keys arranged in a matrix, 2 is a pause button for performing a pause operation, and 3 is a crystal oscillation element. 4 is a one-chip IC including a circuit to be described later, and this IC4
The keyboard 1, pause button 2, and crystal oscillation element 3 are externally attached. In this IC4, 5
A keyboard logic 6 outputs signals corresponding to the operations of the keyboard 1 and the pause button 2, and a memory 6 stores the output of the keyboard logic 5, that is, the contents of dial operations.

9は基準発振回路8の出力に応答するタイミン
グで出力動作を行うタイミング発生回路、7はタ
イミング発生回路9の出力タイミングに同期して
メモリ6に書き込みアドレスを与える書き込みア
ドレス発生回路、10は出力回路11からのダイ
ヤル出力に同期する信号とタイミング発生回路9
の出力タイミングとに基づいてメモリ6に読み出
しアドレスを与える読み出しアドレス発生回路で
ある。
9 is a timing generation circuit that performs an output operation in response to the output of the reference oscillation circuit 8; 7 is a write address generation circuit that provides a write address to the memory 6 in synchronization with the output timing of the timing generation circuit 9; 10 is an output circuit Signal and timing generation circuit 9 synchronized with dial output from 11
This is a read address generation circuit that provides a read address to the memory 6 based on the output timing of the .

上記出力回路11は所定のタイミンで命令デコ
ーダ12からの出力に基づくダイヤル出力を行う
ととともに、このダイヤル出力に同期するダイヤ
ル出力同期信号を出力する。上記ダイヤル出力は
命令デコーダ12からの出力がない場合は出力さ
れないが、その場合にも出力同期信号は所定の出
力タイミングにおいて継続して出力される。読み
出しアドレス発生回路10は、出力回路11から
のダイヤル出力同期信号がある場合に、タイミン
グ発生回路9の出力タイミングに同期してメモリ
6に読み出しアドレスを与えるようになつてい
る。12はメモリ6の出力をデコードするととも
に、そのデコード出力を出力回路11および、次
に説明するポーズ回路13に与える命令デコーダ
である。
The output circuit 11 performs a dial output based on the output from the command decoder 12 at a predetermined timing, and also outputs a dial output synchronization signal in synchronization with this dial output. The dial output is not output when there is no output from the command decoder 12, but even in that case, the output synchronization signal is continuously output at a predetermined output timing. The read address generation circuit 10 is configured to provide a read address to the memory 6 in synchronization with the output timing of the timing generation circuit 9 when there is a dial output synchronization signal from the output circuit 11. Reference numeral 12 denotes an instruction decoder that decodes the output of the memory 6 and provides the decoded output to the output circuit 11 and the pause circuit 13, which will be described next.

13は、ポーズ回路であり、このポーズ回路1
3は命令デコーダ12の出力を受けて、この出力
内容がポーズ釦2の操作を含むときにポーズコン
トロール出力を形成するポーズコントロール回路
14、ポーズカウンタ15およびポーズクロツク
発生回路16を備える。ポーズクロツク発生回路
16はポーズカウンタ15のカウント周期を制御
するクロツク信号を発生する。ポーズカウンタ1
5はポーズコントロール回路14からのコントロ
ール出力を受けてカウント動作を開始し、クロツ
ク信号によりカウントアツプされていくととも
に、所定のカウント数になつたときにカウント終
了信号を出力回路11および読み出しアドレス発
生回路10に与える。
13 is a pause circuit, and this pause circuit 1
Reference numeral 3 includes a pause control circuit 14, a pause counter 15, and a pause clock generation circuit 16 which receive the output of the command decoder 12 and form a pause control output when the output content includes an operation of the pause button 2. A pause clock generating circuit 16 generates a clock signal for controlling the count period of the pause counter 15. pause counter 1
5 starts a counting operation upon receiving the control output from the pause control circuit 14, is counted up by a clock signal, and outputs a count end signal when a predetermined count is reached, including a circuit 11 and a read address generation circuit. Give 10.

出力回路11は、ポーズカウンタ15がカウン
ト動作中は、出力動作を停止してダイヤル出力お
よびダイヤル出力同期信号の出力を行わない。す
なわち、出力回路11はポーズカウンタ15がカ
ウント中においてはダイヤル出力及びダイヤル出
力同期信号の出力をともに行わず、カウント中で
ない場合において命令デコーダからの出力がある
場合はダイヤル出力と出力同期信号の出力をとも
に行い、カウント中でない場合において命令デコ
ーダからの出力がなり場合には出力同期信号のみ
を出力するようになつている。
The output circuit 11 stops the output operation and does not output the dial output or the dial output synchronization signal while the pause counter 15 is in the counting operation. That is, the output circuit 11 does not output either the dial output or the dial output synchronization signal while the pause counter 15 is counting, and outputs the dial output and the output synchronization signal when there is an output from the command decoder when the pause counter 15 is not counting. Both are performed, and if the output from the instruction decoder is not during counting, only the output synchronization signal is output.

そして、読み出しアドレス発生回路10は出力
回路11から出力同期信号が出力されない場合
は、タイミング発生回路9の出力タイミングにお
いても桁上げが禁止され、すなわち、データの読
み出しは行われない。出力回路11の出力動作の
停止解除は、ポーズ回路13から前記カウント終
了信号が与えられることにより行われるようにな
つている。なお、17はポーズカウンタ15の出
力を受けて、ポーズカウンタ15がカウント動作
中のときはミユート出力を発生するミユート出力
回路である。このミユート出力回路17はポーズ
中は、受話器から不要な音声が聞こえないように
該音声をミユートするためのものである。この実
施例のダイヤル出力としてはトーンダイヤル、パ
ルスダイヤルのいずれであつてもよい。
When the output synchronization signal is not outputted from the output circuit 11 in the read address generation circuit 10, carry is also prohibited at the output timing of the timing generation circuit 9, that is, no data is read. The stoppage of the output operation of the output circuit 11 is canceled by receiving the count end signal from the pause circuit 13. Note that 17 is a mute output circuit that receives the output of the pause counter 15 and generates a mute output when the pause counter 15 is in counting operation. This mute output circuit 17 is used to mute unnecessary sounds from the receiver during pause so that they are not heard. The dial output in this embodiment may be either a tone dial or a pulse dial.

上記構成の実施例において、発呼者が例えば会
社内から社外へ電話をかける場合に外線接続用の
「0」のキー押し、引き続いてポーズ釦2「PA
を押し、更に続けて被呼者側の電話番号に対応す
るキー「1」「2」…を押していく場合について
の動作を説明する。
In the embodiment with the above configuration, when the caller makes a call from within the company to outside the company, the caller presses the "0" key for connecting to an outside line, and then presses the pause button 2 "P A ".
The operation will be described in the case where the user presses , and then presses the keys "1", "2", etc. corresponding to the telephone number of the called party.

発呼者が上記のようにキー操作を行うことによ
り、キーボードロジツク5から与えられる「0」
「PA」「1」「2」…の出力信号が書き込みアドレ
ス発生回路7が発生する書き込みアドレスに基づ
いてメモリ6に順次書き込まれる。これに対し
て、2個目の「PA」が書き込まれる段階におい
て、ダイヤル出力同期信号およびタイミング発生
回路9からのタイミング信号に基づいて既に書き
込まれている「0」が読み出しアドレス発生回路
10が発生する読み出しアドレスによつて読み出
され、命令デコーダ12に送られる。
“0” is given by the keyboard logic 5 when the caller performs the key operation as described above.
Output signals "PA", "1", "2", etc. are sequentially written into the memory 6 based on the write address generated by the write address generation circuit 7. On the other hand, at the stage when the second "P A " is written, the already written "0" is read out based on the dial output synchronization signal and the timing signal from the timing generation circuit 9. It is read out according to the generated read address and sent to the instruction decoder 12.

命令デコーダ12はその信号のデコード出力を
出力回路11に与え、出力回路11はそのデコー
ド出力に基づくダイヤル出力を行う。命令デコー
ダ12からのデコード出力はポーズ回路13にも
与えられるが、ポーズ回路13は作動しない。
The command decoder 12 provides the decoded output of the signal to the output circuit 11, and the output circuit 11 performs dial output based on the decoded output. The decoded output from the instruction decoder 12 is also given to the pause circuit 13, but the pause circuit 13 does not operate.

出力回路11は、上記のダイヤル出力タイミン
グに同期する信号を読み出しアドレス発生回路1
0に与え、これにより、読み出しアドレス発生回
路10が発生する読み出しアドレスに基づいてメ
モリ6に2番目に書き込まれた「PA」が読み出
されて命令デコーダ12に送られ、命令デコーダ
12はそのデコード出力を出力回路11及びポー
ズ回路13に与える。
The output circuit 11 reads out a signal synchronized with the above dial output timing and outputs it to the address generation circuit 1.
0, and as a result, the second “ PA ” written in the memory 6 based on the read address generated by the read address generation circuit 10 is read out and sent to the instruction decoder 12, and the instruction decoder 12 The decoded output is given to the output circuit 11 and the pause circuit 13.

これにより、ポーズ回路13はポーズカウンタ
15がカウント動作を開始し、そのカウント動作
中は出力回路11の出力動作を停止する。この出
力動作の停止に伴い、出力回路11からのダイヤ
ル出力が行われなくなるとともに、それに同期す
る同期信号が読み出しアドレス発生回路10に与
えられなくなる。これにより、読み出しアドレス
発生回路10はタイミング発生回路9からのタイ
ミング信号は得られるものの出力同期信号が得ら
れないので、読み出しアドレス発生を停止する。
したがつて、一方では、命令デコーダ12から出
力回路11に与えられた「PA」のダイヤル出力
は行われず、他方では、メモリ6に3番目に書き
込まれた「1」の読み出しも行われない。
As a result, the pause counter 15 of the pause circuit 13 starts a counting operation, and the output operation of the output circuit 11 is stopped during the counting operation. With this stoppage of the output operation, the dial output from the output circuit 11 is no longer performed, and the synchronization signal synchronized therewith is no longer provided to the read address generation circuit 10. As a result, the read address generation circuit 10 can obtain the timing signal from the timing generation circuit 9 but cannot obtain the output synchronization signal, so it stops generating the read address.
Therefore, on the one hand, the dial output of "P A " given from the instruction decoder 12 to the output circuit 11 is not performed, and on the other hand, the reading of "1" written third in the memory 6 is also not performed. .

そして、ポーズ回路13のポーズカウンタ15
がカウントアツプしてカウント終了信号が出力回
路11と読み出しアドレス発生回路10とに与え
られることにより、出力回路11の出力が再開さ
れ、読み出しアドレス発生回路10は読み出しア
ドレスを発生してメモリ6に3番目に書き込まれ
た「1」が読み出されて命令デコーダ12に与え
られる。上記において、既に出力回路11に至つ
ている「PA」のデコード出力は、出力が停止さ
れたことにより無効となり、ダイヤル出力される
ことはない。
Then, the pause counter 15 of the pause circuit 13
is counted up and a count end signal is given to the output circuit 11 and the read address generation circuit 10, so that the output of the output circuit 11 is restarted, and the read address generation circuit 10 generates a read address and writes 3 to the memory 6. The 1st written “1” is read out and given to the instruction decoder 12. In the above, the decoded output of " PA " which has already reached the output circuit 11 becomes invalid because the output is stopped, and is not dialed out.

「1」以降については、ポーズ回路13が作動
されないので上記「0」と同様に処理され、出力
回路11から順次ダイヤル出力される。
Since the pause circuit 13 is not activated, the values after "1" are processed in the same manner as the above "0", and are sequentially dialed out from the output circuit 11.

このようにして、発呼者側からいえば、交換局
を経由するときのポーズ時間のために次のダイヤ
ル操作を行うことができないということがなくな
り、ダイヤル操作が便利かつ容易になる。また、
メモリーを介してポーズ操作を行つているため、
ポーズ釦2を2回連続して押せば、2倍のポーズ
時間が得られ、3回連続して押せば、3倍のポー
ズ時間が得られるというようにポーズ釦を押した
回数により任意のポーズ時間設定が可能になる。
In this way, from the caller's side, the dialing operation becomes convenient and easy, since the caller will not be unable to perform the next dialing operation due to the pause time when passing through the exchange. Also,
Because pose operations are performed via memory,
If you press pause button 2 twice in a row, you will get double the pause time, if you press it three times in a row, you will get triple the pause time, etc. Depending on the number of times you press the pause button, you can create any pose. It is possible to set the time.

以上のように、本発明によれば、ダイヤルデー
タおよびポーズ指示データの操作入力をメモリに
記憶し、その記憶内容に応じてポーズ動作しなが
らダイヤル出力を発生するので、操作入力とダイ
ヤル出力との間でバツフアリングが行われること
になり、発呼者はポーズ時間の経過を待つことな
くダイヤル操作を一連して行うことができる。し
たがつて、ポーズ時間経過していないのに次のダ
イヤル操作を行つてもそのダイヤル操作が無効に
なることがなくなり、発呼者にとりダイヤル操作
が非常に便利にかつ容易になるなどの効果が発揮
される。
As described above, according to the present invention, the operation input of dial data and pause instruction data is stored in the memory, and the dial output is generated while performing a pause operation according to the stored contents, so that the operation input and the dial output are This allows the caller to perform a series of dial operations without waiting for the pause time to elapse. Therefore, even if the next dial operation is performed before the pause time has elapsed, the next dial operation will not be invalidated, making the dial operation extremely convenient and easy for the caller. Demonstrated.

また、本発明は、メモリ記憶のための登録操作
やアドレス指定操作が全く不要であるというよう
に、実用性に優れるものである。
Further, the present invention has excellent practicality, as there is no need for any registration operation or address designation operation for memory storage.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、本発明の一実施例の回路図である。 1……キーボード、2……ポーズ釦、6……メ
モリ、13……ポーズ回路、14……ポーズコン
トロール回路、15……ポーズカウンタ、16…
…ポーズクロツク発生回路。
The figure is a circuit diagram of an embodiment of the present invention. 1...keyboard, 2...pause button, 6...memory, 13...pause circuit, 14...pause control circuit, 15...pause counter, 16...
...Pause clock generation circuit.

【特許請求の範囲】[Claims]

1 テレコン・テレメータシステムの遠方監視制
御方式における親局と複数の子局間を2線式電話
回線で対向し、前記子局では前記2線式電話回線
を第一の4線式回線に分岐して電話機およびデー
タ端末装置を接続し、前記第一の4線式回線に第
二の4線式回線を介して孫局をブランチして電話
機およびデータ端末装置を接続し、前記2線式電
話回線および4線式回線には音声帯域を2帯域に
分割して通話信号とデータ信号を伝送し、ポーリ
ング方式による該データ信号の中に、通話の発着
呼用の監視制御信号情報ビツトを立てて通話のた
めの信号制御を行い、前記親局と子局または前記
親局と孫局間で全二重の通話とデータ通信が同時
にできるようにしたことを特徴とする2重通信方
式。
1. In a remote monitoring and control system of a teleconverter/telemeter system, a master station and a plurality of slave stations are opposed to each other by a two-wire telephone line, and at the slave stations, the two-wire telephone line is branched into a first four-wire line. connecting a telephone and a data terminal device to the first four-wire line, branching a substation to the first four-wire line via a second four-wire line to connect the telephone and the data terminal, and connecting the telephone and data terminal to the two-wire telephone line; For the 4-wire line, the voice band is divided into two bands to transmit the call signal and the data signal, and a supervisory control signal information bit for making and receiving calls is set in the data signal using the polling method. 1. A duplex communication system, characterized in that signal control is carried out for simultaneous full-duplex telephone calls and data communication between the master station and the slave stations or between the master station and the slave stations.

JP7052583A 1983-04-20 1983-04-20 Dial output device of subscriber's telephone set Granted JPS59194555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7052583A JPS59194555A (en) 1983-04-20 1983-04-20 Dial output device of subscriber's telephone set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7052583A JPS59194555A (en) 1983-04-20 1983-04-20 Dial output device of subscriber's telephone set

Publications (2)

Publication Number Publication Date
JPS59194555A JPS59194555A (en) 1984-11-05
JPH0557790B2 true JPH0557790B2 (en) 1993-08-24

Family

ID=13434030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7052583A Granted JPS59194555A (en) 1983-04-20 1983-04-20 Dial output device of subscriber's telephone set

Country Status (1)

Country Link
JP (1) JPS59194555A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62258543A (en) * 1986-05-02 1987-11-11 Matsushita Electric Ind Co Ltd Telephone set
JPH01157653A (en) * 1987-12-15 1989-06-20 Seiko Instr & Electron Ltd Semiconductor integrated circuit for telephone

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211100Y2 (en) * 1981-06-15 1987-03-16

Also Published As

Publication number Publication date
JPS59194555A (en) 1984-11-05

Similar Documents

Publication Publication Date Title
KR920015241A (en) Wireless Calling System
JPS6139639A (en) Radiotelephony equipment
JPH01132257A (en) Voice band digital signal processor
JPS6355829B2 (en)
JPS6059854A (en) Interphone set with caller display function
JPH0557790B2 (en)
KR100226473B1 (en) Telephone memory
JPS58209255A (en) Redialing device
JPS5928318B2 (en) Distributed control button telephone
JPH0475715B2 (en)
JPH01215169A (en) Automatic answering telephone set
JP3076208B2 (en) Telephone exchange system
JPS60121860A (en) Pause control circuit of subscriber's telephone set
JPS6214559A (en) Selecting signal output device for telephone set
JP2676939B2 (en) Telephone device and telephone with intercom
JPH0341850A (en) Telephone system
JPH0120824B2 (en)
JPS6390947A (en) Telephone terminal equipment
JPS6187457A (en) Telephone set with abbreviated dial confirming
JPS622498B2 (en)
JPH02222252A (en) Telephone set
JPH0563785A (en) Telephone set
JPH01177255A (en) Simplified exchange
JPH06284460A (en) Home telephone system
JPS6189796A (en) Electronic system button telephone device