JPH0553308B2 - - Google Patents

Info

Publication number
JPH0553308B2
JPH0553308B2 JP61292084A JP29208486A JPH0553308B2 JP H0553308 B2 JPH0553308 B2 JP H0553308B2 JP 61292084 A JP61292084 A JP 61292084A JP 29208486 A JP29208486 A JP 29208486A JP H0553308 B2 JPH0553308 B2 JP H0553308B2
Authority
JP
Japan
Prior art keywords
single crystal
pressure sensor
wiring structure
wiring
semiconductor pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61292084A
Other languages
Japanese (ja)
Other versions
JPS63143874A (en
Inventor
Katsunori Nishiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP29208486A priority Critical patent/JPS63143874A/en
Priority to CA000553708A priority patent/CA1314410C/en
Priority to US07/130,323 priority patent/US4908693A/en
Priority to EP87118165A priority patent/EP0271062B1/en
Priority to DE8787118165T priority patent/DE3781388T2/en
Priority to AU82203/87A priority patent/AU602740B2/en
Publication of JPS63143874A publication Critical patent/JPS63143874A/en
Publication of JPH0553308B2 publication Critical patent/JPH0553308B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 <産業上の利用分野> この発明は半導体圧力センサの配線構造に関
し、さらに詳細にいえば、カテーテルの先端に取
り付けられる医療用の半導体圧力センサに代表さ
れるダイアフラム型半導体圧力センサの配線構造
に関する。
Detailed Description of the Invention <Industrial Application Field> The present invention relates to a wiring structure for a semiconductor pressure sensor, and more specifically, a diaphragm type semiconductor typified by a medical semiconductor pressure sensor attached to the tip of a catheter. This invention relates to the wiring structure of a pressure sensor.

<従来の技術> 半導体圧力センサは、シリコン等の半導体結晶
に機械的応力が加わると、ピエゾ抵抗効果により
大きな抵抗値変化が生じることに着目して開発さ
れたものである。従来からの半導体圧力センサ
は、シリコン単結晶の基板の表面層に4つの歪ゲ
ージ抵抗体を拡散形成し、この4つの歪ゲージ抵
抗体を拡散リード部により配線してホイートスト
ンブリツジを構成し、上記拡散リード部上に外部
配線用端子としてのAlパツドを設けた構成とな
つている。シリコン単結晶の基板において歪みゲ
ージ抵抗体が形成される領域には、圧力を受けて
変形する薄いダイアフラムが設けられる。このダ
イアフラムは、シリコン単結晶の基板の所定深さ
の位置にエツチング停止層を形成し、シリコン単
結晶の基板の裏面をエツチングによつてくり抜く
ようにして形成される。
<Prior Art> Semiconductor pressure sensors were developed based on the fact that when mechanical stress is applied to a semiconductor crystal such as silicon, a large change in resistance value occurs due to the piezoresistive effect. In a conventional semiconductor pressure sensor, four strain gauge resistors are formed by diffusion on the surface layer of a silicon single crystal substrate, and these four strain gauge resistors are wired through diffusion leads to form a Wheatstone bridge. The structure is such that an Al pad as an external wiring terminal is provided on the diffusion lead portion. A thin diaphragm that deforms under pressure is provided in the region of the silicon single crystal substrate where the strain gauge resistor is formed. This diaphragm is formed by forming an etching stop layer at a predetermined depth in a silicon single crystal substrate and etching the back surface of the silicon single crystal substrate.

上記の半導体圧力センサは非常に小さく、特に
医療用においては、カテーテルの先端に複数個の
半導体圧力センサを取り受けて体内に挿入するた
めに温度補償回路及び圧力感度補償回路等の周辺
回路を組み込んだものでも、1チツプの1辺が1
mm程度以下の小さいものにする必要がある。しか
も、カテーテルの先端に配置する都合から、Al
パツドの位置を半導圧力センサの表面上の一方に
片寄せる必要がある。Alパツドと、歪みゲージ
抵抗体、センサ及び上記の周辺回路などとの間
は、基板表面に拡散リード部を形成して配線され
る。
The above-mentioned semiconductor pressure sensors are very small, and in order to receive multiple semiconductor pressure sensors at the tip of a catheter and insert them into the body, especially for medical use, peripheral circuits such as a temperature compensation circuit and a pressure sensitivity compensation circuit are incorporated. Even if it's something, one side of one chip is one.
It needs to be small, about mm or less. Moreover, since it is placed at the tip of the catheter, Al
It is necessary to shift the position of the pad to one side on the surface of the semiconducting pressure sensor. Diffused lead portions are formed on the surface of the substrate and wired between the Al pad and the strain gauge resistor, sensor, and the above-mentioned peripheral circuits.

<発明が解決しようとする問題点> 上述の従来の構成では、基板上の拡散リード部
材によつて全ての配線が行なわれる。そのため、
小さな基板の表面に、センサ、トランジスタ等の
素子を増設するためには、素子の増設に伴なつて
少なくとも2本の配線用拡散リード部の増設が必
要となるため、他の配線に与える影響が大きい。
このため、基板上の回路パターン設計における自
由度が著しく制限されるという問題点がある。特
に、カテーテル先端に取り付けられる半導体圧力
センサにおいては、チツプサイズが非常に小さい
上に、Alパツドを基板表面の一方に片寄せて設
けているため、今以上に配線本数を増設すると、
回路パターンの設計は極めて困難になる。
<Problems to be Solved by the Invention> In the above-described conventional configuration, all wiring is performed by diffusion lead members on the substrate. Therefore,
In order to add elements such as sensors and transistors to the surface of a small board, it is necessary to add at least two diffusion leads for wiring in conjunction with the addition of elements, so there is no impact on other wiring. big.
For this reason, there is a problem in that the degree of freedom in designing circuit patterns on the board is significantly restricted. In particular, in semiconductor pressure sensors attached to the tip of a catheter, the chip size is very small and the Al pad is placed on one side of the substrate surface, so if the number of wires is increased,
Designing circuit patterns becomes extremely difficult.

<発明の目的> この発明の目的は、上記の問題点に鑑みてなさ
れたものであり、エツチング停止層を配線として
利用することにより、回路パターンの設計を容易
化することができる半導体圧力センサの配線構造
を提供することである。
<Objective of the Invention> The object of the present invention has been made in view of the above-mentioned problems, and is to provide a semiconductor pressure sensor which can facilitate the design of a circuit pattern by using an etching stop layer as a wiring. The purpose is to provide a wiring structure.

<問題点を解決するための手段> 上記の目的を達成するための、この発明の半導
体圧力センサの配線構造は、シリコン単結晶から
なる基体と、この基体の表面に導電型イオンの注
入又はデポ拡散法により形成された導電型のエツ
チング停止層と、上記エツチング停止層の上にエ
ピタキシヤル成長によつて形成された所定厚さの
単結晶シリコン層と、上記基体の所定領域に上記
単結晶シリコン層とは反対側からのエツチングに
よつて形成された凹部と、上記シリコン単結晶層
の表面に形成された素子とを含む基板、及び上記
基板の上に設けられた端子を備えたダイアフラム
型半導体圧力センサの配線構造であつて、 上記端子及び素子の少なくとも一方と、上記エ
ツチング停止層との間を、上記単結晶シリコン層
を貫通する経路を介して接続する接続手段を含む
ことを特徴とするものである。
<Means for Solving the Problems> To achieve the above object, the wiring structure of the semiconductor pressure sensor of the present invention includes a base made of silicon single crystal and implantation or deposition of conductive ions on the surface of the base. a conductive type etching stop layer formed by a diffusion method; a single crystal silicon layer of a predetermined thickness formed by epitaxial growth on the etching stop layer; A diaphragm type semiconductor comprising a substrate including a recess formed by etching from the side opposite to the layer and an element formed on the surface of the silicon single crystal layer, and a terminal provided on the substrate. The wiring structure of a pressure sensor, characterized in that it includes connection means for connecting at least one of the terminal and the element to the etching stop layer via a path penetrating the single crystal silicon layer. It is something.

なお、上記基体の表面に導電型イオンの注入又
はデポ拡散法によつて上記エツチング停止層と並
列に形成された導電型の配線領域、並びに上記端
子及び素子の少なくとも一方と上記配線領域との
間を上記単結晶シリコン層を貫通する経路を介し
て接続する接続手段がさらに含まれていてもよ
い。
Note that a conductive wiring region is formed on the surface of the substrate in parallel with the etching stop layer by conductive ion implantation or a deposition diffusion method, and between at least one of the terminal and the element and the wiring region. The device may further include connecting means for connecting through a path penetrating the single crystal silicon layer.

また、上記接続手段は、上記端子及び素子の少
なくともいずれか一方に接続するように上記単結
晶シリコン層の表面に形成された導電型の拡散領
域、並びに上記拡散領域と上記エツチング停止層
との間を上記単結晶シリコン層を貫通して接続す
る接続領域を含むものであつてもよい。
Further, the connection means includes a conductivity type diffusion region formed on the surface of the single crystal silicon layer so as to be connected to at least one of the terminal and the element, and between the diffusion region and the etching stop layer. It may include a connection region that penetrates the single crystal silicon layer and connects the single crystal silicon layer.

さらに、上記単結晶シリコン層の上記接続領域
を形成すべき位置にはエツチング停止層に近接す
る深さ以上の深さの孔を形成しておき、上記接続
領域を、上記孔の周面に導電型の拡散領域を形成
して構成するようにしてもよい。
Furthermore, a hole with a depth equal to or greater than the depth close to the etching stop layer is formed in the position where the connection region is to be formed in the single crystal silicon layer, and the connection region is formed on the circumferential surface of the hole with a conductive layer. The structure may be formed by forming a mold diffusion region.

なお、上記孔は、たとえば異方性エツチングに
より形成することができる。
Note that the holes can be formed by, for example, anisotropic etching.

また、上記接続領域は、たとえば導電型イオン
打ち込みにより形成されたものであつてもよい。
Further, the connection region may be formed by, for example, conductive ion implantation.

さらに、上記素子は拡散抵抗体であつてもよ
い。
Furthermore, the element may be a diffused resistor.

また、上記拡散抵抗体のほかに、上記単結晶シ
リコン層の表面に形成された別の素子がさらに含
まれていてもよい。
Further, in addition to the diffused resistor, another element formed on the surface of the single crystal silicon layer may be further included.

<作用> 以上の半導体圧力センサの配線構造であれば、
基板上の何れかの端子や素子とエツチング停止層
との間が、接続手段により、単結晶シリコン層を
貫通する経路を介して接続される。そのため、エ
ツチング停止層を裏面配線として利用することが
できる。
<Function> If the wiring structure of the semiconductor pressure sensor is as described above,
Any terminal or element on the substrate and the etching stop layer are connected by a connecting means through a path penetrating the single crystal silicon layer. Therefore, the etching stop layer can be used as backside wiring.

これにより、配線の一部をエツチング停止層に
より代替することができるので、基板表面におけ
る配線本数を少なくすることができる。その結
果、回路パターンの設計が容易になる。
As a result, part of the wiring can be replaced by the etching stop layer, so the number of wiring on the surface of the substrate can be reduced. As a result, circuit pattern design becomes easier.

しかも、たとえ素子の増設に伴つて配線の本数
が増加した場合でも、基板表面における配線本数
の増加を抑制することができるから、素子増設時
においても回路パターンの設計が困難になること
がない。
Furthermore, even if the number of wires increases with the addition of elements, the increase in the number of wires on the surface of the substrate can be suppressed, so there is no difficulty in designing a circuit pattern even when adding more elements.

<実施例> 以下、実施例を示す添付図面によつて詳細に説
明する。
<Examples> Hereinafter, examples will be described in detail with reference to the accompanying drawings showing examples.

第1図は本発明の半導体圧力センサの配線構造
の一実施例を示す縦断面図であり、第2図はその
横断面図である。また、第3図は第1図のB−B
線における断面図であり、配線パターン層が示さ
れている。なお、第1図は第2図のA−A線断面
図である。
FIG. 1 is a longitudinal cross-sectional view showing an embodiment of the wiring structure of a semiconductor pressure sensor according to the present invention, and FIG. 2 is a cross-sectional view thereof. Also, Figure 3 shows B-B in Figure 1.
FIG. 3 is a cross-sectional view along a line showing a wiring pattern layer. Note that FIG. 1 is a sectional view taken along line A-A in FIG. 2.

この半導体圧力センサは、全体の厚さが略
400μmの非常に小さい基板6を有している。基
板6は、n-型シリコン単結晶からなる基体1の
表面付近に厚みが2μm程度のエツチング停止層
2及び配線部3,4をパターン形成し、(第3図
配線パターン層参照)、その上に、厚みが略10〜
20μmのエピタキシヤル成長層5を積み上げて形
成されたものである。エツチング停止層2は、基
体1の表面付近に高濃度のボロンイオンを注入又
はデポ拡散することにより形成される。このと
き、ボロンイオン度が7.0×1019ions/cm3以上とな
るようにされる。また、配線部3,4は、第3図
に示されているようにエツチング停止層2に対し
て並列に形成される。
This semiconductor pressure sensor has an overall thickness of approximately
It has a very small substrate 6 of 400 μm. The substrate 6 is formed by patterning an etching stop layer 2 with a thickness of about 2 μm and wiring portions 3 and 4 near the surface of a base 1 made of n - type silicon single crystal (see wiring pattern layer in FIG. 3), The thickness is approximately 10~
It is formed by stacking epitaxial growth layers 5 of 20 μm. The etching stop layer 2 is formed by implanting or depositing boron ions at a high concentration near the surface of the substrate 1. At this time, the boron ionicity is set to be 7.0×10 19 ions/cm 3 or more. Further, the wiring portions 3 and 4 are formed in parallel to the etching stop layer 2, as shown in FIG.

基板6のなかほどの領域には、厚さが略10〜
20μmのダイアフラム7が形成されている。この
ダイアフラム7は、基板6の裏面をエツチングに
よつてくり抜くことにより形成される。このとき
のエツチングはエツチング停止層2で確実に停止
するから、ダイアフラム7の厚さは正確に制御で
きる。
The middle region of the substrate 6 has a thickness of about 10 to
A diaphragm 7 of 20 μm is formed. This diaphragm 7 is formed by hollowing out the back surface of the substrate 6 by etching. Since the etching at this time is reliably stopped by the etching stop layer 2, the thickness of the diaphragm 7 can be controlled accurately.

ダイアフラム7の表面には、ピエゾ抵抗効果に
よつて抵抗値が変化するp-型の歪ゲージ抵抗体
81,82,83,84が拡散形成されている。
そして、基板6の一方に片寄せて外部配線用の端
子となるAlパツド9が設けられており、基板6
の他方には歪ゲージ抵抗体81,82,83,8
4に対する雰囲気温度変化の影響を補償するため
の温度センサ10が設けられている。また、基板
6表面にSiO2からなる絶縁層11が形成されて
いる。
On the surface of the diaphragm 7, p - type strain gauge resistors 81, 82, 83, and 84 whose resistance value changes due to the piezoresistance effect are diffused and formed.
An Al pad 9 is provided on one side of the board 6 and serves as a terminal for external wiring.
On the other side are strain gauge resistors 81, 82, 83, 8.
A temperature sensor 10 is provided for compensating for the influence of ambient temperature changes on 4. Further, an insulating layer 11 made of SiO 2 is formed on the surface of the substrate 6.

尚、上記エツチング停止層2は、ダイアフラム
7の厚さを決定するとともに、配線として利用さ
れ、エツチング停止層2の両側に形成された配線
部3,4は配線にのみ利用される。
The etching stop layer 2 determines the thickness of the diaphragm 7 and is used as wiring, and the wiring portions 3 and 4 formed on both sides of the etching stop layer 2 are used only for wiring.

上記基板6の表面には、配線接続のためのP+
型の拡散リード部12がパターン形成されてい
る。歪みゲージ抵抗体81,82,83,84
は、拡散リード部を12介して直列に接続されて
いる。この歪みゲージ抵抗体81,82,83,
84に接続された各拡散リード部12は、さら
に、基板6の一方に片寄せて設けたAlパツド9
…にそれぞれ接続されている。このようにして、
歪みゲージ抵抗体81,82,83,84に接続
されたAlパツド9…のうちの、所定の一対のAl
パツド9,9には外部からの電圧が印加され、他
の所定の一対のAlパツド9,9の間に現れた電
圧は圧力検出信号として外部に取り出される。こ
のようにして、4個の歪みゲージ抵抗体81,8
2,83,84によつて、ホイートストンブリツ
ジ回路が構成されている。
The surface of the board 6 has P + for wiring connection.
A diffusion lead portion 12 of the mold is patterned. Strain gauge resistor 81, 82, 83, 84
are connected in series via a diffusion lead section 12. These strain gauge resistors 81, 82, 83,
Each diffusion lead part 12 connected to 84 is further connected to an Al pad 9 provided on one side of the substrate 6.
... are connected to each other. In this way,
A predetermined pair of Al pads 9 connected to strain gauge resistors 81, 82, 83, 84
An external voltage is applied to the pads 9, 9, and a voltage appearing between another predetermined pair of Al pads 9, 9 is taken out as a pressure detection signal. In this way, the four strain gauge resistors 81, 8
2, 83, and 84 constitute a Wheatstone bridge circuit.

基板6表面において、配線が困難である箇所、
即ち、第2図中の拡散リード部12a上に形成さ
れているAlパツド9aと、歪ゲージ抵抗体82
と接続されている拡散リード部12bとの間を配
線は、エピタキシヤル成長層5を貫通するように
形成されたP++型接続領域13,13及びエツチ
ング停止層2を介して達成されている。すなわ
ち、Alパツド9aに接続された拡散リード部1
2a及び拡散リード部12bには、ボロンイオン
を打ち込んで形成された接続領域13,13がそ
れぞれ形成されている。この接続領域13,13
は、拡散リード部12a及び拡散リード部12b
と、下方に配設されているエツチング停止層2と
の間を電気的に接続する。このようにして、エツ
チング停止層2がいわば裏面配線として利用さ
れ、これにより、Alパツド9aと拡散リード部
12bとの間を容易に配線することができる。
On the surface of the board 6, locations where wiring is difficult;
That is, the Al pad 9a formed on the diffusion lead portion 12a in FIG. 2 and the strain gauge resistor 82
Wiring between the diffusion lead portion 12b and the connected diffusion lead portion 12b is achieved via the P ++ type connection regions 13, 13 formed to penetrate the epitaxial growth layer 5 and the etching stop layer 2. . That is, the diffusion lead part 1 connected to the Al pad 9a
Connection regions 13, 13 formed by implanting boron ions are formed in the diffusion lead portion 2a and the diffusion lead portion 12b, respectively. This connection area 13, 13
are the diffusion lead part 12a and the diffusion lead part 12b.
and the etching stop layer 2 disposed below are electrically connected. In this way, the etching stop layer 2 is used as a so-called back wiring, and thereby wiring can be easily made between the Al pad 9a and the diffusion lead portion 12b.

さらに、半導体圧力センサ上に増設される温度
センサ10とAlパツド9b,9cとの間の配線
も同様にして達成されている。すなわち、第2図
において仮想線で示すように、温度センサ10の
両端の位置には、エピタキシヤル成長層5を貫通
する導電性の接続領域13b,13cがそれぞれ
形成されている。これにより、温度センサ10と
Alパツド9b,9cとの間を、接続領域13b,
13c及び配線部3,4を介して接続できる。な
お、接続領域13b,13cはボロンイオンの打
ち込みにより形成できる。
Furthermore, wiring between the temperature sensor 10 added on the semiconductor pressure sensor and the Al pads 9b and 9c is achieved in the same manner. That is, as shown by imaginary lines in FIG. 2, conductive connection regions 13b and 13c penetrating the epitaxial growth layer 5 are formed at both ends of the temperature sensor 10, respectively. As a result, the temperature sensor 10 and
Connecting area 13b,
13c and wiring portions 3 and 4. Note that the connection regions 13b and 13c can be formed by implanting boron ions.

以上要約すれば、エツチング停止層2及び配線
部3,4と拡散リード部12…とを接続領域1
3,13,13b,13cによつて接続すること
により、基板6の内部や裏面に形成されたエツチ
ング停止層2及び配線部3,4を用いて配線を行
なえる。そのため、基板6の表面における配線本
数を少なくすることができるから、回路パターン
の設計が容易になる。
To summarize the above, the etching stop layer 2, the wiring parts 3, 4, and the diffusion lead parts 12...
3, 13, 13b, and 13c, wiring can be performed using the etching stop layer 2 and the wiring portions 3 and 4 formed inside or on the back surface of the substrate 6. Therefore, the number of wires on the surface of the substrate 6 can be reduced, making it easier to design a circuit pattern.

また、温度センサ10等の増設に伴つて配線本
数が増大する場合でも、エツチング停止層2及び
配線部3,4を裏面配線や内部配線として利用す
ることにより、容易に配線を増設することができ
る。したがつて、回路パターンの設計が困難にな
ることがない。しかも、基板6の面積を拡大する
必要もない。
Furthermore, even if the number of wires increases due to the addition of temperature sensors 10, etc., the number of wires can be easily increased by using the etching stop layer 2 and the wiring portions 3 and 4 as backside wiring or internal wiring. . Therefore, designing the circuit pattern does not become difficult. Furthermore, there is no need to expand the area of the substrate 6.

第4図は本発明の他の実施例の半導体圧力セン
サの配線構造を示す縦断面図である。この第4図
において上述の第1図乃至第3図に示された各部
に対応する部分には同一の参照符号を付して示
す。本実施例では、基板6の所定位置にエツチン
グ停止層2に近接する深さ以上の深さの孔14が
設けられる。そして、この孔14の周面、及び孔
14とAlパツド9等の端子との間にp+型拡散領
域15が形成される。これにより、エツチング停
止層2とAlパツド9等の端子との間が、p+型拡
散領域15を介して接続される。孔14の形成
は、たとえば、異方性エツチングにより行なえ
る。なお、配線部3,4とAlパツド9との配線
も同様にして行なえる。
FIG. 4 is a longitudinal sectional view showing the wiring structure of a semiconductor pressure sensor according to another embodiment of the present invention. In FIG. 4, parts corresponding to those shown in FIGS. 1 to 3 described above are designated by the same reference numerals. In this embodiment, a hole 14 having a depth equal to or greater than the depth close to the etching stop layer 2 is provided at a predetermined position of the substrate 6. A p + -type diffusion region 15 is formed on the circumferential surface of the hole 14 and between the hole 14 and a terminal such as the Al pad 9. Thereby, the etching stop layer 2 and the terminal such as the Al pad 9 are connected via the p + type diffusion region 15. The holes 14 can be formed, for example, by anisotropic etching. Note that wiring between the wiring portions 3 and 4 and the Al pad 9 can be performed in the same manner.

この構成では、p+型拡散領域15を形成する
場合に、p型不純物の拡散深さを浅くすることが
できるという利点がある。すなわち、上述の第1
図乃至第3図に示された実施例では、接続領域1
3を形成する際にエピタキシヤル成長層5の厚さ
程度の深さまで不純物(ボロンイオン)を拡散さ
せることが必要である。それに比較して、第4図
の構成では、孔14が形成されているために、不
純物の拡散深さを浅くできる。その結果、製造工
程における基板6への熱負荷を格段に低減でき
る。
This configuration has the advantage that when forming the p + type diffusion region 15, the diffusion depth of the p type impurity can be made shallow. That is, the first
In the embodiments shown in FIGS.
3, it is necessary to diffuse impurities (boron ions) to a depth approximately equal to the thickness of the epitaxial growth layer 5. In comparison, in the configuration shown in FIG. 4, since the holes 14 are formed, the diffusion depth of impurities can be made shallow. As a result, the thermal load on the substrate 6 during the manufacturing process can be significantly reduced.

これにより、歪みゲージ抵抗体81,82,8
3,84や拡散リード部12などの不純物が横方
向に拡散したり、ダイアフラム7に歪みが生じた
りすることを効果的に抑制することができる。こ
のことは、さらに、歪みゲージ抵抗体81,8
2,83,84や拡散リード部12などのパター
ンの細線化が可能になるという効果をもたらし、
ひいては、回路パターンの設計をさらに容易化で
きる。
As a result, strain gauge resistors 81, 82, 8
It is possible to effectively suppress impurities such as 3 and 84 and the diffusion lead portion 12 from being diffused in the lateral direction and distortion of the diaphragm 7 . This further indicates that the strain gauge resistors 81, 8
2, 83, 84 and the diffusion lead portion 12, etc., it is possible to make the patterns thinner.
As a result, circuit pattern design can be further facilitated.

尚、この発明は上記の各実施例に限定されるも
のではなく、例えば上記温度センサに加えて、圧
力感度に対する素子等を増設する場合に、配線部
3,4をさらに分割することによつて配線本数を
増加させてもよい。
Note that the present invention is not limited to the above-mentioned embodiments; for example, when adding an element for pressure sensitivity in addition to the temperature sensor, the wiring sections 3 and 4 may be further divided. The number of wires may be increased.

また、基板6の表面に余裕がある場合には、配
線部3,4は必ずしも設ける必要はなく、基板6
の表面に設けた拡散リード部によつて温度センサ
10とAlパツド9との間の配線を行なつてもよ
い。
Further, if there is enough space on the surface of the board 6, the wiring parts 3 and 4 are not necessarily provided, and the board 6
Wiring between the temperature sensor 10 and the Al pad 9 may be performed by a diffusion lead portion provided on the surface of the substrate.

さらに、基板6上の所定位置とAlパツド9と
の間を接続する代わりに、外部と配線接続する必
要のある基板6上の所定位置とエツチング停止層
2との間をエピタキシヤル成長層5を貫通する経
路を介して接続し、エツチング停止層2の裏面か
らボンデイングにより配線を引き出すようにして
もよい。
Furthermore, instead of connecting a predetermined position on the substrate 6 and the Al pad 9, the epitaxial growth layer 5 is connected between a predetermined position on the substrate 6 that requires wiring connection to the outside and the etching stop layer 2. The wiring may be connected through a penetrating path and drawn out from the back surface of the etching stop layer 2 by bonding.

その他、本発明の要旨を変更しない範囲内にお
いて種々の設計変更が可能である。
In addition, various design changes are possible within the scope of not changing the gist of the present invention.

<発明の効果> 以上のように、この発明の半導体圧力センサの
配線構造によれば、エツチング停止層を裏面配線
として利用することができ、配線の一部をエツチ
ング停止層により代替することができる。これに
より、基板表面における配線本数を少なくするこ
とができるから、回路パターンの設計が容易にな
る。
<Effects of the Invention> As described above, according to the wiring structure of the semiconductor pressure sensor of the present invention, the etching stop layer can be used as the back wiring, and a part of the wiring can be replaced by the etching stop layer. . This makes it possible to reduce the number of wires on the surface of the substrate, making it easier to design the circuit pattern.

さらには、たとえ素子の増設に伴つて配線の本
数が増加した場合でも基板表面における配線本数
の増加を抑制することができる。従つて、配線パ
ターン設計における自由度が大きく、回路パター
ンの設計を容易に行なえる。
Furthermore, even if the number of wires increases with the addition of elements, it is possible to suppress the increase in the number of wires on the surface of the substrate. Therefore, there is a large degree of freedom in designing wiring patterns, and circuit patterns can be designed easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の半導体圧力センサの配線
構造の一実施例を示す第2図A−A線縦断面図、
第2図は、半導体圧力センサの横断面図、第3図
は、配線パターン層を示す第1図B−B線横断面
図、第4図は、他の実施例を示す縦断面図であ
る。 1……基体、2……エツチング停止層、3,4
……配線部、5……エピタキシヤル成長層、6…
…基板、7……ダイアフラム、9……Alパツド、
10……温度センサ、12……拡散リード部、1
3,13b,13c……接続領域、14……孔、
15……p+型拡散領域、81,82,83,8
4……歪みゲージ抵抗体。
FIG. 1 is a vertical sectional view taken along the line A-A in FIG. 2 showing an embodiment of the wiring structure of a semiconductor pressure sensor of the present invention;
FIG. 2 is a cross-sectional view of a semiconductor pressure sensor, FIG. 3 is a cross-sectional view taken along line B-B in FIG. 1 showing a wiring pattern layer, and FIG. 4 is a vertical cross-sectional view showing another embodiment. . 1...Substrate, 2...Etching stop layer, 3, 4
...Wiring section, 5...Epitaxial growth layer, 6...
...Substrate, 7...Diaphragm, 9...Al pad,
10... Temperature sensor, 12... Diffusion lead part, 1
3, 13b, 13c... connection area, 14... hole,
15... p + type diffusion region, 81, 82, 83, 8
4...Strain gauge resistor.

Claims (1)

【特許請求の範囲】 1 シリコン単結晶からなる基体と、この基体の
表面に導電型イオンの注入又はデポ拡散法により
形成された導電型のエツチング停止層と、上記エ
ツチング停止層の上にエピタキシヤル成長によつ
て形成された所定厚さの単結晶シリコン層と、上
記基体の所定領域に上記単結晶シリコン層とは反
対側からのエツチングによつて形成された凹部
と、上記シリコン単結晶層の表面に形成された素
子とを含む基板、及び上記基板の上に設けられた
端子を備えたダイアフラム型半導体圧力センサの
配線構造であつて、 上記端子及び素子の少なくとも一方と、上記エ
ツチング停止層との間を、上記単結晶シリコン層
を貫通する経路を介して接続する接続手段を含む
ことを特徴とする半導体圧力センサの配線構造。 2 上記基体の表面に、導電型イオンの注入又は
デポ拡散法によつて上記エツチング停止層と並列
に形成された導電型の配線領域、並びに 上記端子及び素子の少なくとも一方と、上記配
線領域との間を、上記単結晶シリコン層を貫通す
る経路を介して接続する接続手段をさらに含むこ
とを特徴とする上記特許請求の範囲第1項記載の
半導体圧力センサの配線構造。 3 上記接続手段は、上記端子及び素子の少なく
ともいずれか一方に接続するように上記単結晶シ
リコン層の表面に形成された導電型の拡散領域、
並びに 上記拡散領域と上記エツチング停止層との間を
上記単結晶シリコン層を貫通して接続する接続領
域 を含むことを特徴とする上記特許請求の範囲第1
項又は第2項記載の半導体圧力センサの配線構
造。 4 上記単結晶シリコン層の上記接続領域を形成
すべき位置にはエツチング停止層に近接する深さ
以上の深さの孔が形成されており、 上記接続領域は、上記孔の周面に導電型の拡散
領域を形成して構成されたものである上記特許請
求の範囲第3項に記載の半導体圧力センサの配線
構造。 5 上記孔が、異方性エツチングにより形成され
たものである上記特許請求の範囲第4項記載の半
導体圧力センサの配線構造。 6 上記接続領域が、導電型イオン打ち込みによ
り形成されたものである上記特許請求の範囲第3
項乃至第5項のいずれかに記載の半導体圧力セン
サの配線構造。 7 上記素子が拡散抵抗体である上記特許請求の
範囲第1項乃至第6項のいずれかに記載の半導体
圧力センサの配線構造。 8 上記拡散抵抗体の他に、上記単結晶シリコン
層の表面に形成された別の素子をさらに含むこと
を特徴とする上記特許請求の範囲第7項記載の半
導体圧力センサの配線構造。
[Scope of Claims] 1. A base made of silicon single crystal, a conductive type etching stop layer formed on the surface of the base by conductive type ion implantation or deposition diffusion method, and an epitaxial etching layer formed on the etching stop layer. A single crystal silicon layer of a predetermined thickness formed by growth, a recess formed in a predetermined region of the base by etching from the side opposite to the single crystal silicon layer, and a recess of the silicon single crystal layer. A wiring structure for a diaphragm semiconductor pressure sensor, comprising a substrate including an element formed on a surface thereof, and a terminal provided on the substrate, the wiring structure comprising at least one of the terminal and the element, and the etching stop layer. A wiring structure for a semiconductor pressure sensor, characterized in that the wiring structure includes a connecting means for connecting between the two through a path penetrating the single crystal silicon layer. 2. A conductive wiring region formed on the surface of the substrate in parallel with the etching stop layer by implantation of conductive ions or a deposition diffusion method, and a connection between at least one of the terminal and the element and the wiring region. 2. The wiring structure of a semiconductor pressure sensor according to claim 1, further comprising connecting means for connecting between the two through a path penetrating the single crystal silicon layer. 3. The connecting means includes a conductive type diffusion region formed on the surface of the single crystal silicon layer so as to be connected to at least one of the terminal and the element;
and a connecting region connecting the diffusion region and the etching stop layer through the single crystal silicon layer.
Wiring structure of the semiconductor pressure sensor according to item 1 or 2. 4. A hole with a depth equal to or greater than the depth close to the etching stop layer is formed in the position of the single crystal silicon layer where the connection region is to be formed, and the connection region has a conductive type on the circumferential surface of the hole. The wiring structure of the semiconductor pressure sensor according to claim 3, which is configured by forming a diffusion region. 5. The wiring structure of a semiconductor pressure sensor according to claim 4, wherein the hole is formed by anisotropic etching. 6. Claim 3, wherein the connection region is formed by conductive ion implantation.
6. Wiring structure of the semiconductor pressure sensor according to any one of items 5 to 6. 7. The wiring structure of a semiconductor pressure sensor according to any one of claims 1 to 6, wherein the element is a diffused resistor. 8. The wiring structure of a semiconductor pressure sensor according to claim 7, further comprising another element formed on the surface of the single crystal silicon layer in addition to the diffused resistor.
JP29208486A 1986-12-08 1986-12-08 Wiring structure of semiconductor pressure sensor Granted JPS63143874A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29208486A JPS63143874A (en) 1986-12-08 1986-12-08 Wiring structure of semiconductor pressure sensor
CA000553708A CA1314410C (en) 1986-12-08 1987-12-07 Wiring structure of semiconductor pressure sensor
US07/130,323 US4908693A (en) 1986-12-08 1987-12-08 Wiring structure of semiconductor pressure sensor
EP87118165A EP0271062B1 (en) 1986-12-08 1987-12-08 Wiring structure of semiconductor pressure sensor
DE8787118165T DE3781388T2 (en) 1986-12-08 1987-12-08 LINE NETWORK STRUCTURE FOR SEMICONDUCTOR PRESSURE SENSOR.
AU82203/87A AU602740B2 (en) 1986-12-08 1987-12-08 Wiring structure of semiconductor pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29208486A JPS63143874A (en) 1986-12-08 1986-12-08 Wiring structure of semiconductor pressure sensor

Publications (2)

Publication Number Publication Date
JPS63143874A JPS63143874A (en) 1988-06-16
JPH0553308B2 true JPH0553308B2 (en) 1993-08-09

Family

ID=17777338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29208486A Granted JPS63143874A (en) 1986-12-08 1986-12-08 Wiring structure of semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JPS63143874A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286854B1 (en) * 1993-12-30 2001-04-16 구자홍 Pressure sensor
JP5095930B2 (en) * 2005-08-12 2012-12-12 パナソニック株式会社 MEMS device and manufacturing method thereof
JP2011085595A (en) * 2010-12-03 2011-04-28 Panasonic Electric Works Co Ltd Mems device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292082A (en) * 1985-02-12 1986-12-22 Hideo Miyamoto Method and device for measuring geography and depth of water bottom

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292082A (en) * 1985-02-12 1986-12-22 Hideo Miyamoto Method and device for measuring geography and depth of water bottom

Also Published As

Publication number Publication date
JPS63143874A (en) 1988-06-16

Similar Documents

Publication Publication Date Title
KR930003148B1 (en) Pressure sensor
JPH0479420B2 (en)
JP3399660B2 (en) Manufacturing method of surface type acceleration sensor
JP2560140B2 (en) Semiconductor device
JPH07128169A (en) Semiconductor device with piezoelectric resistance-pressure sensor
US4908693A (en) Wiring structure of semiconductor pressure sensor
KR920007827B1 (en) Monolithic pressure sensitive integrated circuit and its manufacturing method
JP5057606B2 (en) Electronic component and manufacturing method
US4726232A (en) Temperature coefficient compensated pressure transducer
US4977101A (en) Monolithic pressure sensitive integrated circuit
JPH0553308B2 (en)
JP2822486B2 (en) Strain-sensitive sensor and method of manufacturing the same
JP2850558B2 (en) Semiconductor pressure sensor and method of manufacturing the same
KR900008652B1 (en) Wiring structure of semiconductor pressure sensor
JP3282570B2 (en) Semiconductor acceleration sensor
JPH01183165A (en) Semiconductor pressure sensor
JPH04257272A (en) Semiconductor strain sensor and manufacture thereof
JP2936926B2 (en) Semiconductor acceleration sensor
JPS61177783A (en) Semiconductor pressure sensor
JPS63143873A (en) Wiring structure of semiconductor pressure sensor
KR100622704B1 (en) Pressure sensor for measuring multi-pressure
KR100248194B1 (en) Piezoresistor pressure sensor and manufacturing method thereof
JPS6154270B2 (en)
JPH02218171A (en) Semiconductor pressure sensor
JPS6166135A (en) Sence-of-contact-force sensor