JPH0551930B2 - - Google Patents

Description

【発明の詳細な説明】

Ａ 産業上の利用分野 本説明は、一般に、データ処理システムの入力
及び出力情報のデータ記憶装置の改良、特に、デ
イスク記憶装置における２重コピー機能に関す
る。主記憶装置への各書込みがまた、副記憶装置
へも行なわれる。テーブルが、更新されるべきレ
コード及び物理媒体におけるそれらの記憶位置を
管理するのに使用される。交換可能なデータ記憶
装置の大域（global）識別及び管理を提供するた
め、各データ記憶装置の状況トラツク及びその他
の記憶位置の状況及び装置識別の情報を保存する
のに状況アレイがまた使用される。 Ｂ 従来技術 過去数年、オンラインのワークステーシヨンの
成長、分散処理の発展、多くの新しいアプリケー
シヨン領域での情報技術の加速が見られる。その
結果、オンライン・データベース・システムの使
用が増大し、データ記憶装置の記憶容量、信頼性
及び柔軟性の向上に関する要求が高まつている。 自己試験、冗長度、種々の情報源の間のクロス
チエツク検査等の概念は、従来技術、特に、プロ
セス制御又は監視制御のようなアプリケーシヨン
に使用される複合したデイジタル・コンピユー
タ・システムの出現により良く知られている。こ
のような、各々のコンピユータで生ずる事象を絶
えず比較する一対のチヤネルを使用するシステム
の例は、米国特許第4032757号に図示されている。
絶えず比較することにより、追加プロセツサは、
他のプロセツサが故障しても、プロセスの制御を
速く引継ぐことができる。この方法で門題となる
のは、故障後、追加のプロセツサが処理を開始す
るのに要する時間である。原子力発電所のような
臨界的なプロセスでは、少しの遅延時間でも容認
できない。改良された方法は米国特許第4270168
号に開示されている。この方法では、複数のプロ
セツサを使用し、各プロセツサが故障発生時に別
のプロセツサを実時間で使用できることを保証す
るように、自己試験及び共同応答検査を行う。こ
れらのシステムで提供される信頼性の向上は記憶
装置常駐のアプリケーシヨンによる方法である
が、多くのデータ記憶装置にまたがる大きなデー
タベース・アプリケーシヨンを処理できない。 データ処理システムの概略構成は一般に単一又
は複数のホストプロセツサ、記憶装置及び各種の
周辺装置を含む。周辺装置には、端末装置、印刷
装置、通信装置及びデータ記憶装置（DASD）を
含む。ここでは、ホストプロセツサの記憶装置に
駐在しているデータベース・アプリケーシヨンに
DASDからの情報を提供する制御が関係する。こ
のタイプの処理の従来技術による方法の良い例
は、米国特許第3999163号、同第4067059号、同第
4189769号に開示されている。これらの特許は、
DASDに駐在している情報をホストが処理するこ
とを可能にする種々の方法を示す。これらの特許
は、自らは容易にデータベース・アプリケーシヨ
ンに手を貸す生産システムについて記述している
が、それらは、DASD情報の高い利用可能性を提
供するように設計された環境で電源中断が発生し
た時、状況情報を保存するる能力が欠けている。 公知のデータ処理システムでは、複数のメモ
リ・バンクの各々に接続されたメモリ制御回路に
よつて、そのメモリ・バンクの任意の第１のもの
の内容がそのメモリ・バンクの選択された第２の
ものへ選択的に次のようにして転送される。即
ち、もし第１のメモリ・バンクが書込まれるな
ら、使用している回路がその内容を第２メモリ・
バンクへ転送し、これによつて情報の損失が妨げ
る。そのようなシステムの例は、米国特許第
3866182号に示されている。 Ｃ 発明が解決しようとする問題点 本発明の目的は、データ記憶装置及びそれらに
記憶されたデータの改良された管理方法を提供す
ることである。 Ｄ 問題点を解決するための手段 本発明の目的は、情報をもう１つ別の媒体に複
写するためにデータ記憶装置におけるフイールド
を一意的に識別する方法を提供することによつて
達成される。主及び副のデータ記憶装置がまた、
２重コピー環境を実現するのに使用される。管理
機構が、主記憶装置で変更のあつたフイールドの
みについて副記憶装置を更新するのに用いられ
る。保全のために重要な状況情報を不揮発的に保
持するようにデータ記憶装置を使用する方法がま
た用いられる。 本発明は、データ記憶装置及びそれらに記憶さ
れたデータを管理する技術に基づいている。１対
のデータ記憶装置が同じコピーを有するように維
持される。現行のシステム又はホストのアプリケ
ーシヨン・ソフトウエアを変更することななく２
重コピー機能が提供される。データ記憶装置の各
レコードについて１組の状況情報が維持される。
この状況情報には、変更されたレコードのみが２
重コピーの副記憶装置にコピーされるようにする
情報が含まれる。本発明の技術では、故障してい
るデータ記憶装置をホストの介入なしに完全なデ
ータ記憶装置と交換することによつて、データ記
憶装置の高い使用可能性が提供される。適正なデ
ータ記憶装置の入出力情報に対するホスト要求を
経路指定するために、そしてそのデータ記憶装置
に関する状況情報を保持するために、結合配列構
造が用いられる。 本発明による、同じコピーを有する第１及び第
２データ記憶装置を管理するためのデータ処理シ
ステムは、下記の構成要件を備える。即ち、 複数のチヤネルを有するホスト・システムと、 チヤネルの少なくとも１つに接続され、各々が
キヤツシユ，データ記憶装置のの制御装置、持久
性記憶装置及びメモリへのアクセスを有する１組
の記憶経路を含んだ制御装置と、 データ記憶装置の制御装置に接続され、各々が
複数のトラツクと、再構成カウント、装置識別番
号及び制御装置識別番号が記録された装置状況ト
ラツクと、複数のレコードとを含む複数のデータ
記憶装置と、 データ変換テーブル及び状況テーブルを有し、
各データ記憶装置のために再構成カウント、装置
識別番号及び制御装置識別番号を含む、メモリに
設けられた結合配列構成手段と、 レコードに対する変更を識別するために各レコ
ードについて所定数にビツトを割り当てる手段
と、 各レコードについての所定数のビツトを含むセ
ル番号を第１データ記憶装置からスタツクに記憶
する手段と、 変更があつたレコードの組を識別するためにス
タツクを検査する手段と、 変更があつたレコードの組を第２データ記憶装
置に書込む手段と、 である。 そして、本発明はまた、次のようなデータ記憶
装置の管理方法をも提供する。即ち、 ホスト・システムとデータ記憶装置の制御装置
への記憶経路を含む付加制御装置とを有し、デー
タ記憶装置の制御装置がデータ記憶装置の複数列
のための接続手段を含み、各列が複数のデータ記
憶装置を含み、各データ記憶装置が複数のレコー
ドと、複数のトラツクと、再構成カウント、装置
識別番号及び制御装置識別番号が記録された装置
状況トラツクとを有するデータ処理システムにお
いて、同じコピーを有する第１及び第２データ記
憶装置を管理するための方法であつて、 レコードに対する変更を識別するために各レコ
ードについて所定数のビツトを割り当てるステツ
プと、 各レコードについての所定数のビツトを含むセ
ル番号を第１データ記憶装置からスタツクに記憶
するステツプと、 変更があつたレコードの組を識別するためにス
チツクを検査するステツプと、 前記変更があつたレコードの組を第２データ記
憶装置に書込むステツプと、 を含む方法である。 Ｅ 実施例 データ記憶装置及びデータ記憶装置に記憶され
たデータの管理を改良する方法について以下記述
する。状況情報及び識別情報は、データ記憶装置
及びバツクアツプ媒体に保管され、装置の電源異
常又はその他の障害が起きたときの情報保存を保
証すると共に、データ記憶装置が動作を再開した
ときもなお正しい装置が制御装置に接続されてい
ることを保証する。 第５図の従来技術の代表的なデータ記憶システ
ムは、米国特許第4207609号による多重CPU共用
DASD構成を示す。第５図で、CPU１，３及び
４（以下、CPU，CPU及びCPUと呼ぶ）
は、対応するチヤネルを介して一対の制御ユニツ
ト２１及び２３（以下、CU及びCUと呼ぶ）
に適切に交差結合される。ちなみに、CPUは
チヤネル５（CH）、７（CH）、８（CH）
及び１０（CH）に接続され、CPUはチヤネ
ル９（CH）及び１２（CH）に接続され、
CPUはチヤネル１４（CH）及び１６（CH
）に接続される。CPUのCH及びCHは
CUのポートａ及びｂで終端するが、CPUの
CH及びCHはCUのポートｅ及びｆで終端
する。CPUのCHはCUのポートｃで終端
するが、CPUのCHはCUのポートｇで終
端する。最後に、CPUのCHはCUのポー
トｄで終端するが、CPUのCHはCUのポ
ートｈで終端する。CU及びCUは、それぞ
れ、DASD制御装置２７及び２９を介して、タグ
線及びデータ線を含む要求／応答インタフエース
によりりDASD装置群５３（DASD装置０，，
及びから成る）に接続する。CUとDASD
制御装置２７の間のインタフエースは、タグ線６
５及びデータ／イン線５７並びにデータ／アウト
線５９を含む。同様に、CUとDASD制御装置
２９の間のインタフエースは、タグ線６７及びデ
ータ／イン線６１並びにデータ／アウト線６３を
含む。 要求／応答型のインタフエースは、タグ出力が
対応するデータ線の出力を識別し確認するインタ
フエースの１つである。ちなみに、各々の
CPU／制御ユニツト／装置は互いに非同期で動
作し、方向性の制御はトツプ・ダウンが優先す
る。動作を実行する素子の間の活きた（active）
結合を必要とするのは、装置からチヤネルへ、又
はチヤネルから装置へのデータ移動のための延長
期間だけである。それ以外の時は、タスク又は動
作は非結合で実行することができる。 DASD装置群５３はDASD制御装置２７又は
DASD制御装置２９を介してアクセスされる。
DASD制御装置２７は、接続ロジツク３９と、経
路５５を介してDASD装置群５３につながつてい
るシーケンス制御装置（記憶デイレクタ）４１と
を含む。同様に、DASD制御装置２９は、接続ロ
ジツク４７と、経路５１を介してDASD装置群５
３を作動させるシーケンス制御装置（記憶デイレ
クタ）４９とを含む。DASD制御装置２７と２９
との間には、並行に動的経路指定記憶装置２５′
が設けられている。この記憶装置は、ネツトワー
ク構成のマツプと、CUがCPUと装置の間の接続
の管理に利用するのに必要な前後関係情報とを含
む。動的経路指定記憶装置２５′は、適切な接続
ロジツクを介してどちらのCUも共通にアクセス
できる一対のランダム・アクセス記憶装置
（RAM）４３及び４５を含む。CUは、読取
り、書込み又は更新のため、接続ロジツク３９、
経路６７を介してRAM４３及び４５をアクセス
することができる。CUは接続ロジツク４７及
び経路６５を介してRAM４３及び４５をアクセ
スすることができる。DASD装置０−のヘツ
ド・デイスク・アーム・アセンブリ（図示せず）
のような電子機械的素子のタスク指名及び位置決
定を含むDASD装置群５３ののアクセスに関連す
る動作は、接続ロジツク及びシーケンス制御装置
を介して制御ユニツトから送られるコマンド及び
パラメータにより制御される。 ホストCPUの例としてIBM3090プロセツサが
ある。IBM3090は、オペレーテイング・システ
ムとして多重仮想記憶装置／拡張アーキテクチヤ
（MVS／XA）又は仮想計算機（VM）を使用す
る互換性成長システムである。このオペレーテイ
ング・シシテムは、主記憶装置への又は主記憶装
置からのデータの流れを制御し、システム／370
と互換性があるアプリケーシヨン環境を提供す
る。IBM3090プロセツサは、IBM刊行物、3090
プロセツサ複合システム設置マニユアル
（Complex Installation manual）−物理的計画
（Physical planning）、GC22−7074に詳細に記載
されている。DASD制御装置２７及び２９の列は
IBM3880モデル２３のDASD制御装置である。
IBM3880モデル２３は高速キヤツシユ及び２つ
の記憶デイレクタ４１及び４９を含み、その各々
は、接続されたDASD装置群５３の独立した制御
のため一つの記憶経路を有する。IBM3880制御
装置は、IBM刊行物、IBM3880記憶装置制御モ
デル２３の解説（Storage Control Model'23
Description）、GC32−0082に記載されている。
DASD装置０−の良い例としてIBM3380があ
る。IBM3380は、密封されたヘツド、デイスク
及びアクセス機構（アクチユエータ）を含む固定
された中速のヘツド及びデイスク・アセンブリ
（HDA）を提供する。3380ユニツトの各々は２つ
のHDAを含む。各々のHDAには２つの独立した
可動アクチユエータがある。各々のアクチユエー
タは、CPUによる選択が可能なそれ自身のアド
レスを有する。3380記憶デイレクタに接続された
DASDのストリングは４ユニツト（16アクチユエ
ータ）を含むことがある。IBM3380のDASD装
置の詳細な説明は、IBM刊行物、3380の解説及
びユーザー入門書（3380Description and
User'sGuide）、GA26−1664に記載されている。 本発明の理解を容易にするため、従来技術の
DASDシステム動作の一部について詳細に説明す
る。ホストCPUが情報を必要とする時、ホスト
CPUは特定のチヤネル、制御装置及びDASDア
クチユエータを要求することにより、必要な情報
を要求する。この場合、チヤネル番号は１バイト
の16進数、制御装置は４ビツトの16進数であり、
DASDアクチユエータ番号も４ビツトの16進数で
ある。例えば、もしホストCPUが入力／出力動
作開始で２バイトの16進数アドレス0111を送れ
ば、制御装置１に接続され、チヤネル１に接続さ
れたアクチユエータ１がＩ／Ｏを準備して作動可
能信号をそのホストに送る。マツピング・ダウン
とマツピング・バツクは同じであるので、最初の
トランザクシヨン見出しを使つてそのホストに戻
る経路を決めることができる。DASDをアクセス
するどのホスト・プログラムも、前述の見出しを
送り、アクセスするDASDアクチユエータを特定
することができる。 第１図は新しいデータ記憶システムの基本的な
要素を示す図である。基本的な構造は第５図に非
常によく似ている。ホストCPU１１０はチヤネ
ル１２０を介してDASD制御装置１２５に接続さ
れ、DASD制御装置１２５はDASD７０及び７５
に接続される。情報は前記の経路によりホスト１
１０に渡される。従来技術と本発明の間の主な相
違は、データ記憶システム及び持久性記憶装置２
２０を管理するのに使う情報を含むサブシステム
状況である。DASD制御装置１６０はEPROMの
重要な製品データ領域（VPD）９５も含む。重
要な製品データ領域は大域状況トラツクを指すポ
インタを含む。 結合配列構成手段（JAS）２００はホストと
DASDの間のインタフエースを維持し、二重コピ
ー、高い使用可能性のある機能を実現するのに使
用される。このために、結合配列構成手段は、デ
ータ変換テーブル及び状況テーブルを有し、状況
テーブルが各データ記憶装置のために再構成カウ
ント、装置識別番号、状況レコード及び制御装置
識別番号を含む。２重コピー機能は、２つの物理
的に分かれたDASD装置、例えば、第１のデータ
記憶装置（DASD７０）及び第２のデータ記憶装
置（DASD７５）に、２重対と呼ばれる２つの同
一のボリユームのコピーを維持することにより、
利用可能度及び信頼度の高いデータを提供する。
２重コピーは、データの第一のコピー（一次コピ
ーと呼ぶ）及び第二のコピー（二次コピーと呼
ぶ）を有する。 一旦コピーの２重対が確立されると、DASD制
御装置１６０は、JAS２００に単一の高度利用可
能ボリユームとして保持されている制御情報を用
いてその２重対のイメージを提供する。単一の書
込み要求の結果、２重対の両ボリユームが更新さ
れる。制御装置が主装置からデータを読み出そう
としているキヤツシユ中にデータが存在しないな
ら、通常のキヤツシユアルゴリズムに従つて２重
コピーのデータ記憶装置に対する単一の読出し要
求が処理される。主装置について読出しが失敗す
ると、２重対の副装置について読出しが試みられ
る。 本発明の独特な他の特徴は、持久性記憶装置２
２０である。２重コピー機能は動作するのに持久
性記憶装置２２０を必要とする。この持久性記憶
装置は、DASDへの実際の書込みが起こる前にサ
ブシステムが書込み動作の完了を信号で送ること
ができるように、持久性記憶装置が転送されるデ
ータを保持するのに用いられる。この特徴によつ
てまた、障害が直るときに２重コピー対の２つの
ボリユームを再同期化するのに必要な情報が提供
される。 JAS２００は、１対の変換テーブルの使用を通
じて第５図に示した先行技術において述べた標準
的なホストヘツダを実際の物理的なDASDアクチ
ユエータに変換することによつて、ホストインタ
フエースを維持する。第１テーブルが、アクチユ
エータ・アドレスを変換するのに用いられ、第２
テーブルが戻りホスト・アドレスを変換するのに
用いられる。結合配列の構成が第２図に示されて
いる。結合配列構成には、装置アドレスの変換を
支援するために64バイトの領域が含まれる。JAS
２００はまた、装置関連操作データ３００、作業
制御エレメント３１０、ロツク構成３２０及びサ
ブシステム状況情報３３０を含む。 上記リストされた制御及び状況情報のミラー・
イメージが冗長のためにJAS２００他の半分に含
まれる。サブシステム状況情報３３０には、大域
状況と装置アドレス変換が含まれる。装置アドレ
ス変換は、システム・インタフエースを維持し、
さらに、２重コピーの特徴、持久性記憶装置及び
サブシステムの大域状況を利用するのに必要なア
ドレス索引能力を提供する。１つの例が、アドレ
ス変換テーブルの使用を明らかにするのに役つで
あろう。第３図において、４００でホストのアプ
リケーシヨンがアクチエータ１３のＩ／Ｏ開始を
要求している。４１０でこの要求はチヤネルを通
つて記憶システムの制御装置へ送られる。この場
合、４２０でホスト・アドレスの13がアツプされ
ている実際のアクチユエータの実アドレスを得る
ために63バイトのアドレス・テーブルの13番目の
バイトがアクセスされる。４２５に示されるよう
に、23がアクチユエータの実アドレスである。23
番目のアクチユエータがＩ／Ｏのために準備さ
れ、430でＩ／Ｏ作動可能信号を戻す。しかしな
がら、その信号を送る所を決定するために、440
で、データ・アドレス変換の戻りアドレス・テー
ブルにおいてその戻りアドレスを調べる必要があ
る。その戻りアドレスは450に示されるように13
であり、この値が、460で、ホストへＩ／Ｏ作動
可能信号を戻すのに用いられる。装置アドレス変
換テーブルの使用及び初期設定は、以下詳細に示
される。 その方法をもつと良く理解するため、第１図に
示した環境を用いる、良好な実施例についてい説
明する。第１のデータ記憶装置（DASD７０）及
び第２データ記憶装置（DASD７５）は、それぞ
れ、状況情報を保存するための専用状況トラツク
を有する。専用状況トラツクは非システム・アプ
リケーシヨンによる使用は不可能であるが、制御
装置及び第１と第２のデータ記憶装置の大域サブ
システム状況の２つのコピーを保存する。記憶サ
ブシステムは、制御装置及び接続されているデー
タ記憶装置から成るセツトである。この例では、
記憶サブシステムは１つのDASD制御装置１２５
及び２つのデータ記憶装置（DASD７０及び７
５）から成る。 記憶サブシステムに関する状況情報は、状況及
び識別情報に関する１つのレコードを各装置の状
況トラツクに２回書込むことにより、電力中断の
間も保存される。大域サブシステム状況は、第１
及び第２のデータ記憶装置（DASD７０及び７
５）にも維持される。装置識別はサブシステムの
全ての装置に維持されるが、大域サブシステム状
況は２つの大域データ記憶装置にのみ維持され
る。前記レコードの大域サブシステム状況部分
は、もし前記装置が２つの大域サブシステム状況
装置の１つではないなら、書式化はされるが、使
用されることはない。 大域状況プインタは、２つのデータ記憶装置に
関するアドレス情報、及び、これらの装置が再割
当てされた回数のカウントを含む。このカウント
は、初期プログラム・ロードで使用され、大域状
況の対の最新のコピーはどれかを決める。以下、
大域状況のポインタについて更に詳細に説明す
る。 大域サブシステム状況は下記の情報から成る。 大域状況ポインタは、第１及び第２の大域デー
タ記憶装置（DASD７０及び７５）を含むデータ
記憶装置の各々の１バイト・アドレス、並びに、
データ記憶装置の定義が変更された回数を示す２
バイトの数を含む４バイトのフイールドである。
大域状況は、サブシステム構成要素、キヤツシユ
記憶装置１４５及び持久性記憶装置２２０、並び
に、故障又はシステム・コマンドにより確認され
た装置の状況を含む。 状況トラツク上の情報は装置識別及び装置状況
情報に分割される。装置識別情報は、接続された
装置がサブシステムの期待するものであることを
保証するのに使用される。状況情報は、サブシス
テム状況と装置状況の２つの型に分けられる。サ
ブシステム状況は、大域状況ポインタのような特
定の装置に関してではなくサブシステム全体に関
する、サブシステム記憶装置が使用可能かどうか
の情報、並びに、持久性記憶装置の完全性を保証
するのを助ける情報を含む。装置状況は、装置が
応答するチヤネル・アドレスのような特定の
DASDに関する。装置がキヤツシユのために活動
状態か又は高速書込みかどうかの情報、並びに、
装置の２重対状況を含む。他の情報は状況トラツ
クと共に含まれ、上記は識別された情報の例であ
る。 前記の大域サブシステム状況情報は利用可能度
を高めるため２つの装置に保持されるが、各装置
にはその装置の番号が書込まれている。もし一方
の装置が故障すれば、他方の装置が使用されて情
報を維持し、故障した装置は他の作動可能な装置
と交換される。 各々の制御装置は、接続された装置のハードウ
エア特性の関する情報を識別、確認するために維
持、使用される中枢製品データ（VPD）を有す
る。第１図のVPD９５及び９６は、中枢製品デ
ータが各々のDASD制御装置内のEPROMに記憶
されていることを示す。中枢製品データの情報は
下記を含む。 モデルの種類 構成 システム・アダプタ及びシステム・アドレス サブシステム記憶装置識別 記憶装置制御通し番号 サブシステム記憶装置の大きさ 持久記憶装置の大きさ 大域状況ポインタ ストリング毎の制御装置の種類 ストレング毎に配列された駆動機構の最大数 この情報は、現在のシステムの構成を反映させ
るためDASD制御装置１２５のJAS２００を初期
化するのに使われる。この例では、JAS２００
は、ホスト１１０に知らせるDASD７０及び
DASD７５のアドレスを含む。 サブシステムが初期化される時、下記ステツプ
が実行される。 これらの装置は初期マイクロプログラム・ロー
ド（IML）を経て、接続中のチヤネル及び接続
された装置の間で作動するデータ経路を確立す
る。記憶経路マイクロコードはデータ記憶装置の
支援機能によりIML装置からロードされる。SP
１４０は、DASD７０又はDASD７５へのデータ
経路を指定するアドレス可能な独立したプロセツ
サである。記憶経路が作動可能であることを保証
するため、基本的な確認試験ルーチンが実行され
る。このプロセスは、DASD制御装置１２５に常
駐するサブシステムにある複数のSP１４０の全
てについて調整される。各々のSPは他のSPとは
無関係にIALを完了する。大域状況装置はアクセ
スが許可される前に要求される。もしIML装置
ポインタが使用可能なら、最新のポインタは使用
可能な１つの装置又は複数の装置と呼応する筈で
ある。もし１つのIML装置ポインタが使用可能
なら、そのポインタは同一のポインタを有する１
つの装置を指す筈である。IML装置ポインタは
装置ポインタと同じでなくてもよい。 次に、大域サブシステム状況配列が２つの大域
サブシステムデータ記憶装置（DASD７０及び７
５）の各々から読取られる。有効な現在の大域サ
ブシステム状況が識別されると、その大域サブシ
ステム状況は両方の装置に書込まれ、データ記憶
装置の双方の情報が一致していることを保証す
る。これらの装置が使用可能になると、各々のデ
ータ記憶装置の装置番号及びサブシステム識別番
号が読取られ、正しいハードウエアが接続され移
動が生じていないことを保証する大域状況配列が
検査される。このプロセスが完了すると、使用可
能なSP１４０がホストに通知され、通常のプロ
セスが始まる。装置識別の検査は、装置のための
持久性記憶装置に残されたデータが、例えば、装
置交換の結果による装置再構成のため、間違つた
装置に使用されないことを保証する。制御装置
は、状況を保持する作動可能な装置の対を見つけ
ることができるか、又は２つの前の状況装置の１
つが前の対の１つであり且つ１つの初期化された
装置を更新することができるか、又は双方の初期
化された装置を更新して新しい対を示すことがで
きる限り、状況データ記憶装置の対を確立するこ
とができる。制御装置は、もし２つの状況データ
記憶装置を確立することができないなら、再試行
し故障している装置をアクセスしようとするどん
な試みに対しても誤りコードを戻し続ける。 もし現在の装置の使用可能度が大域サブシステ
ム状況装置構成の改良を可能にするなら、これら
の装置は下記のルールに従つて再構成される。 １ 装置を別のストリングに置く。 ２ 装置を別のユニツトに置く。 ３ 装置を別のスピンドルに置く。 また、大域サブシステム状況装置は、制御装置
が装置の対の１つしかアクセスできない時、制御
装置により再割当てされる。もし前述の理由のど
れかでシステムを再構成する必要があれば、更新
の順序は下記のようになる。 １ 再構成が生じたことを示すため大域状況ポイ
ンタで再構成カウント増分する。 ２ 大域サブシステム状況は新しい大域状況装置
に書込まれる。その状況は新しい対に反映す
る。 ３ 大域サブシステム状況は、古いが、なお作動
している大域状況装置に書込まれる（ユニツト
の誤動作の場合）。 ４ 大域状況ポインタはEPROM中枢製品データ
領域（VPD９５及び９６）で更新される。 再構成されたシステムは最適に調整され、前述
の動作が完了すると使用可能となる。 動作中、主又は副のいずれかのデータ記憶装置が
故障の様子を示し始めたら、制御装置は故障して
いる装置を交換して大域状況をもう１つのデータ
記憶装置にコピーする。それから、そのデータ記
憶装置のアドレスが、２重コピーの副記憶装置と
してJAS２００の装置アドレス変換へ代用される
ことになり、システムは、ホストへの影響を最小
限にして処理を続行することになる。 ２重コピー機能に関して４つのデータ記憶装置
状態が定義される。 シンプレツクス即ち“単一コピー”ボリユー
ム。データ記憶装置は、２重コピー機能に提供し
ないサブシステムへそれがまるで接続されている
かのように扱われる。何ら副データ記憶装置は維
持されない。全ての読出し及び書込み動作は、ア
ドレス指定されたデータ記憶装置のみをアクセス
する。 デユープレツクス即ち“２重コピー”ボリユー
ム。主及び副の２つのボリユーム２重対として識
別される。主データ記憶装置のみがホストシステ
ムによつて直接アクセス可能である。 副データ記憶装置は、エラー診断を除いて全ての
直接的なホストの呼出しを否定する。 デユプレツクス保留は一時的な状態である。主
及び副の２つのボリユームは、２重対として識別
され、サブシステムはコピーを実行して２つの装
置を同期させる。主データ記憶装置のみがホスト
システムによつて直接アクセス可能である。副デ
ータ記憶装置は、エラー診断を除いて全ての直接
的なホストの呼出しを拒否する。 故障したデユープレツクスはエラー状態であ
る。主及び副の２つのボリユームは、２重対とし
て識別される。つながつているホストシステム
は、サブシステムがこの２重対のために重複書込
みを続行すべきでないことを要求してしまうか、
又は、制御装置が、２つのボリユームの内容を同
期させることができないと決定して重複書込みを
抑止してしまう。このの状態では、このモードで
書込まれたシリンダを追跡するために、ビツト・
マツプが持久性記憶装置に維持される。この状態
が検出されると、サブシステムは先に述べたよう
に回復動作を始めることになる。 一旦、２重対が全くのデユープレツクス・モー
ドになつているなら、制御装置は、２重対の主デ
ータ記憶装置へ出される書込みの結果として２つ
のボリユームを更新することにより２つのボリユ
ームが同じであることを確実にする。この重複書
込みは、つながつているホストシステムに対して
透過である。重複更新は、主データ記憶装置を方
向付けて（orient）、分岐書込みを実行し、主デ
ータ記憶装置を更新して、副データ記憶装置へ書
込みを重複させるのに必要なデータのみを捕える
ことによつて、行なわれる。 主データ記憶装置における変更されるフイール
ドのみを更新するために、データ記憶装置のフイ
ールドを一意的に定める方式が使用される。この
方法によつて、データ記憶装置における変更され
るフイールドが識別される。データ記憶装置が回
転動作中のとき、デイスク駆動機構の読取り書込
みヘツドは、フイールド及びフイールド間の小さ
なギヤツププに出合う。全ての処理は、フイール
ド間のこれらのギヤツプの期間に行なわれなけれ
ばならない。さもなければ、装置について不必要
な回転動作（オーバーラン）が起きて、性能を劣
化させるからである。 データ記憶装置に記憶された各レコードには、
固有の識別子が存在する。それは、セル番号と呼
ばれる。レコードの識別がトラツクで重複するこ
とはあり得るので、レコードの識別によつて特定
のレコードが識別されないことが起きる。セル番
号は、デイスク駆動機構のトラツクにおけるカウ
ント・フイールドの正確な位置である。各レコー
ドは、カウント・キー及びデータのための３つの
フイールドを含む。セル番号は、カウント・フイ
ールドに記録される。セル番号のためのこのフイ
ールドは、２バイトの長さである。 装置が回転動作中のとき、トラツクのどのレコ
ードについてもカウント・フイールドは見出され
る。各カウント・フイールドからのどのセル番号
も制御装置中のスタツクへ押し込まれる。セル番
号における３つの最高位ビツトは、チヤネル又は
ホストにより要求される書込み動作のタイプに応
じて変更される即ち設定される。セル番号スタツ
クの１つのエレメントの１例が、以下に示され
る。

【表】 セル番号スタツクにおける１エレメントである
Ｃビツトは、カウント・ビツトであり、Ｋビツト
はキー・ビツトであり、Ｄビツトはデータ・ビツ
トである。セル番号は、データ記憶装置における
固有のレコードを特定する13ビツトのフイールド
である。予約フイールドは、将来の拡張のために
確保された４バイトの領域である。Ｃ，Ｋ又はＤ
のいずれかのビツトがオンになつているときは、
レコードが副データ記憶装置にコピーされる。 通常、書式書込みによつてカウント・フイール
ドが変更され、Ｃビツトがセツトされる。キー及
びデータのフイールドは、適宜変更され、その結
果、それらのビツトがセツトされる。例えば、更
新書込みにより、カウント・フイールドは変更さ
れないが、キー及びデータのフイールドは変更さ
れるであろう。この情報は、データ記憶装置のセ
ル番号中にセツトされ、制御装置におけるスタツ
クにコピーされる。このスタツクによつて、主装
置における変更される全てのフイールドを副装置
にコピーするための情報が全て提供される。 制御装置においてセル番号スタツクを作成する
方法が、第４図の流れ図に示されている。この実
施例ではそのスタツクは制御装置のメモリにおい
て作成されるが、それをどのメモリ領域において
も維持できることは当業者の認識するところであ
る。第４図を参照するに、制御が判断ブロツク５
００で入る。ここでは、データ記憶装置において
カウント・フイールドが見出されたかどうか決定
するためにテストが行なわれる。それから、機能
ブロツク５１０で、カウント・フイールドのセル
番号が一時的に記憶される。判断ブロツク５２０
で、カウント・フイールドがデータ記憶装置に書
込まれたかどうかを決定するためにテストが行な
われる。もし、それが書込まれたなら、機能ブロ
ツク５３０でセル番号のカウント・ビツトがオン
にセツトされる。 次に、制御は判断ブロツク５４０に移る。ここ
では、キー・フイールドが見出されたかどうかを
決定するためにテストが行なわれる。もし、キ
ー・フイールドが見出されたなら、キー・フイー
ルドがデータ記憶装置に書込まれたかどうかを決
定するために、２番目のテストが判断ブロツク５
５０で行なわれる。もし、それが書込まれたな
ら、機能ブロツク５６０で、セル番号のキー・ビ
ツトがオンにセツトされる。 次に、制御が判断ブロツク５７０へ移る。ここ
では、データ・フイールドが見出されたかどうか
を決定するためにテストが行なわれる。もし、デ
ータ・フイールドが見出されたなら、データ・フ
イールドがデータ記憶装置に書込まれたかどうか
を決定するために、２番目のテストが判断ブロツ
ク５８０で行なわれる。もし、それが書込まれた
なら、機能ブロツク５９０で、セル番号のデー
タ・ビツトがオンにセツトされる。データ・フイ
ールドが書込まれようと書込まれまいと、フイー
ルドのエントリは機能ブロツク６００でセーブさ
れる。機能ブロツク６１０で、セル番号情報はス
タツフに記録される。 制御装置は、変更情報の識別及び副データ記憶
装置へのそのコピー動作を管理する。変更レコー
ドはキヤツシユから副装置へコピーされる。情報
はキヤツシユが副装置へ転送されるのであるが、
主データ記憶装置も含めて、変更された情報の記
憶のためにどのような媒体をも用いることができ
ることは、当業者の認識するところである。副デ
ータ記憶装置への情報の転送後に、制御装置は、
さらに処理を行なうのに利用可能なものに状況を
セツトする。 ２重コピーのデユープレツクス保留状態は、接
続したホストにとつてはデユープレツクスと同じ
にみえる。データ記憶装置への入出力（Ｉ／Ｏ）
要求は、以下のことを除いてデユープレツクスに
おけるのと同じに処理される。即ち、 １ コピーされている装置が、それが主装置であ
ろうと副装置であろうと、Ｉ／Ｏが行なわれて
いる装置（論理１次子）となる。 ２ もし、Ｉ／Ｏが書込みであつて、既にコピー
されたトラツクに対するものであるなら、初め
へ書込まれている装置がコピーされている装置
であること以外は、そのＩ／Ｏはデユープレツ
クスにおけるのと同じように扱われる。 ３ もし、Ｉ／Ｏが書込みであつて、コピーされ
ていないトラツクに対するものであるなら、装
置からコピーされるもののみが更新される。そ
のコピーは、それがそのトラツクに達するとき
には装置へコピーされるものを更新する。 ４ 論理２次子からの失敗した読み取りの回復の
みが、もしそのトラツクが既にコピーされてい
るなら、試みられる。 ５ 高速書込みは、コピーが完了するまで行われ
ない。２重対が確立されると、その対の主装置
は、高速書込みが非活動即ち行われない状態に
させられる。もし、高速書込みを望なら、その
２重対が確立された後にそれを特定することが
できる。もし、主装置が高速書込み活動即ち動
作を有するなら、その２重対は高速書込みモー
ドにおかれることになる。キヤツシユ・ミスの
場合には、通常の２重コピーアルゴリズムが用
いられる。キヤツシユ・ヒツトの場合には、以
下の手順が行われる。 即ち、 １ ホストからのデータが、サブシステムの記憶
装置及び持久性記憶装置へ書込まれる。 ２ 装置の終了が直ちにホストへ与えられる。し
かしながら、データが主装置へデステージされ
るまで、装置は動作状態に維持される。 ３ 持久性記憶装置のデータは、副装置のデータ
を表す。 ４ もし、副装置が故障しているなら、持久性キ
ヤツシユにおける全ての高速書込みエントリは
解放され、その持久性キヤツシユについてのエ
ントリを有する全てのシリンダは、同期外れと
してマークされる。ボリユームについてのさら
なる動作のために、高速書込みは非活動状態即
ち行われない。 ５ もし、主装置が故障しているなら、持久性キ
ヤツシユにおけるエントリは直ちに副装置へデ
ステージされる。ボリユームについてのさらな
る動作のために、高速書込みは非活動状態即ち
行われない。 記憶された情報のどの部分についても２つのコ
ピーを維持することによつて、制御装置は高い使
用可能性を確実にする。もし、主又は副いずれか
のデータ記憶装置が故障しているなら、制御装置
は、効率良く故障装置を交換し、作業データ記憶
装置から情報をコピーし、そして、何ら情報を損
失することなく２重コピーを同期状態に戻すこと
ができる。 キヤツシユによる書込み動作の性能上の利点
は、データがキヤツシユに存在する動作に限られ
る。通常、持久性媒体にデータ電流を保持するた
めに、書込み動作における全てのデータは、キヤ
ツシユとともにデータ記憶装置へ直接送られる。
高速書込は、アクセスされるデータの信頼性又は
使用可能性に影響をを及ぼすことなく、キヤツシ
ユ動作の性能上の利点を書込みコマンド即ち指令
まで拡張する。高速書込みがない場合、書込み要
求の結果記憶されたデータが制御装置への電力の
損失の結果失われることにならないように保証す
るため、書込みにはデータ記憶装置のアクセスが
必要である。 高速書込みが働くようにするために、以下の環
境が存在しなければならない。 １ 制御装置においては、持久性記憶装置が使用
できなければならない。 ２ サブシステムの記憶装置が使用できなければ
ならない。 ３ キヤツシユ動作が行なわれる状態になければ
ならない。 ４ 高速書込みが装置に対して行なわれる状態に
なければならない。 ５ データ記憶装置は標準形式を有していなけれ
ばならない。特に、それは、標準レコード長を
有していなければならないし、また、固有のレ
コード識別を備えていなければならない。 高速書込みは全ての書込みヒツト及び予想可能
書込みに適用される。書込みヒツトは、キヤツシ
ユに既に存在する１組のレコードがそれらの更新
された書式で見出されることを伴う。予想可能書
込みは、トラツクの予め書式化された部分（ヘツ
ド及びレコード・ゼロ）を必要とするのみで、ユ
ーザのデータを必要としない書込みである。高速
書込みはキヤツシユ・ミスには適用されない。な
ぜなら、指令が予言的であることは保証されない
（埋没したエラー状態が起きることがある）から
である。埋没したエラー状態は、検出されて、指
令の動作完了前に報告されなければならない。な
ぜなら、それらは、一般に、実行されるべき機能
に影響を及ぼすことになるからである。例えば、
索引付きボリユーム目録（VTOC）の支援前に
は、ボリユームにおける新しいデータ・セツトの
挿入は、次のような指令の実行を伴なつた。即
ち、付加されるデータ・セツトと同じ名前を有す
るデータ・セツトを探しながら、VTOC全体を
調べることであつた。もし、そのような重複デー
タ・セツト名が見つかると、新しいデータ・セツ
トは付加されない。さもなければ、その新しいデ
ータ・セツトは次の指令によつて付加される。重
複データ名を探す指令は、何ら複製が存在しない
ことを示す。“レコード見出されず”（No
Record Found）に依存している。この場合に
は、“レコード見出されず”は、指令の実行に同
期して明確に報告されなければならない。 さらに、幾くつかの指令については、アクセス
されたレコードのキー及びデータの長さを決定す
るために、レコードのカウント・フイールドが調
べられなければならない。トラツクをアクセスす
る指令によつてどの活動即ち動作が実行されるべ
きかを決定するために、アクセスされたトラツク
のデータ内容が調べられなければならない。 高速書込みは、キヤツシユ動作が読取りにもた
らした性能上の利点を書込みまで拡張する。この
結果、処理能力及び応答時間の両方において重大
な向上がはかられる。高速書込みシステムについ
て、データの完全性、データの使用可能性及びデ
ータの保守容易性が維持される。高速書込み機能
を実施するのに何らホストのソフトウエアの変更
は必要でない。 データ記憶装置への実際の書込みを行なうこと
なくデータの完全性を保証するために、高速書込
みは持久性記憶アレイを用いる。実際のデータ記
憶装置の更新が起きるまで、各データの変更は制
御装置における２つの記憶位置に記憶される。一
方のコピーは制御装置の記憶装置に維持され、他
方のコピーは持久性記憶装置に維持される。標準
データ記憶装置のデータ使用可能性に匹敵し得る
データ使用可能性を維持するために、データにつ
いての２つのコピーは重要である。持久性記憶装
置又はサブシステムの記憶装置をサブシステムに
対して使用できないようにし得る故障が制御装置
には存在する。もし、サブシステムがデータの変
更について一方のコピーを維持するだけなら、そ
のデータを含むアレイを使用できなくする故障が
データの完全性を危うくすることになる。 分岐書込みを実行し、チヤネルから制御装置へ
のデータの単一転送の結果として持久性記憶装置
及びキヤツシユ中のイメージを同時に更新するこ
とによつて、高速書込みは行なわれる。高速書込
みは、トラツクのイメージがキヤツシユ中にある
なら、又はその動作が予想可能書込みであるな
ら、そのような場合にのみ許される。もし、トラ
ツクのイメージがキヤツシユ中にあるなら、キヤ
ツシユ・スペースが前もつて割振られるが、しか
し、書式書込み動作のために付加セグメントを割
振つてもらはなければならないことがある。 キヤツシユ及び持久性記憶装置へのデータの転
送が無事完了するとすぐに、完全な最終的状況
（チヤネルの終了及び装置の終了）が送られる。
この状況は、データが無事制御装置に無事記憶さ
れ、そして後の参照のために使用可能であること
の制御装置によるコミツトメントである。 先行デステージングを行なう内部制御装置の結
果として、キヤツシユ及び持久性記憶装置からデ
ータ記憶装置へのデータの移動が起きる。先行デ
ステージングは遅延されている書込み要求の場合
を避けるように設計される。なぜなら、持久性記
憶装置又はキヤツシユのいずれにも割振りに使用
可能なスペースがないからである。先行デステー
ジングは、持久性記憶装置及びキヤツシユの両方
に変更されないスペースのバツフアを維持する。
制御装置への要求を満足させるために、これらの
バツフアのスペースが直ちに割振りに使用可能で
ある。各バツフアに維持される使用可能スペース
の量は、スペースの割振りを必要とする動作の集
中されたバーストがスペースの割振りにより遅延
される書込みにめつたに終らないように、定めら
れている。そのような遅延が否めないられ、その
遅延の必要が除去されるまで、デステージングが
他の内部サブシステムよりもも優先することにな
る。 LRU（Least Recently Used）情報が交換され
るキヤツシユについての一般的な交換アルゴリズ
ムと異なり、デステージ候補選択アルゴリズムは
最初に書込まれ最初に交換されるアルゴリズムで
ある。こののアルゴリズムは、持久性スペース管
理の２つのエレメントに基づいている。最初に、
持久性記憶装置は循環バツフアとして管理され
る。スペースが割振りに必要なときには、それは
直ちにフリー・スペース・ポインタの前に割振ら
れる。もう１つのポインタは、バツフア中の最も
古い有効データ（フリー・スペース・ポインタの
前において最もも近くで見つけられた有効デー
タ）を指す。指示されたデータ転送がこれら２つ
のポインタ間のスペースに存在し得る限り、割振
りが起きて転送が始まる。先行デステージングが
フリー・スペースの量をある定義済みの値に維持
しようと試みる。２番目に、持久性記憶装置が、
現時点で割振られているスペースにおけるデータ
（レコード）への新しい変更のためのホーム領域
としてそのスペースを扱う。もし、変更がレコー
ドへなされることになつているなら、そのレコー
ドについてのエントリが持久記憶装置に存在する
かどうかが、割振りによつて決定される。もし、
それが存在してそのレコードが再書式化されてい
ないなら、事前に割振られた持久性記憶スペース
に対して更新が起きる。もし、割振りが存在しな
いか又はレコードが再書式化されているなら、新
しいスペースが割振られ、このスペースに対して
更新が起こり、レコードによつて占められていた
古いスペースが有効データを含まないものとして
示される。 一旦デステージの候補が選択されると、その同
じトラツクについての他の変更が存在するかどう
かを決定するために、制御装置が調べられる。も
し、他の変更が存在するなら、選択した候補につ
いてのデステージの結果として、そのトラツクに
対する更新についての完全な組が作られる。 高速書込みはホストのアプリケーシヨンに対し
て透過である。制御装置は、ホストの掛り合いな
しに持久性記憶装置及びキヤツシユとデータ記憶
装置との間のデータ移動を管理する。制御装置は
また、エラー回復及び状況ロギングの機能を取り
扱う。 Ｆ 発明の効果 本発明により、第１及び第２のデータ・アクセ
ス装置の間で同期を維持する技術が提供される。
また、どのレコードを更新すべきかを示す１組の
テーブルが提供される。そして、本発明により、
ホストにおける現行のソフトウエア・アプリケー
シヨンを変更することなくデータ処理システムに
おけるデータの完全性、使用可能性及び保守容易
性等の能力が提供される。さらに、データ記憶装
置の性能に影響を及ぼすことなくそのような能力
が提供される。

【図面の簡単な説明】

第１図は、本発明による新しいデータ記憶シス
テムの基本的な構成を示すブロツク図、第２図は
結合配列構成手段の部分を示すブロツク図、第３
図は、ホストと記憶システムとの間のデータ記憶
要求の流れを示す流れ図、第４図は、制御装置の
記憶機構におけるセル番号スタツクの生成を示す
流れ図、及び第５図は、従来技術の代表的なデー
タ記憶システムを示すブロツク図である。 １，３，４…CPU、５，７，８，９，１０，
１４，１６…チヤネル、２１，２３…制御ユニツ
ト、２５′…動的経路指定記憶装置、２７，２９
…DASD制御装置、３９，４７…接続ロジツク、
７０，７５…DASD、９５，９６…VPD、１１
０…ホストCPU／ホスト、１２０…チヤネル、
１２５…DASD制御装置、１４０…SP、１４５
…キヤツシユ記憶装置、１６０…DASD制御装
置、２００…JAS、２２０…持久性記憶装置。

Claims (1)

1. 【特許請求の範囲】 １ 複数の入出力チヤネルを有するホストコンピ
   ユータと、該ホストコンピユータの入出力チヤネ
   ルに接続された直接アクセス記憶装置コントロー
   ラと、該直接アクセス記憶装置コントローラに接
   続された２つの列の直接アクセス記憶装置とを有
   し、上記直接アクセス記憶装置コントローラがメ
   モリ並びにチヤネルスイツチ及び記憶経路を有
   し、前記チヤネルスイツチ及び記憶経路が上記接
   続された入出力チヤネル及び上記直接アクセス記
   憶装置間に経路を確立し、上記各列における各直
   接アクセス記憶装置が、回転する記憶媒体を有
   し、該回転する記憶媒体は複数のレコードが記録
   される複数のトラツクを有し、各レコードがカウ
   ントフイールド及び複数の追加フイールドからな
   るフイールドを有し、該フイールド相互間がギヤ
   ツプによつて分離され、各レコードが一つのトラ
   ツク上のレコードのためのカウントフイールドの
   正確な位置を指定するセル番号によつて識別さ
   れ、上記直接アクセス記憶装置が更に上記ホスト
   コンピユータからの要求に応答して上記レコード
   中にデータを読み書きするための上記直接アクセ
   ス記憶装置コントローラに応答してアクチユエー
   タにより位置付けられるヘツドを含むデータ処理
   システムにおいて、上記ホストコンピユータにト
   ランスペアレントに、上記直接アクセス記憶装置
   コントローラによつて実行されるコピー機能でギ
   ヤツプ処理中に、対の記憶装置を維持する方法で
   あつて、 上記２つの直接アクセス記憶装置を、互いに物
   理的に隔てられているが、ほぼ同一の構成とな
   し、且つその一方が主記憶装置として、また他方
   が副記憶装置として割当てられるような上記対の
   記憶装置として選択し、 上記副記憶装置を上記主記憶装置と同期させ、 上記カウントフイールド及び上記複数個の追加
   フイールドで一つのレコードを構成するが、その
   フイールド毎に、上記主記憶装置上のレコードの
   上記セル番号の各々のビツトを割当て、上記主記
   憶装置上の上記レコードへの書き込み動作の結果
   として修正されたか否かを示す状況を上記割当て
   られた各ビツトにセツトし、 上記メモリに修正されたレコードを記憶し、 上記主記憶装置上の各レコードを上記各レコー
   ドのカウントフイールドを求めて順次アクセス
   し、一つのレコードのカウントフイールドに達す
   るとき、該レコードのカウントフイールドからセ
   ル番号を上記メモリにセーブし、 複数個のビツトのうちのセツトされているビツ
   トで示される修正されたフイールドを含む上記主
   記憶装置上の各レコードを、メモリ中にセーブさ
   れたセル番号によつて、複数個のフイールド相互
   間の上記ギヤツプに対応する期間中に識別し、 上記主記憶装置上で修正されたフイールドのみ
   を、上記メモリから上記副記憶装置に転送するこ
   とからなる方法。 ２ 複数の入出力チヤネルを有するホストコンピ
   ユータと、該ホストコンピユータの入出力チヤネ
   ルに接続された直接アクセス記憶装置コントロー
   ラと、該直接アクセス記憶装置コントローラに接
   続された２つの列の直接アクセス記憶装置とを有
   し、上記直接アクセス記憶装置コントローラがメ
   モリ並びにチヤネルスイツチ及び記憶経路を有
   し、前記チヤネルスイツチ及び記憶経路が上記接
   続された入出力チヤネル及び上記直接アクセス記
   憶装置間に経路を確立し、上記各列における各直
   接アクセス記憶装置が、回転する記録媒体を有
   し、該回転する記録媒体は複数のレコードが記録
   される複数のトラツクを有し、各レコードがカウ
   ントフイールド及び複数の追加フイールドからな
   るフイールドを有し、該フイールド相互間がギヤ
   ツプによつて分離され、各レコードが一つのトラ
   ツク上のレコードのためのカウントフイールドの
   正確な位置を指定するセル番号によつて識別さ
   れ、上記直接アクセス記憶装置が更に上記ホスト
   コンピユータからの要求に応答して上記レコード
   中にデータを読み書きするための上記直接アクセ
   ス記憶装置コントローラに応答してアクチユエー
   タにより位置付けられるヘツドを含むデータ処理
   システムにおいて、上記ホストコンピユータにト
   ランスペアレントに、上記直接アクセス記憶装置
   コントローラによつて実行されるコピー機能でギ
   ヤツプ処理中に、対の記憶装置を維持する直接ア
   クセス記憶装置であつて、 上記２つの直接アクセス記憶装置を、互いに物
   理的に隔てられているが、ほぼ同一の構成とな
   し、且つその一方が主記憶装置として、また他方
   が副記憶装置として割当てられるような上記対の
   記憶装置として選択する手段と、 上記副記憶装置を上記主記憶装置と同期させる
   手段と、 上記カウントフイールド及び上記複数個の追加
   フイールドで一つのレコードを構成するが、その
   フイールド毎に、上記主記憶装置上のレコードの
   上記セル番号の各々のビツトを割当て、上記主記
   憶装置上の上記レコードへの書き込み動作の結果
   として修正されたか否かを示す状況を上記割当て
   られた各ビツトにセツトする手段と、 上記メモリに修正されたレコードを記憶する手
   段と、 上記主記憶装置上の各レコードを上記各レコー
   ドのカウントフイールドを求めて上記ヘツドで順
   次アクセスし、一つのレコードのカウントフイー
   ルドに達するとき、該レコードのカウントフイー
   ルドからセル番号を上記メモリにセーブする手段
   と、 複数個のビツトのうちのセツトされているビツ
   トで示される修正されたフイールドを含む上記主
   記憶装置上の各レコードを、メモリ中にセーブさ
   れたセル番号によつて、複数個のフイールド相互
   間の上記ギヤツプに対応する期間中に識別する手
   段と、 上記主記憶装置上で修正されたフイールドのみ
   を、上記メモリから上記副記憶装置に転送する手
   段とを具備する直接アクセス記憶装置。