JPH05508950A - Apparatus and method for estimating logarithms - Google Patents

Apparatus and method for estimating logarithms

Info

Publication number
JPH05508950A
JPH05508950A JP91511935A JP51193591A JPH05508950A JP H05508950 A JPH05508950 A JP H05508950A JP 91511935 A JP91511935 A JP 91511935A JP 51193591 A JP51193591 A JP 51193591A JP H05508950 A JPH05508950 A JP H05508950A
Authority
JP
Japan
Prior art keywords
value
logarithm
response
correction
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP91511935A
Other languages
Japanese (ja)
Inventor
リンズレー,ブレット・ルイス
Original Assignee
モトローラ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレイテッド filed Critical モトローラ・インコーポレイテッド
Publication of JPH05508950A publication Critical patent/JPH05508950A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556Logarithmic or exponential functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Complex Calculations (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 対数を推定する装置および方法 発明の分野 本発明は、超越関数推定(transcendental functione stimation: TEF)に関する。さらに詳しくは、本発明は、対数関 数を効率的に推定する方法および装置に関する。[Detailed description of the invention] Apparatus and method for estimating logarithms field of invention The present invention relates to transcendental function estimation (transcendental function estimation). stimulation: TEF). More specifically, the present invention provides a logarithmic function The present invention relates to a method and apparatus for efficiently estimating numbers.

発明の背景 コンピュータにおいて対数演算のスピードを改善するためのより効率的な演算回 路および方法が必要とされている。Background of the invention More efficient calculation times to improve the speed of logarithmic operations in computers avenues and methods are needed.

一般に、この対数演算システムはハードウェアの固定小数点プロセッサを利用し 、このプロセッサは、A UnifiedAlgorithm For Ele mentary Functions、 SpringJoint Compu ter Conference、 +971においてW a I (hClによ って説明されている対数演算システムのようなC0RDIC(Coordina te Rotation Digital Computer)演算手法や、米 国特許第3,631,230号のTien ChiChenの説明におけるアル ゴリズムを有する。C0RDICおよびChenのシステムは共に、効率のため にハードウェア構成を必要とする。ハードウェアのコストを節約し、かつ物理的 なスペース条件を改善する代替方法を提供するため、ている。Typically, this logarithmic system utilizes a hardware fixed-point processor. , this processor is A Unified Algorithm For Ele Mentary Functions, SpringJoint Comput ter Conference, +971 W a I (hCl C0RDIC (Coordina te Rotation Digital Computer) calculation method, Al in the description of Tien ChiChen of National Patent No. 3,631,230 It has a algorithm. Both C0RDIC and Chen's systems are designed for efficiency. requires hardware configuration. Save hardware costs and reduce physical This is because it provides an alternative way to improve space conditions.

発明の概要 人力値を実質的に処理して、この入力値の出力対数値を与える方法および装置が 提供され、この出力対数値は所望の底を有している。修正器(modifier )はこの入力値を利用して近似値を生成し、第1関数発生器はこの近似値を利用 して、第1中間値を決定する。この第1中間値は、実質的に、1)出力対数値の 所望の底がeの場合に、あらかじめ選択された自然底対数(natural b ase logarithm)を発生する第1関数発生器から直接得られる近似 値の自然底対数であり、2)第1関数発生器の対数値の所望の底がeではない場 合に、第1関数発生器の所望の底に対してめられた近似値の対数と、第1関数発 生器の所望の底の自然底対数との積である。Summary of the invention A method and apparatus for substantially processing a human input value to provide an output logarithm value of this input value is provided. is provided, and this output log value has the desired base. modifier ) uses this input value to generate an approximate value, and the first function generator uses this approximate value. Then, a first intermediate value is determined. This first intermediate value is essentially 1) of the output logarithm value. If the desired base is e, the preselected natural base logarithm (natural b approximation obtained directly from the first function generator that generates 2) if the desired base of the logarithm value of the first function generator is not e. the logarithm of the approximation found to the desired base of the first function generator and the first function generator. It is the product of the natural base logarithm of the desired base of the natural instrument.

誤差発生器(error generator)は入力値と近似値とを利用して 、誤差値を与える。補正推定器(correctionevaluator)は この誤差値と特定のベキ級数の所定の項数とを利用して、補正値を与える。合成 器(combinet)は、1)中間値が自然底対数の場合に、中間値と補正値 との和として直接得られた出力対数値、および、2)中間値と補正値との縮尺さ れた和(ただし、縮尺(scaling)とは、出力対数値の所望の底の自然底 対数によって、両方の項を個別に除することか、あるいはこれら2つの項の合成 和を除することからなる)として得られる出力対数値をめる。The error generator uses the input value and the approximate value to , gives the error value. The correction evaluator is A correction value is provided using this error value and a predetermined number of terms of a specific power series. synthesis 1) When the intermediate value is a natural base logarithm, the combination is the intermediate value and the correction value. and 2) the scale of the intermediate value and the correction value. (However, scaling is the natural base of the desired base of the output logarithm value.) Either dividing both terms individually or combining these two terms by the logarithm (consisting of dividing the sum) and calculate the resulting output logarithm value.

図面の簡単な説明 第1A図は本発明のコンピュータ・ハードウェア構成のブロック図であり、第1 B図は第1A図の第1関数発生器の一つの実施例を示し、第1C図は第1A図の 誤差発生器の一つの実施例を示し、第1D図は第1A図の合成器の一つの実施例 を示す。Brief description of the drawing FIG. 1A is a block diagram of the computer hardware configuration of the present invention. Figure B shows one embodiment of the first function generator of Figure 1A, and Figure 1C shows one embodiment of the first function generator of Figure 1A. One embodiment of the error generator is shown, and FIG. 1D is one embodiment of the synthesizer of FIG. 1A. shows.

第2A図は本発明の方法を実施する一般的なフローチャー)であり、第2B図は 第1中間値をめるための段階の一つの実施例を示し、第2C図はlog、、、( x)をめる段階の一つの構成を示す。FIG. 2A is a general flowchart for carrying out the method of the present invention), and FIG. 2B is a general flowchart for carrying out the method of the present invention. One embodiment of the steps for calculating the first intermediate value is shown in FIG. 2C, where log, , ( One configuration of the step of determining x) is shown.

第3図は、底mに対する入力値の出力対数値を与える本発明の方法を実施するフ ローチャートである。FIG. 3 shows a diagram of a diagram for implementing the method of the invention which gives the output logarithmic value of the input value to the base m. It is a low chart.

発明を実施するための最良の形態 概して参照番号100で記される第1A図は、本発明のコンピュータ・ハードウ ェア構成の一つの実施例を示す。BEST MODE FOR CARRYING OUT THE INVENTION FIG. 1A, generally designated by the reference numeral 100, depicts a computer hardware system of the present invention. An example of a hardware configuration is shown below.

修正器(modifier) (102)は入力値を利用して、近似値を決定し 、この近似値は所定の値の集合から選ばれる。この所定の値の集合は、選択され た丸めアルゴリズム(rounding algorithms)によってめら れた近似値の集まりであり、入力値のビット精度数値より低いかそれに等しいビ ット精度数値を有する値として近似値を与える。A modifier (102) uses the input value to determine an approximate value. , this approximation value is chosen from a predetermined set of values. This predetermined set of values is rounding algorithms A collection of approximations that are less than or equal to the bit-precision number of the input value. gives the approximate value as a value with a precision value.

第1関数発生器(106)(この実施例を第1B図(参照番号125)に示す。a first function generator (106), an embodiment of which is shown in FIG. 1B (reference numeral 125);

)は、近似値を利用して第1中間値を決定し、実質的にこの第1中間値は近似値 の自然底対数(natural base logarithm)である0一般 に、第1関数発生器(106)は少なくともROM、ルックアップ・テーブルま たは他のメモリ装置を第2関数発生器(101)として利用し、所定の底を有す る第1対数値を決定し、かつ、第3関数発生器(103)を利用して、第1対数 値の所定の底の第2自然底対数値をめ、かつ、第1縮尺器(sealer) ( 105)を利用して、第1対数値と第2対数値との積(実質的に第1中間値)を 決定する。第1対数値が底Cを有している場合、第1対数値の所定の底の対数を めることは省略できる。なぜならば、その対数の値は単純に1の縮尺乗数因数( scaling mu1口plicative factor)となり、この第 1対数値は実質的に第1中間値であるためである。) determines the first intermediate value using an approximate value, and this first intermediate value is substantially the approximate value 0 general, which is the natural base logarithm of The first function generator (106) includes at least a ROM, a lookup table or or another memory device as the second function generator (101), and has a predetermined base. Determine the first logarithm value, and use the third function generator (103) to calculate the first logarithm value. Determine the second natural base logarithmic value of a given base of the value, and use a first sealer ( 105), the product of the first log value and the second log value (effectively the first intermediate value) is decide. If the first logarithm has a base C, then the logarithm of the given base of the first logarithm is This can be omitted. Because the value of its logarithm is simply a scale multiplier factor of 1 ( scaling mul plicative factor), and this This is because the 1-log value is substantially the first intermediate value.

一般に、ソフトウェア構成では、第1関数発生器は近似値を少なくとも一つの構 成に依存する定数で縮尺して、メモリ装置について少なくとも一つの第1の整数 値指数(integral valued 1ndex)を得ている@メモリ装 置はこの少なくとも一つの第1整数値指数を利用して、所定の底を有する絡1対 数値と、第2自然底対数値とを決定する。Generally, in a software configuration, the first function generator generates an approximation value in at least one construct. at least one first integer for the memory device, scaled by a constant that depends on the configuration. @Memory device that has an integral valued 1ndex By using this at least one first integer exponent, A numerical value and a second natural base logarithm value are determined.

第1対数値および第2対数値をめるために、さまざまなメモリ装置が利用できる ことが当業者に明らかである。Various memory devices are available to store the first and second log values. This is clear to those skilled in the art.

一般的なハードウェア構成は、近似値のビット・パターンを直接利用して、少な くとも一つの第2整数指数値をめることができ、次にこの値を利用して、第1対 数値と第2対数値とをめることができる。ソフトウェア構成からめられる第1整 数値指数はハードウェア構成で発生された#2整数値指数とは異なってもよいこ とは当業者に明らかである。A common hardware configuration directly utilizes the approximate bit pattern to reduce You can store at least one second integer exponent value, and then use this value to calculate the first pair. A numerical value and a second logarithm value can be included. The first adjustment determined by the software configuration Note that the numerical exponent may be different from the #2 integer exponent generated by the hardware configuration. is clear to a person skilled in the art.

誤差発生器(104)(この実施例を第1C図(参照番号150)に示す。)は 、第1除算器(107)を利用して入力値を近似値で除した第1商をめ、かつ、 減算器(109)を利用して第1商と1との差をめることにより、誤差値を実質 的にめる。等価的には、この減算器を利用して、入力値と近似値との差をめるこ とができ、また、第1除算器を利用して、この差を近似値で除した関連する一次 商(primary quotient)をめられることが明らかである。The error generator (104), an embodiment of which is shown in FIG. 1C (reference numeral 150), is , calculate the first quotient by dividing the input value by the approximate value using the first divider (107), and By calculating the difference between the first quotient and 1 using the subtracter (109), the error value is effectively calculated. Hit the target. Equivalently, this subtracter can be used to calculate the difference between the input value and the approximate value. and the related linear value obtained by dividing this difference by an approximation using the first divider. It is clear that the primary quotient is important.

補正推定器(correction evaluator) (108)は、誤 差値と、所定の数学的級数の所定の項数とを利用する決定器(determin er)を構成することによって補正値を実質的にめ、これは所定の数の項を実質 的に推定し、かつ、推定された所定の数の項を実質的に加算して、実質的に補正 値に等しい第2の和をめる。一般に、所定の数学的級数は次式のベキ級数である : ただし、Cは誤差値である。すなわち、所定の数学的級数を所定の数の項まで切 り捨て、次項を推定することによって、補正値は実質的にめられる: ただし、Cは誤差値であり、SVは所定の項数の数値である。A correction evaluator (108) A determiner that utilizes a difference value and a predetermined number of terms in a predetermined mathematical series. er), which effectively determines the correction value by constructing a predetermined number of terms. and substantially add the estimated predetermined number of terms to substantially correct it. Find a second sum equal to the value. In general, a given mathematical series is a power series of : However, C is an error value. That is, cut a given mathematical series down to a given number of terms. The correction value is effectively found by discarding and estimating the following term: However, C is an error value, and SV is a numerical value of a predetermined number of terms.

所定の数学的級数の所定の項数の数値(SV)は、一般に整数値であり、この数 値(SV)は実質的に選択された値であり、この選択された値とは一般的に、出 力対数値の所望のビット精度数値を第1関数発生器のビット精度数値で除した第 3商を1から引いた値よりも大きいかあるいは等しい値である。出力対数値につ いて所望の精度を実現するためには、上記のように用いられるこの選択された値 が1から第3商を引いた値に少なくとも等しくなければならない。The numerical value (SV) of a given number of terms of a given mathematical series is generally an integer value; The value (SV) is effectively the selected value, which is generally the output value. The desired bit precision value of the force logarithm value divided by the bit precision value of the first function generator. It is greater than or equal to the value obtained by subtracting the 3 quotient from 1. Regarding the output logarithm To achieve the desired accuracy, this selected value is used as described above. must be at least equal to 1 minus the third quotient.

合成器(combiner) (110) (この実施例を第1D図(参照番号 175)に示す。)は、第1中間値と補正値とを用いて、出力対数値をめる。一 般に、この合成器は、1)補正値および第1中間値に対して縮尺演算(scal ingoperation)を行ない、両方の縮尺された値を加算するか、ある いは、2)等価的に、第2加算器(111)を用いて補正値を第1中間値に加算 して第2和をめ、かつ、第4関数発生器(113)を利用して第3対数値(この 値は一般に出力対数値の所望の底の自然底対数である)をめ、かつ、第2除算器 (115)を利用して、第2和を第3対数値で除することによりこの第2和を縮 尺する。出力対数の所望の底がCの場合、縮尺演算は1による除算であり、省略 してもよいことが明らかである。combiner (110) (this embodiment is shown in FIG. 1D (reference number 175). ) calculates the output logarithm value using the first intermediate value and the correction value. one Generally, the synthesizer performs 1) scaling operations on the correction value and the first intermediate value. ingoperation) and add both scaled values, or Or, 2) Equivalently, add the correction value to the first intermediate value using the second adder (111). to calculate the second sum, and use the fourth function generator (113) to calculate the third logarithm value (this value is generally the natural base logarithm of the desired base of the output log value), and a second divider Using (115), we can reduce this second sum by dividing it by the third logarithm. Measure. If the desired base of the output logarithm is C, the scaling operation is division by 1, omitted It is clear that it can be done.

第2A図は、本発明の方法の構成を示す概略的なフローチャートであり、第2B 図および第2C図は以下のように特定のステップを具体的に示している。すなわ ち、概して参照番号200で記される第2A図は、本発明の方法において実施さ れる一連のステップの一つの実施例を示し、概して参照番号206で記される第 2B図は、第1中間値をめる段階の一つの構成の実施例を示し、概し7て参照番 号212で記される第2C図は、logゆ(X)をめる段階の一つの構成の実施 例を示す。FIG. 2A is a schematic flowchart showing the configuration of the method of the present invention, and FIG. The figures and FIG. 2C illustrate certain steps as follows. Sunawa FIG. 2A, generally designated by the reference numeral 200, shows the method of the present invention carried out in the method of the present invention. 206 shows one embodiment of a series of steps to Figure 2B shows an embodiment of one configuration of the step of determining the first intermediate value, generally designated by reference number 7. Figure 2C, denoted by number 212, shows the implementation of one configuration of the step of calculating the log equation (X). Give an example.

第2A図は、本発明の方法の一つの構成分水す。入力値X(202)は修正され 、少なくとも一つの電気信号によって表される近似値a = mad(x)を得 る(204)。一般に、この近似値は所定の値の集合から選択され、この所定の 値の集合は、選択された丸めアルゴリズムによって前もって決められた値の集ま りである。従って、近似値は特定の選択された丸めアルゴリズムに基づいて、X のビット精度数値よりも低いかそれに等しいビット精度数値を実質的に有する。FIG. 2A shows one component of the method of the invention. Input value X (202) is modified , obtain an approximation value a = mad(x) represented by at least one electrical signal. (204). Generally, this approximation value is selected from a predetermined set of values, and this predetermined The set of values is a set of values predetermined by the selected rounding algorithm. It is. Therefore, the approximation is based on the particular chosen rounding algorithm, substantially have a bit precision value less than or equal to the bit precision value of .

近似値は、第1中間値をめるために利用される(206)。The approximate value is used to calculate a first intermediate value (206).

典型的な第1中間値(FIV)の決定を第2B図(参照番号225)に示し、こ こで、メモリ装置(MEM装置)およびaを用いて、第1対数値が所定の底pを 有し、かつ、少なくとも一つの電気信号によって表されるように、近似値の第1 対数値をめる(207)。さらに、所定の底pの第3自然対数値がめられ(20 9)、これは少なくとも一つの電気信号によって表される。FIVは、第1対数 値と第3対数値との積として実質的にめられる(211)。第1対数値の所定の 底pがeの場合、第1対数値の決定によりFIVがめられ、それにより実質的に 1である第3対数値を決定する段階を省略でき、さらに、第3対数値と第1対数 値との積(この積は第1対数値に等しくなる)を決定する段階を省略できること が明らかである。また、実質的にFIVは近似値の対数であるので、その精度( 入力値の対数を表す精度)は入力値の精度よりも小さいことが明らかである。し かし、FIVの精度(対数を算出する精度)は、出力対数の所望の精度と少なく とも等しくなければならない。A typical first intermediate value (FIV) determination is shown in Figure 2B (reference numeral 225); Here, using a memory device (MEM device) and a, the first logarithm value has a predetermined base p. and the first of the approximations, as represented by at least one electrical signal. Calculate the logarithm value (207). Furthermore, the third natural logarithm value of the predetermined base p is determined (20 9), which is represented by at least one electrical signal. FIV is the first logarithm It is essentially calculated as the product of the value and the third logarithm value (211). given the first logarithm value If the base p is e, the determination of the first logarithm value yields the FIV, which effectively The step of determining the third logarithm value which is 1 can be omitted, and the third logarithm value and the first logarithm The step of determining the product with the value (this product is equal to the first logarithm value) can be omitted. is clear. Also, since FIV is essentially the logarithm of the approximate value, its precision ( It is clear that the precision representing the logarithm of the input value) is smaller than the precision of the input value. death However, the precision of FIV (the precision of calculating the logarithm) is at least the desired precision of the output logarithm. must be equal.

少なくとも入力値および近似値は、少なくとも一つの電気信号によって表される 誤差値を決定するために用いられる(20g)。一般に、入力値を近似値で除し た第1商がめられ、この第1商から1が除算されて、′誤差値が実質的に得られ る。上記の誤差値決定と同等な他の数学演算、例えば、入力値から近似値を減す ることにより最初の差をめ、この最初の差を近似値で除算する演算を上記のステ ップの変わりに利用することができる。at least the input value and the approximate value are represented by at least one electrical signal Used to determine the error value (20g). In general, divide the input value by an approximation The first quotient is determined, and this first quotient is divided by 1 to essentially obtain the error value. Ru. Other mathematical operations equivalent to the error value determination described above, e.g. subtracting the approximate value from the input value Find the first difference by It can be used in place of the top.

少なくとも誤差値は、少なくとも一つの電気信号によって表される補正値を決定 するために利用される(210)。at least the error value determines a correction value represented by at least one electrical signal (210).

一般に、誤差値は所定の数学的級数の所定の項数に入力され、これらは加算され て、補正値を実質的に得る。所定の項数の数は選択可能であり、この選択は出力 対数値の所望の精度に依存する。一般に、出力対数値の所望の精度を得ることが 可能な補正値を与えるためには、所定の項数の数は、出力対数値の所望のビット 精度数値を実質的にFIVのビット数で除した商を1から引いた値よりも大きい かあるいは等しくなるように選択される。一般に、所定の数学的級数はベキ級数 であり、このベキ級数は、lと誤差値との第1和の自然対数に対するティラー級 数(Taylor 5eries)であり、実質的に次式によって表される:た だし、Cは誤差値である。Generally, error values are entered into a given number of terms in a given mathematical series, and these are added together. to substantially obtain the correction value. The number of terms for a given number is selectable, and this selection Depends on the desired precision of the logarithmic value. In general, it is possible to obtain the desired precision of the output logarithm value by To give a possible correction value, the number of terms given the desired bits of the output logarithm value greater than 1 minus the quotient of the precision number effectively divided by the number of bits in the FIV or is chosen to be equal. In general, a given mathematical series is a power series This power series is the Tiller series for the natural logarithm of the first sum of l and the error value. (Taylor 5eries) and is substantially represented by the following formula: However, C is an error value.

第2A図に示すように、少なくともFIVおよび補正値を利用して、入力値の出 力対数値が実質的に得られ、このとき出力対数は所望の底を有し、少なくとも一 つの電気信号によって表される(212)。すなわち、第2C図(参照番号25 0)に示すように、一般に、補正値とFIVとの第2和が得られ(213)、入 力値の出力対数値の所望の底の第4自然対数が得られ(215)、そして第2和 を第4対数で除した第2商がめられ、この商は実質的に入力値の出力対数値であ り、これは所望の底を有し、少なくとも一つの電気信号によって表される(21 7)。As shown in Figure 2A, the input value can be output using at least the FIV and the correction value. A force logarithm value is substantially obtained, where the output logarithm has the desired base and is at least one (212). That is, FIG. 2C (reference number 25 0), generally a second sum of the correction value and the FIV is obtained (213) and the input The fourth natural logarithm of the desired base of the output logarithm of the force value is obtained (215), and the second sum is divided by the fourth logarithm, and this quotient is effectively the output logarithm of the input value. , which has the desired bottom and is represented by at least one electrical signal (21 7).

第1対数値の所定の底pが実質的に自然底Cであり、かつ、入力値の出力対数値 の所望の底も実質的に自然底Cである場合には、FIVをめる段階(206)は 、近似値の自然底対数をめる段階になり、この自然底対数は実質的にFIVであ る。同様に、出力対数値が所望の底を有するように、入力値の出力対数値をめる 段階は、FIVと補正値との第2和をめて、その出力対数値を実質的に得る段階 になる。The predetermined base p of the first logarithm value is substantially the natural base C, and the output logarithm value of the input value If the desired base of is also substantially the natural base C, the step of finding the FIV (206) is , it is time to calculate the natural base logarithm of the approximate value, and this natural base logarithm is essentially FIV. Ru. Similarly, multiply the output log value of the input value such that the output log value has the desired base. The step is to calculate the second sum of the FIV and the correction value to substantially obtain the output log value. become.

第3図は、底mに対する入力値Xの、第1の所望の精度を有する出力対数値を与 える本発明の方法の構成を示すフローチャートである。入力値Xは修正され、近 似値a=mod(x)が得られ(304)、aは所定の値の集合、すなわち選択 された丸めアルゴリズムによって決まる値の集まりから選択される。FIG. 3 gives the output logarithmic value of the input value X to the base m with the first desired precision. 1 is a flowchart showing the configuration of a method of the present invention. The input value A similar value a=mod(x) is obtained (304), where a is a predetermined set of values, that is, a selection is selected from a set of values determined by the rounding algorithm used.

少なくともメモリ装置および近似値aは、一般に次のように第1近似値(FIV )をめるために利用される(306)。At least the memory device and the approximation a are generally configured as follows: a first approximation (FIV ) (306).

すなわち、所定の底pを有し、第2の所定の精度を有し、そして少なくとも一つ の電気信号によって表されるaの第1対数値[log、 (aNは、一般にRO Mであるメモリ装置を利用してめられ、ここでEFROMを含むさまざまなタイ プのROMが選ばれ、所望の精度が前もって選択される。第1対数値の底pは、 底Cを有しかつ少なくとも一つの電気信号によって表される第3対数値(In  (p)]をめるために用いられる。そして、第1対数値は(log、 (a)) と(In (p))とを乗じることにより縮尺され、中間積FIV =(log 、 (a))(In(p))が実質的に得られ、これは近似値aの自然底対数で あり、少なくとも第2の所定の精度および底Cを有し、実質的に口n (a)] であり、そして少なくとも一つの電気信号によって表される。p=eの場合には 、第1中間値はIn aであり、そのためFIVの決定は簡略化される。第2の 所定の精度は一般に選択可能であるが、出力対数値の所望の精度よりも劣るのが 一般的である。しかし、FIVの精度は所望の出力対数値の所望の精度と少なく とも同等である。i.e. has a predetermined base p, has a second predetermined precision, and has at least one The first logarithm value of a [log, (aN is generally RO M is used for memory devices, and various types including EFROM are used here. A ROM is selected and the desired precision is preselected. The base p of the first logarithm is a third logarithmic value (In (p)]. And the first logarithm value is (log, (a)) is scaled by multiplying by (In (p)), and the intermediate product FIV = (log , (a))(In(p)) is essentially obtained, which is the natural base logarithm of the approximation a. and has at least a second predetermined precision and a base C, substantially the mouth n (a)] and is represented by at least one electrical signal. In case p=e , the first intermediate value is Ina, thus simplifying the determination of FIV. second Although the predetermined precision is generally selectable, less than the desired precision of the output log value is Common. However, the accuracy of FIV is less than the desired accuracy of the desired output log value. It is equivalent to

少なくとも入力値Xおよび近似値aは、誤差値Cを生成するために利用される( 308)。一般に、入力値は近似値によって除されて、第1商x/aが得られ、 この第1商は少なくとも一つの電気信号によって表され、この第1商から1が減 ぜられて、誤差値Cが実質的に得られ、このCは少なくとも一つの電気信号によ って表され、Cは(x/a −1’)に実質的に等しいか、あるいはc=(x− a)/aとなるように同等な決定を行なうことができる。At least the input value X and the approximation value a are used to generate the error value C ( 308). Generally, the input value is divided by an approximation value to obtain a first quotient x/a; This first quotient is represented by at least one electrical signal, and 1 is subtracted from this first quotient. , an error value C is substantially obtained, which C is determined by at least one electrical signal. and C is substantially equal to (x/a - 1') or c=(x- An equivalent decision can be made such that a)/a.

少なくとも誤差値Cは、補正値をめるために利用され(310)、ここで誤差値 Cは所定の数学的級数の所定の項数の数値(SV)をめるために用いられ、この 所定の項数は少なくとも一つの電気信号によって表され、所定の数学的級数の所 定の項数の数値SVは、出力対数値の所望のビット精度数値を第2対数値のビッ ト精度数値で除した第2商を1から引いた値よりも大きいかあるいは等しく、こ の所定の数学的級数は次式によって実質的に与えられる:ただし、Cは誤差値で ある。また、この所定の数学的級数の所定の項数は推定され、加算されて、少な くとも一つの電気信号によって表される補正値(CV)が実質的に得られる:例 えば、出力対数値として24ビツトの精度が所望され、かつ、第1関数発生器が 8ビツトの精度を与える場合、一般にSVは+ (24/8)−11すなわち2 に等しくなるように選択される。At least the error value C is used to calculate the correction value (310), where the error value C is used to calculate the value (SV) of a given number of terms in a given mathematical series, and this A given number of terms is represented by at least one electrical signal and is a given number of terms in a given mathematical series. The value SV with a constant number of terms converts the desired bit-precision value of the output log value into bits of the second log value. greater than or equal to 1 minus the second quotient divided by the precision number, and A given mathematical series of is essentially given by: where C is the error value and be. Also, a given number of terms in this given mathematical series can be estimated and added to reduce A correction value (CV) represented by at least one electrical signal is substantially obtained: e.g. For example, if 24-bit precision is desired for the output logarithm value and the first function generator is When providing 8-bit precision, the SV is generally +(24/8)-11 or 2 is chosen to be equal to .

少なくとも第1中間値および補正値は、少なくとも一つの電気信号によって表さ れる出力対数値を実質的に得るために用いられる(312)。第1中間値および 補正値は実質的に加算され、次式の第3和が得られる:In x −FIV +  CV −Clog、(aN(In (pH+cVこの第3和は入力値Xの自然 底対数値(in (X))であり、少なくとも一つの電気信号、によって表され る。入力値Xの自然底対数値(in (x))と、出力対数値の所望の底である mの自然底対数[In (m)]との次第3商がめられ、実質的に次式%式%: 所望の底を有する出力対数値(log、、 (x))は、少なくとも一つの電気 信号によって表される。mの自然底対数値は、あるシステムについて特定の所望 のmを前もって選択することによって前もって選ばれたROMから、あるいは必 要に応じて他の方法により得ることができる。この場合も、上記のように、自然 底対数を利用することにより、段階的な手順が簡略化されることに留意されたい 。At least the first intermediate value and the correction value are represented by at least one electrical signal. (312). first intermediate value and The correction values are effectively added to obtain the third sum of the following equation: In x - FIV + CV - Clog, (aN (In (pH + cV) This third sum is the natural value of the input value is the base logarithmic value (in (X)) and is represented by at least one electrical signal. Ru. The natural base logarithm value (in (x)) of the input value X and the desired base of the output logarithm value The 3 quotient is calculated with the natural base logarithm of m [In (m)], and essentially the following formula % formula %: The output logarithmic value (log, , (x)) with the desired base is Represented by a signal. The natural base logarithm value of m is from a preselected ROM by preselecting m of It can be obtained by other methods if necessary. Again, as mentioned above, the natural Note that the use of base logarithms simplifies the step-by-step procedure. .

好適な実施例において、本発明はソフトウェア内ですべて実行されることが明ら かである。また、この方法の段階の順序は変更できることが当業者に明らかであ る。例えば、誤差値は第1中間値の前に算出することができる。It will be appreciated that in a preferred embodiment, the invention is implemented entirely in software. That's it. It will also be clear to those skilled in the art that the order of the steps in this method can be varied. Ru. For example, the error value can be calculated before the first intermediate value.

ILI7A 要約書 入力値の近似値(1o 2)の第1対数を生成する関数発生器を利用して、入力 値の対数が算出され、自然底対数に縮尺され(ただし、第1対数は自然底対数で はない)、そして補正値と合成され(110) 、入力値の自然底対数を得る。ILI7A abstract Using a function generator that generates the first logarithm of the approximate value (1o 2) of the input value, The logarithm of the value is calculated and scaled to the natural base logarithm (where the first logarithm is the natural base logarithm). ) and is combined with the correction value (110) to obtain the natural base logarithm of the input value.

入力値と近似値とに関連する誤差値が生成され(104)、この誤差値は特定の ベキ級数において用いられ、補正値を決定する(l O8)。得られた自然底対 数は、所望の出力対数の所望の底の自然底対数によって縮尺され、それにより所 望の底を有する入力値の所望の出力対数を決定する。An error value associated with the input value and the approximation value is generated (104), and the error value is It is used in the power series to determine the correction value (l O8). Obtained natural base pair The number is scaled by the natural base logarithm of the desired base of the desired output logarithm, thereby Determine the desired output logarithm of the input value with the desired base.

国際調査報告international search report

Claims (10)

【特許請求の範囲】[Claims] 1.入力値を処理して、出力対数値が所望の底を有するように、この入力値の出 力対数値を与える装置であって:A)前記入力値に応答して、近似値を生成する 修正手段であって、該近似値は、選択された丸めアルゴリズムによってあらかじ め定められた値の集まりである所定の値の集合から選択される修正手段; B)前記修正手段に応答して、前記近似値を利用して、第1中間値を決定する第 1関数発生手段;C)前記入力値および前記修正手段に応答して、前記入力値と 前記近似値とを利用して、誤差値を生成する誤差発生手段であって、該誤差発生 手段は少なくとも:1)前記入力値および前記修正手段に応答して、前記入力値 と前記近似値とを利用して、前記入力値と前記近似値との第1商を求める第1除 算手段;および2)前記第1除算手段に応答して、前記第1商を用いて、誤差値 を決定する減算手段であって、該誤差値は実質的に、前記第1商と数値1との差 である減算手段;を含む誤差発生手段; D)前記誤差発生手段に応答して、前記誤差値を用いて補正値を決定する補正推 定手段;ならびにE)前記第1関数発生手段および前記補正推定手段に応答して 、前記第1中間値と前記補正値とを利用して出力対数値を求める合成手段であっ て、前記第1関数発生手段および前記補正推定手段に応答する該合成手段はさら に:1)前記第1関数発生手段および前記補正推定手段に応答して、前記補正値 と前記第1中間値との第3程を決定する第2加算手段; 2)前記出力対数値の前記所望の底に応答して、第3対数値を決定する第4関数 発生手段であって、該第3対数値は実質的に、前記出力対数値の所望の底の自然 底対数である第4関数発生手段;および 3)前記第2加算手段および前記第4関数発生手段に応答して、前記第3程と前 記第3対数値との第2商を決定する第2除算手段であって、前記第3程と前記第 2対数値との第2商は実質的に、前記所望の底を有する前記出力対数値である第 2除算手段; を含む合成手段; によって構成されることを特徴とする装置。1. Process the input value so that the output logarithmic value has the desired base. An apparatus for providing a force log value, the apparatus comprising: A) generating an approximate value in response to said input value; a correction means, wherein the approximation is correction means selected from a predetermined set of values; B) determining a first intermediate value using the approximate value in response to the modifying means; 1 function generating means; C) in response to the input value and the correction means; Error generating means for generating an error value using the approximate value, the error generating means The means includes at least: 1) in response to the input value and the modifying means; and the approximate value to obtain a first quotient between the input value and the approximate value. and 2) in response to said first dividing means, using said first quotient to calculate an error value. , wherein the error value is substantially the difference between the first quotient and the numerical value 1. an error generating means including a subtracting means; D) a correction recommendation for determining a correction value using the error value in response to the error generating means; and E) in response to the first function generating means and the correction estimating means. , a synthesizing means for obtaining an output logarithm value using the first intermediate value and the correction value; The synthesizing means responsive to the first function generating means and the correction estimating means further comprises: In: 1) In response to the first function generating means and the correction estimating means, the correction value is and a second addition means for determining a third equation between and the first intermediate value; 2) a fourth function that determines a third log value in response to the desired base of the output log value; generating means, wherein the third logarithmic value is substantially a natural base of a desired base of the output logarithmic value; a fourth function generating means that is a base logarithm; and 3) In response to the second addition means and the fourth function generation means, the third and previous steps are performed. a second division means for determining a second quotient with the third logarithm value, The second quotient with the two logarithmic values is substantially the second quotient which is the output logarithmic value with the desired base. 2 division means; synthetic means including; A device characterized by comprising: 2.前記第1関数発生手段は少なくとも:A)前記修正手段に応答して、前記近 似値を利用して、所定の底を有する第1対数値を決定する第2関数発生手段;B )前記第1対数値の前記所定の底に応答して、第2対数値を決定する第3関数発 生手段;およびC)前記第2関数発生手段および前記第3関数発生手段に応答し て、前記第2対数値を利用して、前記第1対数値を縮尺し、前記第1中間値を実 質的に求める第1縮尺手段であって、前記第2対数値は実質的に、前記第1対数 値の前記所定の底の自然底対数であり、かつ、該第1縮尺手段は、前記第1対数 値に前記第2対数値を乗じて、前記第1中間値を実質的に得る少なくとも第1乗 算手段を含む第1縮尺手段; をさらに含んで構成されることを特徴とする請求項1記載の装置。2. The first function generating means is configured to: A) respond to the modifying means to generate the first function; a second function generating means for determining a first logarithm value having a predetermined base using a similar value; B ) a third function generator for determining a second log value in response to the predetermined base of the first log value; and C) responsive to the second function generating means and the third function generating means; scale the first logarithmic value using the second logarithmic value to realize the first intermediate value. a qualitatively determining first scaling means, wherein the second logarithm value is substantially equal to the first logarithm value; a natural base logarithm of the predetermined base of values, and the first scaling means multiplying the value by the second logarithm value to substantially obtain the first intermediate value; first scaling means including calculation means; 2. The apparatus of claim 1, further comprising: 3.誤差発生手段に応答する補正推定手段は少なくとも:前記誤差発生手段に応 答して、前記誤差値と所定の数学的級数の所定の項数とを用いて、所定の項数を 実質的に推定し、かつ、この推定された所定の項数を実質的に加算し、実質的に 前記補正値である第2和を求める決定手段であって、前記所定の項数は前記所定 の数学的級数からの項の部分集合であり、かつ、この部分集合における項の数は 、前記出力対数値のビット精度数値を前記第1対数値のビット精度数値で除した 商を1から減じた値よりも大きいかあるいは等しくなるように選択され、かつ、 前記所定の数学的級数は実質的にベキ級数であり、このベキ級数は、1と誤差値 との第1程の自然対数に対する実質的にテイラー級数(Taylor seri es)であり、次式によって与えられる:▲数式、化学式、表等があります▼ ただし、 cは誤差値であり、 該決定手段は少なくとも、前記 所定の数学的級数の前記所定の項数を実質的に推定する推定手段と、前記所定の 数学的級数の前記所定の数の項を実質的に加算して、実質的に前記補正値である 第2和を得る第1加算手段とを含む決定手段; をさらに含んで構成されることを特徴とする請求項1記載の装置。3. The correction estimating means responsive to the error generating means includes at least: Then, using the error value and the predetermined number of terms of the predetermined mathematical series, calculate the predetermined number of terms. substantially estimate, and substantially add this estimated predetermined number of terms, and substantially determining means for determining a second sum which is the correction value, wherein the predetermined number of terms is the predetermined number of terms; is a subset of terms from the mathematical series, and the number of terms in this subset is , the bit precision value of the output log value is divided by the bit precision value of the first log value. selected to be greater than or equal to the quotient minus 1, and Said predetermined mathematical series is substantially a power series, and this power series consists of 1 and an error value. is essentially a Taylor series for the first degree natural logarithm of es) and is given by the following formula: ▲There are mathematical formulas, chemical formulas, tables, etc.▼ however, c is the error value, The determining means at least estimating means for substantially estimating the predetermined number of terms of a predetermined mathematical series; the predetermined number of terms of the mathematical series are substantially added to substantially the correction value; a first addition means for obtaining a second sum; determining means; 2. The apparatus of claim 1, further comprising: 4.出力対数が所望の底を有するように、入力値の出力対数を決定する高性能デ ジタル処理装置であって:A)前記入力値に応答して、近似値を生成する修正手 段であって、該近似値は、選択された丸めアルゴリズムによってあらかじめ定め られた値の集まりである所定の値の集合から選択される修正手段; B)前記修正手段に応答して、前記近似値を利用して、第1中間値を決定する第 1関数発生手段;C)前記入力値および前記修正手段に応答して、前記入力値と 前記近似値とを利用して、誤差値を生成する誤差発生手段であって、該誤差発生 手段は少なくとも:1)前記入力値および前記修正手段に応答して、前記入力値 と前記近似値とを利用して、前記入力値を前記近似値で除した第2商を求める第 2除算手段;および2)前記第2除算手段に応答して、前記第2商を用いて、誤 差値を決定する減算手段であって、該誤差値は実質的に、前記第2商と数値1と の差である減算手段;を含む誤差発生手段; D)前記誤差発生手段に応答して、前記誤差値を用いて補正値を決定する補正推 定手段; E)前記第1関数発生手段および前記補正推定手段に応答して、前記第1中間値 および前記補正値を加算して、第2中間値を求める第1加算手段; F)前記出力対数値の前記所望の底に応答して、実質的に前記出力対数値の前記 所望の底の自然対数である第2対数値を決定する第2関数発生手段;ならびにG )前記第1加算手段および前記第2関数発生手段に応答して、前記第2中間値と 前記第2対数値との第1商を求める第1除算手段であって、該第1商は実質的に 、前記所望の底を有する前記出力対数値である第1除算手段;によって構成され ることを特徴とする高性能デジタル処理装置。4. A high-performance device that determines the output logarithm of an input value so that the output logarithm has the desired base. A) a correction method for generating an approximate value in response to the input value; round, the approximation is predetermined by the selected rounding algorithm. corrective means selected from a predetermined set of values that are a set of values that are B) determining a first intermediate value using the approximate value in response to the modifying means; 1 function generating means; C) in response to the input value and the correction means; Error generating means for generating an error value using the approximate value, the error generating means The means includes at least: 1) in response to the input value and the modifying means; and the approximation value to obtain a second quotient of the input value divided by the approximation value. 2 dividing means; and 2) in response to said second dividing means, using said second quotient; subtraction means for determining a difference value, said error value being substantially the sum of said second quotient and the numerical value 1; an error generation means including a subtraction means that is the difference between; D) a correction recommendation for determining a correction value using the error value in response to the error generating means; fixed means; E) in response to the first function generating means and the correction estimating means, the first intermediate value and a first addition means for adding the correction value to obtain a second intermediate value; F) in response to said desired base of said output logarithm, substantially said output logarithm; a second function generating means for determining a second logarithm value that is the natural logarithm of the desired base; and G ) in response to the first addition means and the second function generation means; a first division means for calculating a first quotient with the second logarithm value, the first quotient being substantially , the output logarithmic value having the desired base; A high-performance digital processing device characterized by: 5.前記第1関数発生手段は少なくとも:A)前記修正手段に応答して、前記近 似値を利用して、所定の底を有する第3対数値を決定する第3関数発生手段;B )前記第3対数値の前記所定の底に応答して、第4対数値を求める第4関数発生 手段であって、該第4対数値は実質的に、前記第3対数値の前記所定の底の自然 底対数である第4関数発生手段;および C)前記第3関数発生手段および前記第4関数発生手段に応答して、前記第4対 数値を利用して、前記第3対数値を縮尺し、実質的に前記第1中間値を求める第 1縮尺手段であって、該第1縮尺手段は、前記第3対数値に前記第4対数値を乗 じて、前記第1中間値を実質的に得る少なくとも第1乗算手段を実質的に含む第 1縮尺手段;をさらに含んで構成されることを特徴とする請求項4記載の装置。5. The first function generating means is configured to: A) respond to the modifying means to generate the first function; A third function generating means for determining a third logarithmic value having a predetermined base using a similar value; B ) generating a fourth function for determining a fourth logarithmic value in response to the predetermined base of the third logarithmic value; means, wherein the fourth logarithmic value is substantially a natural base of the third logarithmic value. a fourth function generating means that is a base logarithm; and C) In response to the third function generating means and the fourth function generating means, the fourth pair A step of scaling the third logarithmic value using a numerical value to substantially obtain the first intermediate value. 1 scaling means, the first scaling means multiplying the third logarithmic value by the fourth logarithmic value. a first multiplication means for substantially obtaining said first intermediate value; 5. The apparatus according to claim 4, further comprising: 1 scaling means. 6.誤差発生手段に応答する補正推定手段は少なくとも:前記誤差調整手段に応 答して、前記誤差値と所定の数学的級数の所定の項数とを用いて、所定の項数を 実質的に推定し、かつ、この推定された所定の項数を実質的に加算し、実質的に 前記補正値である第2和を求める決定手段であって、前記所定の数学的級数の前 記所定の項数は前記所定の数学的級数からの項の部分集合であり、かつ、この部 分集合における項の数は、前記出力対数値のビット精度数値を前記第1対数値の ビット精度数値で除した商を1から減じた値よりも大きいかあるいは等しくなる ように選択され、かつ、前記所定の数学的級数は実質的にベキ級数であり、この ベキ級数は、1と誤差値との第1程の自然対数に対する実質的にテイラー級数で あり、次式によって与えられる:▲数式、化学式、表等があります▼ ただし、cは誤差値である決定手段; をさらに含んで構成されることを特徴とする請求項4記載の装置。6. The correction estimating means responsive to the error generating means includes at least: Then, using the error value and the predetermined number of terms of the predetermined mathematical series, calculate the predetermined number of terms. substantially estimate, and substantially add this estimated predetermined number of terms, and substantially determining means for determining a second sum that is the correction value, the determining means for determining the second sum that is the correction value, The given number of terms is a subset of the terms from the given mathematical series, and The number of terms in the subset is the bit-precision value of the output log value of the first log value. greater than or equal to 1 minus the quotient divided by a bit-precision number and said predetermined mathematical series is substantially a power series; The power series is essentially a Taylor series for the first natural logarithm of 1 and the error value. Yes, given by the following formula: ▲There are mathematical formulas, chemical formulas, tables, etc.▼ However, c is a determining means that is an error value; 5. The device according to claim 4, further comprising: 7.前記決定手段は少なくとも、前記所定の数学的級数の前記所定の項数を実質 的に推定する推定手段と、前記所定の数学的級数の前記所定の数の項を実質的に 加算して、実質的に前記補正値である第2和を得る第1加算手段とを含むことを 特徴とする請求項4記載の装置。7. The determining means at least substantially determines the predetermined number of terms of the predetermined mathematical series. estimating means for estimating the predetermined number of terms of the predetermined mathematical series; and a first addition means for obtaining a second sum which is substantially the correction value. 5. The device of claim 4, characterized in that: 8.入力値xを処理して、前記入力値の所望の底mを有する出力対数値{log m(x)}を与え、この出力対数値は所望の精度を有する装置であって: A)前記入力値xに応答して、近似値aを生成する修正手段であって、該近似値 は、少なくとも丸めアルゴリズム値の所定の集合である所定の値の集合から選択 される修正手段; B)前記修正手段に応答して、前記近似値を利用して、実質的に{ln(a)} である第1中間値を決定する第1関数発生手段; C)前記入力値xおよび前記修正手段に応答して、前記入力値xと前記近似値a とを利用して、誤差値cを生成する誤差発生手段であって、該誤差発生手段は少 なくとも:1)前記入力値xおよび前記修正手段に応答して、前記入力値xと前 記近似値aとを利用して、前記入力値xを前記近似値aで除した第1商x/aを 求める第1除算手段;および2)前記第1除算手段に応答して、前記第1商x/ aおよび数値1を用いて、誤差値c=1{(x/a)−1}を実質的に求める減 算手段; を含む誤差発生手段; D)前記誤差発生手段に応答して、前記誤差値cを用いて補正値を生成する補正 推定手段であって、前記誤差発生手段に応答する該補正推定手段は少なくとも: 前記誤差発生手段に応答して、前記誤差値と所定の数学的級数の所定の項数とを 利用して、所定の項数を推定し、かつ、この推定された所定の項数を実質的に加 算し、実質的に前記補正値である第2和を求める決定手段であって、前記所定の 数学的級数の前記所定の項数は前記所定の数学的級数からの項の部分集合であり 、かつ、この部分集合における項の数は、前記出力対数値のビット精度数値を前 記第1対数値のビット精度数値で除した商を1から減じた値よりも大きいかある いは等しくなるように選択され、前記所定の数学的級数は実質的に次式によって 与えられる:▲数式、化学式、表等があります▼ ただし、cは誤差値である決定手段 を含む補正推定手段;お上び E)前記第1関数発生手段および前記補正推定手段に応答して、前記第1中間値 と前記補正値とを合成して、前記所望の精度を有する前記出力対数値{1ogm (x)}を求める合成手段; によって構成されることを特徴とする装置。8. Process an input value x to obtain an output logarithm value {log m(x)}, whose output logarithmic value is a device with the desired precision: A) Modifying means for generating an approximate value a in response to the input value x, the approximate value a is selected from a given set of values that is at least a given set of rounding algorithm values. corrective measures to be taken; B) in response to said modifying means, utilizing said approximation to substantially {ln(a)} a first function generating means for determining a first intermediate value; C) In response to the input value x and the correction means, the input value x and the approximate value a An error generating means for generating an error value c using at least: 1) in response to said input value x and said modifying means; The first quotient x/a obtained by dividing the input value x by the approximate value a is calculated using the approximate value a. and 2) in response to said first dividing means, said first dividing means for calculating said first quotient x/ Using a and the numerical value 1, the subtraction that essentially calculates the error value c = 1 {(x/a)-1} means of calculation; error generating means including; D) Correction of generating a correction value using the error value c in response to the error generating means. The estimating means, the corrected estimating means responsive to the error generating means at least: In response to the error generating means, the error value and a predetermined number of terms of a predetermined mathematical series are calculated. to estimate a predetermined number of terms, and to substantially add this estimated predetermined number of terms. determining means for calculating a second sum which is substantially the correction value, the predetermined number of terms of the mathematical series is a subset of terms from the predetermined mathematical series; , and the number of terms in this subset is the bit-precision value of the output log value. Is greater than or equal to the value obtained by dividing the first logarithm value by the bit-precision value and subtracting it from 1. or equal, and said predetermined mathematical series is substantially equal to Given: ▲Mathematical formulas, chemical formulas, tables, etc.▼ However, c is the error value determining means Correction estimation means including; E) in response to the first function generating means and the correction estimating means, the first intermediate value and the correction value to obtain the output logarithm value {1ogm (x)}; A device characterized by comprising: 9.前記第1関数発生手段は少なくとも:A)前記修正手段に応答して、前記近 似値aを用いて、少なくとも所定の正確度と、所定の精度と、底pとを有する第 1対数値{logp(a)}を決定する第2関数発生手段であって、該所定の正 確度は前記出力対数値の所望の正確度より劣るかあるいは同等であり、該所定の 精度は前記出力対数値の前記所望の精度と少なくとも同等である第2関数発生手 段;B)前記第1対数値の前記所望の底に応答して、前記第1対数値の前記底の 第3自然底対数値ln(p)}を決定する第3関数発生手段;および C)前記第2関数発生手段および前記第3関数発生手段に応答して、前記第1対 数値を縮尺して、少なくとも前記所定の精度および底eを有する第1中間値、す なわち実質的には{ln(a)}を求める第1縮尺手段であって、該第1縮尺手 段は少なくとも、前記第1対数値{logp(3)}に、前記第1対数の底であ るpの自然底対数である、実質的に{ln(p)}に等しい係数を乗じて、前記 第1中間値を実質的に求める第2乗算手段を含み、該決定手段は少なくとも、前 記数学的級数の前記所定の項数を実質的に推定する推定手段と、前記数学的級数 の前記所定の数の項を実質的に加算して、実質的に前記補正値である第2和を得 る第1加算手段とを含む第1縮尺手段; をさらに含んで構成されることを特徴とする請求項8記載の装置。9. The first function generating means is configured to: A) respond to the modifying means to generate the first function; Using the approximation a, the a second function generating means for determining a logarithmic value {logp(a)}, the predetermined positive The accuracy is less than or equal to the desired accuracy of the output log value, and a second function generator whose precision is at least equal to said desired precision of said output log value; stage; B) in response to the desired base of the first logarithmic value; third function generating means for determining a third natural base logarithm value ln(p)}; and C) In response to the second function generating means and the third function generating means, the first pair A first intermediate value having at least said predetermined precision and base e by scaling a numerical value, all That is, it is essentially a first scaling means for determining {ln(a)}, and the first scaling means The step is at least a base of the first logarithm for the first logarithm value {logp(3)}. Multiplying by a coefficient substantially equal to {ln(p)}, which is the natural base logarithm of p, a second multiplication means for substantially determining the first intermediate value, the determining means at least estimating means for substantially estimating the predetermined number of terms of the mathematical series; and the mathematical series. substantially adding the predetermined number of terms to obtain a second sum that is substantially the correction value. a first scaling means including a first addition means; 9. The apparatus of claim 8, further comprising: 10.前記合成手段は少なくとも: A)前記第1関数発生手段および前記補正推定手段に応答して、前記第1中間値 および前記補正値を用いて、第2和を求める第2加算手段であって、該第2和は 実質的に、前記入力値xの自然底対数値{ln(x)}である第2加算手段;お よび B)前記第2加算手段および第3関数発生手段に応答して、前記入力値xの前記 自然底対数値{ln(x)};と、前記出力対数値の所望の底mの自然対数{l n(m)}との第3商を決定して、次式: {ln(x)}/{ln(m)}={logm(x)}すなわち、前記所望の底 を有する前記出力対数値{logm(x)}を得る第4除算手段;をさらに含ん で構成される請求項8記載の装置。10. Said synthesis means comprises at least: A) In response to the first function generating means and the correction estimating means, the first intermediate value and a second addition means for calculating a second sum using the correction value, the second sum being a second addition means which is substantially the natural base logarithmic value {ln(x)} of said input value x; call B) in response to the second addition means and the third function generation means, the the natural base logarithm {ln(x)}; and the natural logarithm of the desired base m of the output logarithm {l Determine the third quotient with n(m)} and use the following formula: {ln(x)}/{ln(m)}={logm(x)}, that is, the desired base further comprising: fourth division means for obtaining the output logarithm value {logm(x)} having 9. The device according to claim 8, comprising:
JP91511935A 1990-07-19 1991-06-17 Apparatus and method for estimating logarithms Pending JPH05508950A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55532190A 1990-07-19 1990-07-19
US555,321 1990-07-19
PCT/US1991/004308 WO1992001981A1 (en) 1990-07-19 1991-06-17 Device and method for evaluating logarithms

Publications (1)

Publication Number Publication Date
JPH05508950A true JPH05508950A (en) 1993-12-09

Family

ID=24216824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP91511935A Pending JPH05508950A (en) 1990-07-19 1991-06-17 Apparatus and method for estimating logarithms

Country Status (4)

Country Link
JP (1) JPH05508950A (en)
KR (1) KR960003060B1 (en)
CA (1) CA2085116A1 (en)
WO (1) WO1992001981A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7284027B2 (en) 2000-05-15 2007-10-16 Qsigma, Inc. Method and apparatus for high speed calculation of non-linear functions and networks using non-linear function calculations for digital signal processing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631230A (en) * 1970-09-24 1971-12-28 Ibm Binary arithmetic unit implementing a multiplicative steration for the exponential, logarithm, quotient and square root functions
DE2505388C2 (en) * 1975-02-08 1983-06-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Arrangement for logarithmic conversion of a measured value
US4089060A (en) * 1976-10-15 1978-05-09 Mitchell Donald K Digital logarithmic apparatus
US4291403A (en) * 1979-05-22 1981-09-22 Rockwell International Corporation Digital implementation of parity monitor and alarm
US4583180A (en) * 1983-01-28 1986-04-15 National Semiconductor Corporation Floating point/logarithmic conversion system
US4626825A (en) * 1985-07-02 1986-12-02 Vlsi Technology, Inc. Logarithmic conversion apparatus

Also Published As

Publication number Publication date
KR960003060B1 (en) 1996-03-04
WO1992001981A1 (en) 1992-02-06
CA2085116A1 (en) 1992-01-20

Similar Documents

Publication Publication Date Title
US5633818A (en) Method and apparatus for performing floating point arithmetic operation and rounding the result thereof
US6055555A (en) Interface for performing parallel arithmetic and round operations
EP0149248B1 (en) Method and apparatus for division using interpolation approximation
Kenney et al. High-speed multioperand decimal adders
US5065352A (en) Divide apparatus employing multiplier with overlapped partial quotients
US6289367B1 (en) Digital signal processing circuits, systems, and method implementing approximations for logarithm and inverse logarithm
KR19980701803A (en) Log / Inverse Log Converter, Calculation Device and Log Value Generation Method
US9785407B2 (en) Data processing apparatus having combined divide-square root circuitry
KR19980701802A (en) Log / Inverse Log Converter, Calculation Device and Log Value Generation Method
US5784307A (en) Division algorithm for floating point or integer numbers
US5301138A (en) Device and method for evaluating logarithms
de Lassus Saint-Geniès et al. Exact lookup tables for the evaluation of trigonometric and hyperbolic functions
Wei et al. Revisit to floating-point division algorithm based on Taylor-series expansion
US6769006B2 (en) Method and apparatus for calculating a reciprocal
US5818745A (en) Computer for performing non-restoring division
JPH05508950A (en) Apparatus and method for estimating logarithms
JPH05508724A (en) Apparatus and method for calculating exponential functions
CA1321650C (en) Floating point unit computation techniques
Wei et al. Divide and conquer: floating-point exponential calculation based on Taylor-series expansion
JPH0687219B2 (en) Control method
JPH09138792A (en) Method and circuit for calculation of approximate value of logarithm
US5587940A (en) Non-heuristic decimal divide method and apparatus
JP2699658B2 (en) Square root arithmetic unit
US20170199723A1 (en) Circuitry and method for performing division
JP2518532B2 (en) Subtractor shift type divider