JPH0545113Y2 - - Google Patents

Info

Publication number
JPH0545113Y2
JPH0545113Y2 JP1986183522U JP18352286U JPH0545113Y2 JP H0545113 Y2 JPH0545113 Y2 JP H0545113Y2 JP 1986183522 U JP1986183522 U JP 1986183522U JP 18352286 U JP18352286 U JP 18352286U JP H0545113 Y2 JPH0545113 Y2 JP H0545113Y2
Authority
JP
Japan
Prior art keywords
transistor
time
voltage
field effect
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986183522U
Other languages
Japanese (ja)
Other versions
JPS6390987U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986183522U priority Critical patent/JPH0545113Y2/ja
Publication of JPS6390987U publication Critical patent/JPS6390987U/ja
Application granted granted Critical
Publication of JPH0545113Y2 publication Critical patent/JPH0545113Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案はスイツチング・レギユレータに関し、
特に、高効率化を図つたスイツチング・レギユレ
ータに関する。
[Detailed description of the invention] (Industrial application field) The present invention relates to a switching regulator,
In particular, it relates to a switching regulator that is highly efficient.

(従来の技術) スイツチング・レギユレータは直流電源を使用
することの多い通信装置の直流電源として、また
乾電池、蓄電池などの直流電源を使用する移動体
や可搬型の装置のDC−DCコンバータとして使用
されており、その応用分野は広範囲に亘つてい
る。
(Prior art) Switching regulators are used as DC power sources for communication devices that often use DC power sources, and as DC-DC converters for mobile and portable devices that use DC power sources such as dry batteries and storage batteries. Its application fields are wide-ranging.

スイツチング・レギユレータはインダクタンス
に流れる電流をON/OFFし、インダクタンスに
蓄えたエネルギーを出力側に取り出す。特に、自
励式スイツチング・レギユレータとしては一般に
R.C.C(Ringing Choke Converter)が用いられ
る。
A switching regulator turns the current flowing through the inductance ON/OFF and extracts the energy stored in the inductance to the output side. In particular, as a self-excited switching regulator,
RCC (Ringing Choke Converter) is used.

このR.C.Cは、一般に、第3図に示すように構
成されている。すなわち、変圧器1の1次巻線1
aにはスイツチング・トランジスタTr1が接続
されるとともに、V1なる入力電圧が印加されて
おり、スイツチング・トランジスタTr1のベー
スには抵抗2を介して入力電圧V1が印加される
とともに抵抗3を介して変圧器1のバイアス巻線
1bの電圧が印加される。スイツチング・トラン
ジスタTr1のベースにはトランジスタTr2のコ
レクタが接続されており、トランジスタTr2の
ベースには抵抗R4を介してフオトカプラ5のフ
オトトランジスタ6が接続されている。一方、変
圧器1の2次巻線1cは1次巻線1aと逆極性で
あり、2次巻線1cには、ダイオード7、平滑用
コンデンサ8、増幅器9、トランジスタTr3、
フオトカプラ5のフオトダイオード10および抵
抗11,12が接続されている。
This RCC is generally configured as shown in FIG. That is, the primary winding 1 of the transformer 1
A switching transistor Tr1 is connected to a, and an input voltage V1 is applied to the base of the switching transistor Tr1, and an input voltage V1 is applied to the base of the switching transistor Tr1 via a resistor 2 and a The voltage of the bias winding 1b of the transformer 1 is applied. A collector of a transistor Tr2 is connected to the base of the switching transistor Tr1, and a phototransistor 6 of a photocoupler 5 is connected to the base of the transistor Tr2 via a resistor R4. On the other hand, the secondary winding 1c of the transformer 1 has the opposite polarity to the primary winding 1a, and the secondary winding 1c includes a diode 7, a smoothing capacitor 8, an amplifier 9, a transistor Tr3,
A photodiode 10 and resistors 11 and 12 of a photocoupler 5 are connected.

このR.C.Cはスイツチング・トランジスタTr1
がON/OFFすることによりスイツチング・トラ
ンジスタTr1のON期間中に変圧器1に蓄積され
たエネルギーをスイツチング・トランジスタTr
1のOFF期間中に出力側へ供給する。このスイ
ツチング・トランジスタTr1のON/OFF保持
を変圧器1のバイアス巻線1bで行つており、ス
イツチング・トランジスタTr1のON時間はトラ
ンジスタTr2でスイツチング・トランジスタTr
1のベース電流を絞り込むことにより制御してい
る。すなわち、スイツチング・トランジスタTr
1がONとなり1次巻線1aに電流が流れると、
同時に、バイアス巻線1bにも電圧が発生し、2
次巻線1cにも電圧が発生する。バイアス巻線1
bに発生する電圧はスイツチング・トランジスタ
Tr1をさらに導通させる正帰還の電圧となるが、
2次巻線1cに発生する電圧はダイオード7に対
し逆方向に加わるので、変圧器1の2次巻線1c
には電流は流れず、1次巻線1aを流れる電流は
変圧器1の励磁電流だけとなる。この励磁電流は
1次巻線1aのインダクタンスをLp、時間tと
すると、V1t/Lpとなり、時間をtとともに増
加する。スイツチング・トランジスタTr1の電
流が増大し、ベース電流がスイツチング・トラン
ジスタTr1の飽和を保つことが不可能になると、
スイツチング・トランジスタTr1は飽和からは
ずれてスイツチング・トランジスタTr1のコレ
クタ−エミツタ間電圧VCEが増大する。このVCE
が増加して変圧器1の1次巻線1aの電圧が下が
ると、バイアス巻線1bの電圧もさがり、さらに
VCEが増加する。この変化が正帰還されてスイツ
チング・トランジスタTr1はOFFとなる。また、
出力電圧V2が高くなるに従つて、増幅器9によ
りトランジスタTr3のエミツタ電流が増加し、
フオトカプラ5のフオト・ダイオード10を流れ
る電流が増加してフオト・トランジスタ6の電流
が増加する。したがつて、トランジスタTr2の
コレクタ電流が増加してスイツチング・トランジ
スタTr1のベース電流を下げ、スイツチング・
トランジスタTr1のON時間を短くする。その結
果、出力電圧が下がり、動作が安定する。
This RCC is switching transistor Tr1
By turning ON/OFF, the energy accumulated in the transformer 1 during the ON period of the switching transistor Tr1 is transferred to the switching transistor Tr.
Supplied to the output side during the OFF period of 1. The ON/OFF state of the switching transistor Tr1 is maintained by the bias winding 1b of the transformer 1, and the ON time of the switching transistor Tr1 is controlled by the switching transistor Tr2 using the transistor Tr2.
It is controlled by narrowing down the base current of 1. In other words, the switching transistor Tr
1 turns ON and current flows through the primary winding 1a,
At the same time, a voltage is generated in the bias winding 1b, and 2
A voltage is also generated in the next winding 1c. bias winding 1
The voltage generated at b is the switching transistor
This becomes a positive feedback voltage that makes Tr1 more conductive, but
Since the voltage generated in the secondary winding 1c is applied to the diode 7 in the opposite direction, the voltage generated in the secondary winding 1c of the transformer 1
No current flows through the primary winding 1a, and only the exciting current of the transformer 1 flows through the primary winding 1a. This exciting current becomes V 1 t/Lp, where Lp is the inductance of the primary winding 1a and time t is, and increases with time t. When the current in the switching transistor Tr1 increases and it becomes impossible for the base current to keep the switching transistor Tr1 saturated,
The switching transistor Tr1 goes out of saturation and the collector-emitter voltage VCE of the switching transistor Tr1 increases. This V CE
increases and the voltage of the primary winding 1a of the transformer 1 decreases, the voltage of the bias winding 1b also decreases, and further
V CE increases. This change is fed back positively and the switching transistor Tr1 is turned off. Also,
As the output voltage V2 increases, the emitter current of the transistor Tr3 increases by the amplifier 9,
The current flowing through the photodiode 10 of the photocoupler 5 increases, causing the current in the phototransistor 6 to increase. Therefore, the collector current of transistor Tr2 increases, lowering the base current of switching transistor Tr1, and reducing the switching transistor Tr1.
Shorten the ON time of transistor Tr1. As a result, the output voltage decreases and operation becomes stable.

(発明が解決しようとする問題点) しかしながら、このような従来のスイツチン
グ・レギユレータにあつては、発振周波数が負荷
電流に反比例するため、発振周波数が負荷に応じ
て変化する。したがつて、軽負荷時、特に無負荷
時に発振周波数が極端に上昇したり、間欠発振を
起こすことがある。その結果、信頼性の悪化、ノ
イズの発生、スイツチングロスによる効率の悪化
等を招くという問題点があつた。
(Problems to be Solved by the Invention) However, in such a conventional switching regulator, the oscillation frequency is inversely proportional to the load current, so the oscillation frequency changes depending on the load. Therefore, when the load is light, especially when there is no load, the oscillation frequency may rise extremely or intermittent oscillation may occur. As a result, there have been problems such as deterioration in reliability, generation of noise, and deterioration in efficiency due to switching loss.

(考案の目的) そこで、本考案は、スイツチング素子がオフし
た後所定時間スイツチング素子をオフ状態に保持
することにより、軽負荷時における発振周波数の
極端な上昇を防止して、信頼性の向上、ノイズの
低減、さらに、効率の向上を図ることを目的とし
ている。
(Purpose of the invention) Therefore, the present invention prevents an extreme increase in the oscillation frequency during light loads by keeping the switching element in the OFF state for a predetermined period of time after the switching element is turned OFF, thereby improving reliability. The purpose is to reduce noise and improve efficiency.

(考案の構成) 本考案は、上記目的を達成するため、逆極性の
変圧器の1次側にスイツチング素子を接続し、2
次側に整流素子を接続して前記スイツチング素子
をON/OFFして発振することにより2次側に出
力を取り出すスイツチング・レギユレータにおい
て、前記スイツチング素子がOFF状態となつて
から変圧器の2次巻線の磁気エネルギーが放出さ
れるまで前記スイツチング素子を負荷容量に対応
して変化する第1の時間だけOFF状態に保持す
る第1状態保持手段と、前記スイツチング素子が
OFF状態となつたときから前記スイツチング素
子を予め定められた第2の時間だけOFF状態に
保持する第2状態保持手段と、前記第1の時間と
前記第2の時間とを比較し、前記第1の時間より
も前記第2の時間が短い場合には、前記第1状態
保持手段を選択し、前記第1の時間よりも前記第
2の時間が長い場合には、前記第2状態保持手段
を選択する比較選択手段と、を設けたことを特徴
とするものである。
(Structure of the invention) In order to achieve the above object, the invention connects a switching element to the primary side of a transformer with reverse polarity, and
In a switching regulator that connects a rectifying element to the next side and outputs an output to the secondary side by turning ON/OFF the switching element to oscillate, the secondary winding of the transformer is activated after the switching element is in the OFF state. a first state holding means for holding the switching element in the OFF state for a first period of time varying in accordance with the load capacity until the magnetic energy of the wire is released;
a second state holding means for holding the switching element in the OFF state for a predetermined second time period from when the switching element becomes the OFF state, and comparing the first time period and the second time period; When the second time is shorter than the first time, the first state holding means is selected, and when the second time is longer than the first time, the second state holding means is selected. The present invention is characterized in that it is provided with a comparison selection means for selecting.

以下、本考案の実施例に基づいて具体的に説明
する。
Hereinafter, the present invention will be explained in detail based on embodiments.

第1,2図は本考案の一実施例を示す図であ
り、R.C.C(Ringing Choke Converter)に適用
したものである。
1 and 2 are diagrams showing an embodiment of the present invention, which is applied to an RCC (Ringing Choke Converter).

第1図において、Tは変圧器であり、変圧器T
はその極性が図示の通り逆極性となつている。変
圧器Tの1次巻線Taにはスイツチング素子とし
てエンハンスメント形Nチヤンネルの電界効果ト
ランジスタ(FET=Field Effect Transistor)
Q1が接続されるとともに、入力電圧Viが印加
されており、1次巻線Taの電圧、すなわち電界
効果トランジスタQ1のドレイン電圧VDは抵抗
R1およびコンデンサC1を介してトランジスタ
Q2のベースに入力されている。トランジスタQ
2のコレクタは電界効果トランジスタQ1のゲー
トGに接続されており、また、電界効果トランジ
スタQ1のゲートGはトランジスタQ3およびト
ランジスタQ4のコレクタに接続されている。電
界効果トランジスタQ1のゲートGには抵抗R2
を介して所定電圧Vccが印加されており、電界効
果トランジスタQ1のソースSには電流検出用の
抵抗R3が接続されている。電界効果トランジス
タQ1の電流IDは抵抗R3の電圧降下として検出
され、この電圧降下、すなわち電界効果トランジ
スタQ1のソース電位VsはコンパレータCO1の
プラス端子に入力されている。コンパレータCO
1のマイナス端子にはトランジスタQ5の電流を
抵抗R4,R5で分割して電圧変換した電圧値
Vbが入力されており、コンパレータCO1はVs
>Vbのとき、ハイレベルの信号をトランジスタ
Q4のベースに抵抗R6を介して出力するととも
に、抵抗R7を介してトランジスタQ6のベース
に出力する。トランジスタQ5のベースには抵抗
R8を介して所定電圧Vccが供給されるとともに、
フオトカプラPCのフオト・トランジスタPTが接
続されている。トランジスタQ6のコレクタには
抵抗R9,R10を介して所定電圧Vccが供給さ
るとともに、コンデンサC2が接続されている。
コンデンサC2には抵抗R9を通して所定電圧
Vccより充電電流が流れ、この充電電圧Vcがコン
パレータCO2のマイナス端子に入力される。ま
た、コンデンサC2の電荷はトランジスタQ6が
ONのとき、抵抗R10、トランジスタQ6を通
して放電され、コンデンサC2の電圧Vcは零に
低下する。コンパレータCO2のプラス端子には
前記所定電圧Vccを抵抗R11,R12で分圧し
た比較電圧Veが入力されており、コンパレータ
CO2は、Ve>Vcのとき、ハイレベルの信号を
トランジスタQ3のベースに出力する。
In FIG. 1, T is a transformer, and the transformer T
The polarity is reversed as shown in the figure. The primary winding Ta of the transformer T is equipped with an enhancement type N-channel field effect transistor (FET) as a switching element.
Q1 is connected and an input voltage Vi is applied, and the voltage of the primary winding Ta, that is, the drain voltage V D of the field effect transistor Q1 is input to the base of the transistor Q2 via the resistor R1 and the capacitor C1. ing. transistor Q
The collector of the transistor Q2 is connected to the gate G of the field effect transistor Q1, and the gate G of the field effect transistor Q1 is connected to the collectors of the transistor Q3 and the transistor Q4. A resistor R2 is connected to the gate G of the field effect transistor Q1.
A predetermined voltage Vcc is applied through the field effect transistor Q1, and a current detection resistor R3 is connected to the source S of the field effect transistor Q1. The current ID of the field effect transistor Q1 is detected as a voltage drop across the resistor R3, and this voltage drop, that is, the source potential Vs of the field effect transistor Q1 is input to the positive terminal of the comparator CO1. Comparator CO
The negative terminal of 1 has a voltage value obtained by dividing the current of transistor Q5 by resistors R4 and R5 and converting it into a voltage.
Vb is input and comparator CO1 is Vs
>Vb, a high level signal is output to the base of the transistor Q4 via the resistor R6, and is also output to the base of the transistor Q6 via the resistor R7. A predetermined voltage Vcc is supplied to the base of the transistor Q5 via a resistor R8, and
The phototransistor PT of the photocoupler PC is connected. A predetermined voltage Vcc is supplied to the collector of the transistor Q6 via resistors R9 and R10, and a capacitor C2 is connected to the collector.
A predetermined voltage is applied to capacitor C2 through resistor R9.
A charging current flows from Vcc , and this charging voltage Vc is input to the negative terminal of the comparator CO2. Also, the charge on capacitor C2 is transferred to transistor Q6.
When it is ON, it is discharged through the resistor R10 and the transistor Q6, and the voltage Vc of the capacitor C2 drops to zero. A comparison voltage Ve obtained by dividing the predetermined voltage Vcc by resistors R11 and R12 is input to the positive terminal of the comparator CO2.
CO2 outputs a high level signal to the base of transistor Q3 when Ve>Vc.

一方、変圧器Tの2次巻線Tbにはダイオード
DおよびコンデンサCが接続されており、2次出
力電圧Vpは帰還増幅器ICにより検出される。す
なわち、帰還増幅器ICのプラス端子には出力電
圧Vpを抵抗R13,R14で分圧した電圧が入
力されており、帰還増幅器ICのマイナス端子に
は基準電圧Vrefが入力されている。帰還増幅器IC
は出力電圧Vpの基準電圧Vrefとの差を検出し、こ
の値を増幅してトランジスタQ7を駆動する。こ
のトランジスタQ7にはフオトカプラPCの発光
ダイオードLDが接続されており、発光ダイオー
ドLDには出力電圧Vpが比例した電流が供給され
る。したがつて、前記フオト・トランジスタPT
の電流は出力電圧Vpに対応して増加し、トラン
ジスタQ5の電流が減少して電圧Vbが低くなる。
On the other hand, a diode D and a capacitor C are connected to the secondary winding Tb of the transformer T, and the secondary output voltage V p is detected by a feedback amplifier IC. That is, a voltage obtained by dividing the output voltage V p by resistors R13 and R14 is input to the positive terminal of the feedback amplifier IC, and a reference voltage V ref is input to the negative terminal of the feedback amplifier IC. feedback amplifier ic
detects the difference between the output voltage V p and the reference voltage V ref and amplifies this value to drive the transistor Q7. A light emitting diode LD of the photocoupler PC is connected to this transistor Q7, and a current proportional to the output voltage V p is supplied to the light emitting diode LD. Therefore, the phototransistor PT
The current increases in accordance with the output voltage Vp , and the current of the transistor Q5 decreases, lowering the voltage Vb.

なお、上記コンデンサC1、抵抗R1およびト
ランジスタQ2は2次巻線Taの磁気エネルギー
が放出されるまで電界効果トランジスタQ1を
OFF状態に保持する第1状態保持手段21を構
成し、上記抵抗R7,R9,R10,R11,R
12、コンデンサC2、トランジスタQ3,Q
6、コンパレータCO2は電界効果トランジスタ
Q1がOFFとなつたときから所定時間トランジ
スタQ1をOFF状態に保持する第2状態保持手
段22を構成し、上記抵抗R7,R10,R1
1,R12、コンデンサC2、トランジスタQ
6、コンパレータCO2は、電界効果トランジス
タQ1がOFFとなつたときから所定時間よりも
長い場合には、第1状態保持手段21を選択し、
所定時間よりも短い場合には、第2状態保持手段
22を選択する比較選択手段23を構成してい
る。
Note that the capacitor C1, resistor R1, and transistor Q2 keep the field effect transistor Q1 active until the magnetic energy of the secondary winding Ta is released.
The resistors R7, R9, R10, R11, and R
12, capacitor C2, transistor Q3, Q
6. The comparator CO2 constitutes a second state holding means 22 that holds the transistor Q1 in the OFF state for a predetermined period of time after the field effect transistor Q1 turns OFF, and the
1, R12, capacitor C2, transistor Q
6. The comparator CO2 selects the first state holding means 21 if it is longer than a predetermined time from when the field effect transistor Q1 is turned off;
Comparison and selection means 23 is configured to select the second state holding means 22 if the time is shorter than the predetermined time.

次に、回路動作を第2図に示す各部の波形図を
参照しつつ説明する。なお、第2図中左側は負荷
が大きいとき(大負荷時)、右側は負荷が小さい
とき(小負荷時)を示している。
Next, the circuit operation will be explained with reference to the waveform diagram of each part shown in FIG. In addition, the left side of FIG. 2 shows when the load is large (during large load), and the right side shows when the load is small (during small load).

トランジスタQ2,Q3,Q4がOFFのとき、
電界効果トランジスタQ1のゲートGは抵抗R2
を通して所定電圧Vccによりチヤージアツプされ、
ゲートGの電位が電界効果トランジスタQ1のス
レシホールド電圧に達すると、ONとなつて電流
IDが流れ始める。この電流IDは変圧器Tの1次巻
線Taを流れる入力電流Iiに大略等しく、1次巻
線TaのインダクタンスをLp、時間をtで表す
と、次式で与えられる。
When transistors Q2, Q3, and Q4 are OFF,
The gate G of the field effect transistor Q1 is connected to the resistor R2.
is charged up by a predetermined voltage Vcc through
When the potential of the gate G reaches the threshold voltage of the field effect transistor Q1, it turns ON and current flows.
ID begins to flow. This current ID is approximately equal to the input current Ii flowing through the primary winding Ta of the transformer T, and is given by the following equation, where Lp is the inductance of the primary winding Ta and t is the time.

ID=Vi/Lpt したがつて、電界効果トランジスタQ1の電流
IDは、第2図bに示すように、時間tとともに増
加する。この電流IDの電流値は抵抗R3により電
圧降下として検出され、コンパレータCO1にお
いて電圧Vbと比較される。電圧Vbはトランジス
タQ5の電流を抵抗R4,R5で分割して電圧変
換した電圧値であり、トランジスタQ5の電流値
はフオト・トランジスタPTの電流値に反比例し
て増減する。フオト・トランジスタPTの電流値
は発光ダイオードLDの光量に比例して増減し、
発光ダイオードLDの光量は発光ダイオードLDに
供給される電流値により決定される。この電流値
は帰還増幅器ICにより出力電圧Vpの大きさに対
応する値に制御される。すなわち、帰還増幅器
ICは出力電圧Vpを基準電圧Vrefと比較し、その差
に対応する電圧をトランジスタQ7に出力して発
光ダイオードLDに流れるトランジスタQ7の電
流を制御している。したがつて、出力電圧Vp
高くなれば、フオトカプラPCの電流値が増加
(フオト・トランジスタPTの抵抗値が減少)して
トランジスタQ5の電流値が減少し、コンパレー
タCO1の基準電圧Vbが低く設定される。その結
果、コンパレータCO1がハイレベル信号を出力
するための電界効果トランジスタQ1の電流値ID
が低くなり、電界効果トランジスタQ1のON時
間が短くなる。
ID=Vi/Lpt Therefore, the current of field effect transistor Q1
ID increases with time t, as shown in FIG. 2b. The current value of this current ID is detected as a voltage drop by resistor R3, and compared with voltage Vb by comparator CO1. Voltage Vb is a voltage value obtained by dividing the current of transistor Q5 by resistors R4 and R5 and converting it into a voltage, and the current value of transistor Q5 increases or decreases in inverse proportion to the current value of photo transistor PT. The current value of the photo transistor PT increases or decreases in proportion to the amount of light from the light emitting diode LD.
The amount of light from the light emitting diode LD is determined by the current value supplied to the light emitting diode LD. This current value is controlled by the feedback amplifier IC to a value corresponding to the magnitude of the output voltage V p . That is, the feedback amplifier
The IC compares the output voltage V p with the reference voltage V ref and outputs a voltage corresponding to the difference to the transistor Q7 to control the current of the transistor Q7 flowing to the light emitting diode LD. Therefore, when the output voltage V p increases, the current value of the photocoupler PC increases (the resistance value of the photo transistor PT decreases), the current value of the transistor Q5 decreases, and the reference voltage Vb of the comparator CO1 decreases. Set. As a result, the current value I D of the field effect transistor Q1 for the comparator CO1 to output a high level signal
becomes lower, and the ON time of the field effect transistor Q1 becomes shorter.

逆に、出力電圧Vpが低くなると、フオトカプ
ラPCの電流が減少(フオト・トランジスタPTの
抵抗値が増大)し、トランジスタQ5の電流が増
加してコンパレータCO1の基準電圧Vbが高く設
定される。したがつて、電界効果トランジスタQ
1のN時間TONは、長くなり、電界効果トランジ
スタQ1の電流IDが増加する。
Conversely, when the output voltage V p decreases, the current in the photocoupler PC decreases (the resistance value of the photo transistor PT increases), the current in the transistor Q5 increases, and the reference voltage Vb of the comparator CO1 is set high. Therefore, the field effect transistor Q
1's N time T ON becomes longer, and the current I D of the field effect transistor Q1 increases.

電界効果トランジスタQ1のON後に、電界効
果トランジスタQ1の電流が増加して、Vs>Vb
となると、トランジスタQ4がONとなり、電界
効果トランジスタQ1のゲート−ソース間電圧
VGSが、第2図gに示すように、0〔V〕となつ
て電界効果トランジスタQ1がOFFとなる。電
界効果トランジスタQ1がONしてからトランジ
スタQ4のONによりOFFするまでが電界効果ト
ランジスタQ1のON時間である。
After the field effect transistor Q1 is turned on, the current of the field effect transistor Q1 increases and Vs>Vb
Then, transistor Q4 turns on, and the gate-source voltage of field effect transistor Q1 increases.
As shown in FIG. 2g, V GS becomes 0 [V] and the field effect transistor Q1 is turned off. The ON time of the field effect transistor Q1 is from when the field effect transistor Q1 is turned ON until it is turned OFF due to the ON of the transistor Q4.

このように、電界効果トランジスタQ1の
OFFをコンパレータCO1により行つているの
で、スイツチングスピードが速く、スイツチング
ロスが少ない。また、スイツチング素子として電
界効果トランジスタQ1を使用しているため、ス
イツチングロスが少ないだけでなく、ストレージ
タイムがなくなり、軽負荷時においてもスイツチ
ング動作が間欠動作にならない。
In this way, the field effect transistor Q1
Since OFF is performed by comparator CO1, switching speed is fast and switching loss is small. Further, since the field effect transistor Q1 is used as a switching element, not only switching loss is reduced, but storage time is eliminated, and switching operation does not become intermittent even under light loads.

電界効果トランジスタQ1がOFFすると、変
圧器Tの逆起動力により電界効果トランジスタQ
1のドレイン電圧VDは、第2図aに示すように、
入力電圧Vi以上に上昇する。この電界効果トラ
ンジスタQ1のドレイン電圧VDの変化がコンデ
ンサC1、抵抗R1を介してトランジスタQ2の
ベースに伝達され、トランジスタQ2がONとな
つて、コンパレータCO1の出力がローレベルに
かわつてトランジスタQ4がOFFにリセツトさ
れても、電界効果トランジスタQ1をOFFに保
持する。すなわち、電界効果トランジスタQ1が
OFFとなると、Vsが低下してコンパレータCO1
の出力が第2図dに示すように、ローレベルに切
り換わり、トランジスタQ4がOFFにリセツト
される。しかし、このとき、トランジスタQ2が
ONとなつており、電界効果トランジスタQ1は
ゲートがグラウンドされていてOFF状態が保持
される。
When field effect transistor Q1 turns off, field effect transistor Q
The drain voltage V D of 1 is, as shown in Figure 2a,
The input voltage increases above Vi. This change in the drain voltage V D of field effect transistor Q1 is transmitted to the base of transistor Q2 via capacitor C1 and resistor R1, transistor Q2 is turned on, the output of comparator CO1 is changed to low level, and transistor Q4 is turned off. The field effect transistor Q1 is kept OFF even after being reset to OFF. That is, the field effect transistor Q1
When it turns OFF, Vs decreases and comparator CO1
The output of the transistor Q4 is switched to a low level as shown in FIG. 2d, and the transistor Q4 is reset to OFF. However, at this time, transistor Q2
The gate of the field effect transistor Q1 is grounded, and the field effect transistor Q1 is kept in the OFF state.

このように、電界効果トランジスタQ1がON
からOFFに切り換わると、電界効果トランジス
タQ1のON時間TON中に変圧器Tに蓄積された
磁気エネルギーが電界効果トランジスタQ1の
OFF期間TOFFにダイオードDを通して出力側に
供給される。すなわち、電界効果トランジスタQ
1がOFFした瞬間、バイアス巻線Tbの電圧は巻
き始め側がプラスとなるので、ダイオードDは導
通し、電界効果トランジスタQ1のON時間TON
中に変圧器Tに蓄積されたエネルギーがダイオー
ドDを通して出力側に供給される。このときの出
力電流Ipは、第2図cに示すように、1次電流ID
の大きさに対応しており、この出力電流Ip(2次
巻線の磁気エネルギー)が放出されると、変圧器
Tの1次巻線Taの電圧、すなわちドレイン電圧
VDは、第2図aに示すように、入力電圧Viより
高い値から約入力電圧Viの大きさまで低下する。
このドレイン電圧VDの低下によりトランジスタ
Q2がOFFとなり、このとき、トランジスタQ
3がOFFであると、この時点から電界効果トラ
ンジスタQ1のゲートGのチヤージアツプが開始
されて、初期状態にもどる。すなわち、第1状態
保持手段21のトランジスタQ2は変圧器Tの2
次巻線Tbの磁気エネルギーが放出されるまでの
間ONとなつてスイツチング素子である電界効果
トランジスタQ1をOFF状態に保持する。
In this way, field effect transistor Q1 is turned on.
When the field effect transistor Q1 is switched from OFF to OFF, the magnetic energy accumulated in the transformer T during the ON time T ON of the field effect transistor Q1 is
During the OFF period T OFF, it is supplied to the output side through the diode D. That is, the field effect transistor Q
1 turns OFF, the voltage of the bias winding Tb becomes positive on the winding start side, so the diode D becomes conductive, and the ON time T ON of the field effect transistor Q1 decreases.
The energy stored in the transformer T is fed through the diode D to the output side. The output current I p at this time is the primary current I D as shown in Figure 2c.
When this output current I p (magnetic energy of the secondary winding) is released, the voltage of the primary winding Ta of the transformer T, that is, the drain voltage
V D decreases from a value higher than the input voltage Vi to about the magnitude of the input voltage Vi, as shown in FIG. 2a.
Due to this decrease in drain voltage V D , transistor Q2 turns OFF, and at this time, transistor Q
3 is OFF, the charge up of the gate G of the field effect transistor Q1 starts from this point, and the state returns to the initial state. That is, the transistor Q2 of the first state holding means 21 is connected to the transistor Q2 of the transformer T.
Until the magnetic energy of the next winding Tb is released, it is turned ON and the field effect transistor Q1, which is a switching element, is kept in the OFF state.

一方、第2状態保持手段22はコンパレータ
CO1から第2図dに示すトリガパルスが入力さ
れると、トランジスタQ6がONとなつてコンデ
ンサC2の電荷が抵抗R10、トランジスタQ6
を通して放電され、コンデンサC2の電圧、すな
わちコンパレータCO2のマイナス入力電圧Vc
は、第2図eに示すように、零となる。その後、
トランジスタQ6はコンパレータCO1のパルス
がローレベルになるとOFFとなり、トランジス
タQ6がOFFとなつたときから、コンデンサC
2は抵抗R9を介して充電が開始される。したが
つて、コンデンサC2の電圧Vcは、第2図eに
示すように、時間とともに増加し、Vc>Veとな
るまでの所定時間Tcの間、コンパレータCO2の
出力は、第2図fに示すように、ハイレベルを維
持している。その後、Vc>Veとなると、コンパ
レータCO2の出力はローレベルとなり、トラン
ジスタQ3がOFFとなる。その結果、第2状態
保持手段22はコンパレータCO1がトリガパル
スを出力して電界効果トランジスタQ1がOFF
となつてから所定時間TcトランジスタQ3がON
となつて電界効果トランジスタQ1のゲートをグ
ラウンド状態とし、電界効果トランジスタQ1を
OFF状態に保持する。
On the other hand, the second state holding means 22 is a comparator.
When the trigger pulse shown in Figure 2 d is input from CO1, transistor Q6 turns on and the charge in capacitor C2 is transferred to resistor R10 and transistor Q6.
is discharged through the capacitor C2, i.e. the negative input voltage Vc of the comparator CO2.
becomes zero, as shown in FIG. 2e. after that,
Transistor Q6 turns OFF when the pulse of comparator CO1 becomes low level, and from the time transistor Q6 turns OFF, capacitor C
2, charging is started via resistor R9. Therefore, the voltage Vc of the capacitor C2 increases with time, as shown in FIG. 2e, and for a predetermined time Tc until Vc>Ve, the output of the comparator CO2 becomes as shown in FIG. 2f. As such, it maintains a high level. Thereafter, when Vc>Ve, the output of the comparator CO2 becomes low level, and the transistor Q3 is turned off. As a result, the second state holding means 22 causes the comparator CO1 to output a trigger pulse and turn off the field effect transistor Q1.
After that, Tc transistor Q3 is turned on for a predetermined period of time.
Therefore, the gate of field effect transistor Q1 is grounded, and field effect transistor Q1 is
Keep in OFF state.

ところが、前述のように、電界効果トランジス
タQ1はOFFとなつてから2次巻線Tbのエネル
ギーが放出されるまでの間は第1状態保持手段2
1よりOFF状態に維持されているが、この第1
状態保持手段21によりOFF状態に保持される
OFF時間Teは、第2図cに示すように、電界効
果トランジスタQ1のON時間に2次巻線Tbに
蓄えられたエネルギーの量によつて変化し、負荷
が大きいときには、第2図左側に示すように長
く、負荷が小さくなる程第2図右側に示すように
短くなる。比較選択手段23により、第1状態保
持手段21が電界効果トランジスタQ1をOFF
状態に保持する時間Teが、第2状態保持手段2
2によりOFF状態の保持する所定時間Tcよりも
長い場合には(Te≧Tc)、第1状態保持手段2
1が選択され、このスイツチング・レギユレータ
の発振周期、すなわち発振周波数はOFF時間Te
に依存する。しかし、比較選択手段23により、
第1状態保持手段21が電界効果トランジスタQ
1をOFF状態に保持する時間Teが、第2状態保
持手段22によりOFF状態に保持する所定時間
Tcよりも短くなる場合には(Te<Tc)、第2状
態保持手段22が選択され、トランジスタQ3が
OFF時間Tcの間ONとなつているため、電界効
果トランジスタQ1はOFF時間Tcの間OFF状態
となり、電界効果トランジスタQ1のOFFして
いる時間がOFF時間TeからOFF時間Tcまで遅延
時間Td(Td=Tc−Te)だけ遅延される。したが
つて、スイツチング・レギユレータの発振周波数
はOFF時間Tcに依存することになり、軽負荷時
に間欠発振したり発生周波数が極度に上昇するこ
とを防止することができる。
However, as described above, the first state holding means 2 remains in the state after the field effect transistor Q1 is turned off until the energy of the secondary winding Tb is released.
It is maintained in the OFF state from 1, but this 1st
It is maintained in the OFF state by the state holding means 21.
As shown in Figure 2c, the OFF time Te changes depending on the amount of energy stored in the secondary winding Tb during the ON time of the field effect transistor Q1. It is long as shown in FIG. 2, and becomes shorter as the load becomes smaller as shown on the right side of FIG. The comparison selection means 23 causes the first state holding means 21 to turn off the field effect transistor Q1.
The time Te for holding the state is the second state holding means 2
2, if it is longer than the predetermined time Tc for holding the OFF state (Te≧Tc), the first state holding means 2
1 is selected, and the oscillation period of this switching regulator, that is, the oscillation frequency, is the OFF time Te.
Depends on. However, by the comparison selection means 23,
The first state holding means 21 is a field effect transistor Q
1 is held in the OFF state for a predetermined period of time Te is held in the OFF state by the second state holding means 22.
If it becomes shorter than Tc (Te<Tc), the second state holding means 22 is selected and the transistor Q3 is
Since it is ON during the OFF time Tc, the field effect transistor Q1 is in the OFF state during the OFF time Tc, and the time that the field effect transistor Q1 is OFF is a delay time Td (Td) from the OFF time Te to the OFF time Tc. = Tc - Te). Therefore, the oscillation frequency of the switching regulator depends on the OFF time Tc, and it is possible to prevent intermittent oscillation or an extreme increase in the generated frequency during light loads.

その結果、スイツチング・レギユレータのノイ
ズ発生を低減し、またノイズの発振周波数帯を低
周波数化することができ、スイツチング・レギユ
レータの効率を向上させ、また、信頼性を向上さ
せることができる。
As a result, noise generation in the switching regulator can be reduced and the oscillation frequency band of the noise can be lowered, thereby improving the efficiency and reliability of the switching regulator.

なお、上記実施例においては、コンデンサC2
の容量を適宜選択することにより、第2状態保持
手段22のOFF時間Tcを設定することができる。
Note that in the above embodiment, the capacitor C2
By appropriately selecting the capacity of , the OFF time Tc of the second state holding means 22 can be set.

(効果) 本考案によれば、スイツチング・レギユレータ
の軽負荷時における発振周波数の極端は上昇を防
止することができ、ノイズの低減、ノイズの発生
周波数帯の低周波数化、効率の向上および信頼性
の向上を行うことができる。
(Effects) According to the present invention, it is possible to prevent the extreme increase in the oscillation frequency of the switching regulator when the load is light, thereby reducing noise, lowering the noise generation frequency band, improving efficiency, and improving reliability. can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1,2図は本考案のスイツチング・レギユレ
ータの一実施例を示す図であり、第1図はその回
路図、第2図はその作用を示す各部の波形図であ
る。第3図は従来のスイツチング・レギユレータ
の回路である。 21……第1状態保持手段、22……第2状態
保持手段、23……比較選択手段、Q1……電界
効果トランジスタ、T……変圧器、Ta……1次
巻線、Tb……バイアス巻線。
1 and 2 are diagrams showing an embodiment of the switching regulator of the present invention. FIG. 1 is a circuit diagram thereof, and FIG. 2 is a waveform diagram of each part showing its operation. FIG. 3 shows the circuit of a conventional switching regulator. 21...First state holding means, 22...Second state holding means, 23...Comparison selection means, Q1...Field effect transistor, T...Transformer, Ta...Primary winding, Tb...Bias winding.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 逆極性の変圧器の1次側にスイツチング素子を
接続し、2次側に整流素子を接続して前記スイツ
チング素子をON/OFFして発振することにより
2次側に出力を取り出すスイツチング・レギユレ
ータにおいて、前記スイツチング素子がOFF状
態となつてから変圧器の2次巻線の磁気エネルギ
ーが放出されるまで前記スイツチング素子を負荷
容量に対応して変化する第1の時間だけOFF状
態に保持する第1状態保持手段と、前記スイツチ
ング素子がOFF状態となつたときから前記スイ
ツチング素子を予め定められた第2の時間だけ
OFF状態に保持する第2状態保持手段と、前記
第1の時間と前記第2の時間とを比較し、前記第
1の時間よりも前記第2の時間が短い場合には、
前記第1状態保持手段を選択し、前記第1の時間
よりも前記第2の時間が長い場合には、前記第2
状態保持手段を選択する比較選択手段と、を設け
たことを特徴とするスイツチング・レギユレー
タ。
In a switching regulator, a switching element is connected to the primary side of a transformer of opposite polarity, a rectifying element is connected to the secondary side, and output is taken out to the secondary side by turning the switching element ON/OFF to oscillate. , a first for holding the switching element in the OFF state for a first period of time varying in accordance with the load capacitance after the switching element is in the OFF state until the magnetic energy of the secondary winding of the transformer is released; a state holding means, and a state holding means that maintains the switching element for a predetermined second period of time from when the switching element becomes OFF.
A second state holding means that maintains the OFF state, compares the first time and the second time, and if the second time is shorter than the first time,
When the first state holding means is selected and the second time is longer than the first time, the second state holding means is selected.
A switching regulator comprising: a comparison selection means for selecting a state holding means.
JP1986183522U 1986-11-28 1986-11-28 Expired - Lifetime JPH0545113Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986183522U JPH0545113Y2 (en) 1986-11-28 1986-11-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986183522U JPH0545113Y2 (en) 1986-11-28 1986-11-28

Publications (2)

Publication Number Publication Date
JPS6390987U JPS6390987U (en) 1988-06-13
JPH0545113Y2 true JPH0545113Y2 (en) 1993-11-17

Family

ID=31130337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986183522U Expired - Lifetime JPH0545113Y2 (en) 1986-11-28 1986-11-28

Country Status (1)

Country Link
JP (1) JPH0545113Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7114350B2 (en) * 2018-06-07 2022-08-08 キヤノン株式会社 Power supply and image forming apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484225A (en) * 1977-12-16 1979-07-05 Sony Corp Switching power source circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161394U (en) * 1984-03-15 1984-10-29 フアナツク株式会社 Overcurrent protection device for power switch elements in switching power supplies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484225A (en) * 1977-12-16 1979-07-05 Sony Corp Switching power source circuit

Also Published As

Publication number Publication date
JPS6390987U (en) 1988-06-13

Similar Documents

Publication Publication Date Title
JP2845188B2 (en) DC-DC converter
US4763235A (en) DC-DC converter
JP3273598B2 (en) Switching power supply
JPH0545113Y2 (en)
JPH09131058A (en) Tuned switch mode power supply
JP3216598B2 (en) Switching power supply
JP2776152B2 (en) Switching regulator
JPH041586B2 (en)
JPH043593Y2 (en)
SU1755353A1 (en) Dc voltage-to-dc voltage single-cycle reverse-operation converter
JPH0237273Y2 (en)
JPS5820549B2 (en) switching regulator
JPH11341799A (en) Synchronous rectifying dc-to-dc converter
JPS5838797Y2 (en) Self-excited switching regulator DC power supply
JPH0145265Y2 (en)
KR820002238B1 (en) Dc dc converter
JPS6230464Y2 (en)
JPH028552Y2 (en)
JPH0242077Y2 (en)
JPH0416639Y2 (en)
JP3506216B2 (en) Switching power supply
KR960000048Y1 (en) Smps control circuit
JPH0231913Y2 (en)
JPH0135580B2 (en)
JPH0614545A (en) Switching regulator