JPH053934B2 - - Google Patents

Info

Publication number
JPH053934B2
JPH053934B2 JP60241086A JP24108685A JPH053934B2 JP H053934 B2 JPH053934 B2 JP H053934B2 JP 60241086 A JP60241086 A JP 60241086A JP 24108685 A JP24108685 A JP 24108685A JP H053934 B2 JPH053934 B2 JP H053934B2
Authority
JP
Japan
Prior art keywords
comparator
control signal
input
pulse
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60241086A
Other languages
Japanese (ja)
Other versions
JPS62101119A (en
Inventor
Teruo Sato
Akira Ito
Haruhisa Furuishi
Toshitake Yanagawa
Takeji Nishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Panasonic Holdings Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Matsushita Electric Industrial Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60241086A priority Critical patent/JPS62101119A/en
Publication of JPS62101119A publication Critical patent/JPS62101119A/en
Publication of JPH053934B2 publication Critical patent/JPH053934B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子部品の特性の変化がその電子部
品の発生するパルスの振幅の変化として捕えられ
るような同種の2個の電子部品の特性変化を比較
する際、それぞれの電子部品が発生するパルスの
初期偏差を補正するパルス振幅比較回路に関する
ものであり、例えば、2次電池をパルス状に充放
電する時に発生する電池端子電圧のパルス成分を
調べることなどに利用される。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a method for detecting changes in the characteristics of two electronic components of the same type, such that changes in the characteristics of the electronic component can be captured as changes in the amplitude of pulses generated by the electronic component. This relates to a pulse amplitude comparison circuit that corrects the initial deviation of the pulses generated by each electronic component when comparing. For example, it examines the pulse component of the battery terminal voltage that occurs when charging and discharging a secondary battery in a pulsed manner. It is used for things such as.

従来の技術 近年、各種の2次電池が停電補償用電源などに
用いられており、電子回路機器の信頼性の向上に
伴ない、2次電池電源の劣化に関する情報が要求
されるようになつてきた。その中で、例えば密閉
型Ni−Cd電池においては、電池の劣化と内部抵
抗とが強い相関関係にあることが判明し、その内
部抵抗は充電または放電をパルス状に加える際に
観測される端子電圧のパルス状の変化として把握
することができる。この特性を利用して、使用す
る2次電池を2組の組電池に分割し、これらの電
池を共通にパルス状に充電または放電を行ない、
組電池相互の端子電圧のパルス成分を比較するこ
とにより、電池の劣化を検出する方法が別に提案
されている。
BACKGROUND ART In recent years, various types of secondary batteries have been used as power sources for power outage compensation, and as the reliability of electronic circuit devices has improved, information regarding the deterioration of secondary battery power sources has become required. Ta. For example, in sealed Ni-Cd batteries, it has been found that there is a strong correlation between battery deterioration and internal resistance. It can be understood as a pulse-like change in voltage. Taking advantage of this characteristic, the secondary battery used is divided into two sets of assembled batteries, and these batteries are commonly charged or discharged in a pulsed manner.
Another method has been proposed for detecting battery deterioration by comparing the pulse components of the terminal voltages of the assembled batteries.

発明が解決しようとする問題点 しかしながら2次電池の内部抵抗は劣化のない
正常品であつても、かなりの偏差が存在し、この
ため内部抵抗の初期偏差、云い換えれば、組電池
の端子電圧のパルス成分を電池が正常である間に
補正しておき、その後の劣化による変化を検出す
ることが必要となる。
Problems to be Solved by the Invention However, even if the internal resistance of a secondary battery is a normal product without deterioration, there is a considerable deviation, and therefore the initial deviation of the internal resistance, in other words, the terminal voltage of the assembled battery. It is necessary to correct the pulse component of the battery while the battery is normal, and then detect changes due to subsequent deterioration.

しかし、従来、このような信号処理に適するパ
ルス振幅比較回路は提供されておらなかつた。本
発明は、この種の信号処理に適するよう、2つの
入力パルス信号の振幅の初期偏差を補正できるパ
ルス振幅比較回路を提供するものである。
However, conventionally, a pulse amplitude comparison circuit suitable for such signal processing has not been provided. The present invention provides a pulse amplitude comparison circuit capable of correcting an initial deviation in the amplitudes of two input pulse signals so as to be suitable for this type of signal processing.

問題点を解決するための手段 この目的を達成するために、本発明の初期偏差
を補正するパルス振幅比較回路は、マイクロコン
ピユータと、前記マイクロコンピユータから供給
される第1の制御信号によつて同時に到来するよ
うに構成された2つの入力パルスが、それぞれコ
ンデンサを介して入力端子に供給されるコンパレ
ータと、前記コンパレータの一方の入力端子に供
給するコモンモード電圧をバイアスする手段と、
前記コンパレータの他方の入力端子に抵抗を介し
て接続され、かつ、前記第1の制御信号に先だつ
時刻から、第1の制御信号までのパルス幅を有す
る第2の制御信号によつて制御される第1のスイ
ツチ手段と、前記マイクロコンピユータから供給
される第3の制御信号によつて、前記第1の制御
信号が発生する毎に、前記コンパレータの2つの
入力端子のコモンモード電圧を交互に一定値だけ
変化させる第2のスイツチ手段とから構成されて
いる。
Means for Solving the Problems To achieve this object, the pulse amplitude comparator circuit for correcting the initial deviation of the present invention simultaneously operates a microcomputer and a first control signal supplied from the microcomputer. a comparator to which two input pulses configured to arrive are respectively provided via a capacitor to an input terminal; and means for biasing a common mode voltage provided to one input terminal of said comparator;
Controlled by a second control signal connected to the other input terminal of the comparator via a resistor and having a pulse width from a time preceding the first control signal to the first control signal. A first switching means and a third control signal supplied from the microcomputer alternately keep the common mode voltage at the two input terminals of the comparator constant each time the first control signal is generated. and second switch means for changing only the value.

作 用 この構成によつて、マイクロコンピユータが、
コンパレータの一方の入力端子に加えられたバイ
アス電圧を打ち消す方向に、他方の入力端子の電
圧を第1のスイツチ手段を通して少しずつ引き下
げてゆき、2つの入力パルスの頂上部が一致する
点を見つけることにより、パルス振幅の偏差が補
正される。次に第2のスイツチ手段により、2つ
の入力端子のコモンモード電圧を一定値だけ交互
に引き下げた状態で2つの入力パルスを比較する
ので一方の入力パルスが変化していつて、前記の
一定値を超えるかどうかが検出されることにな
る。
Effect This configuration allows the microcomputer to
Gradually lowering the voltage at the other input terminal of the comparator through the first switching means in a direction that cancels out the bias voltage applied to the other input terminal, and finding a point where the peaks of the two input pulses coincide. This corrects deviations in pulse amplitude. Next, the second switch means compares the two input pulses while lowering the common mode voltage of the two input terminals by a fixed value alternately, so that one input pulse changes and the above-mentioned fixed value is lowered. It will be detected whether it exceeds the limit.

実施例 以下本発明の一実施例について、図面を参照し
ながら説明する。第1図は本発明の一実施例にお
ける初期偏差を補正するパルス振幅比較回路の構
成を示すものである。第1図において、1および
2はそれぞれパルス入力源であり、マイクロコン
ピユータ10から供給される第1の制御信号10
0によつて同時にパルスを発生する。3および4
はそれぞれコンデンサであり、入力源1および2
の直流成分をカツトし、パルス成分のみをコンパ
レータ9の入力端子へ供給する。5はバイアス手
段であり、コンパレータ9の一方の入力端子のコ
モンモード電圧を、初期偏差の補正の最大値に見
合うだけバイアスする。6は第1のスイツチ手段
であり、第2の制御信号200によつて、コンパ
レータ9の他方の入力端子のコモンモード電圧
を、初期補正の補正幅に見合うだけバイアスする
ものである。7は第2のスイツチ手段であり、初
期偏差の補正中は、第3の制御信号300の供給
が停止され、コンパレータ9の2つの入力端子に
何ら作用を及ぼさず、補正後の入力パルスの振幅
比較を行なう状態においては、第3の制御信号3
00によつて、コンパレータ9のいずれかの入力
端子のコモンモード電圧を、被測定パルスの振幅
差の許容限度に相当する値だけ引下げるものであ
る。8は抵抗、9はコンパレータ、10はマイク
ロコンピユータである。100,200および3
00は、マイクロコンピユータ10から供給され
る第1、第2および第3の制御信号である。
Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a pulse amplitude comparison circuit for correcting initial deviation in an embodiment of the present invention. In FIG. 1, 1 and 2 are pulse input sources, respectively, and a first control signal 10 supplied from a microcomputer 10.
0 simultaneously generates a pulse. 3 and 4
are capacitors, respectively, and input sources 1 and 2
The DC component of is cut off, and only the pulse component is supplied to the input terminal of the comparator 9. A biasing means 5 biases the common mode voltage at one input terminal of the comparator 9 by an amount corresponding to the maximum value of initial deviation correction. Reference numeral 6 denotes a first switch means, which biases the common mode voltage at the other input terminal of the comparator 9 by a second control signal 200 in accordance with the correction width of the initial correction. 7 is a second switch means, during the correction of the initial deviation, the supply of the third control signal 300 is stopped, it does not have any effect on the two input terminals of the comparator 9, and the amplitude of the input pulse after correction is changed. In the comparison state, the third control signal 3
00, the common mode voltage of any input terminal of the comparator 9 is lowered by a value corresponding to the permissible limit of the amplitude difference of the pulses to be measured. 8 is a resistor, 9 is a comparator, and 10 is a microcomputer. 100, 200 and 3
00 are first, second and third control signals supplied from the microcomputer 10.

以上のように構成された初期偏差を補正するパ
ルス振幅比較回路において、以下その動作につい
て第1図〜第3図を参照しながら説明する。先ず
パルス振幅の初期偏差の補正について説明する。
第2図は、第1、第2および第3の制御信号なら
びにコンパレータ9の入力端子電圧の波形を示す
もので、特にdの入力端子電圧波形は2つの波形
が重なり合うため、理解し易すいように時間軸を
少しずらして示してある。先ずc,イ,ハに示す
ようにマイクロコンピユータ10から供給される
第3の制御信号の発生が停止される。この状態に
おいては、第2のスイツチ手段7の内部におい
て、スイツチ接点はロに接続される。このため、
コンパレータ9の一方の入力端子(第1図におい
ては逆相入力端子)のコモンコード電圧はバイア
ス手段5によつて負方向にバイアスされる。この
ため、コンパレータ9の出力は“High”となつ
ている。次に第2図bに示すように第2の制御信
号200が第1のスイツチ手段6に供給される。
この結果、コンデンサ3に蓄えられた電荷の一部
が抵抗8などを通じて放電され、コンパレータ9
の他方の入力端子(第1図において正相入力端
子)の電圧は第2図dに示すように、緩やかな傾
斜で低下し始める。第2の制御信号の発生t秒後
に第2図aに示す第1の制御信号100により、
同時に2つの入力パルスが発生し、それぞれ、コ
ンデンサ3および4を介してコンパレータ9の入
力端子に与えられる。この結果、2つの入力端子
の電圧波形は、第2図dに示すものとなる。tが
小さい間は、第1のスイツチ手段6によつてもた
らされるコンパレータ9の正相入力端子の電圧低
下は小さく、コンパレータ9の出力は依然として
“High”である。前記の動作を周期的に繰返し、
入力パルスが到来する毎にtの値を一定値ずつ大
きくしてゆくと、第1のスイツチ手段6によつて
もたらされる正相入力端子の電圧低下は徐々に大
きくなり、やがて第2図dにおいて破線で示した
ように、パルス到来時におけるコンパレータ9の
入力端子電圧の大小関係が逆転するようになる。
この状態はコンパレータ9の逆相入力端子におい
てはバイアス手段5によるバイアス電圧に入力源
1の入力パルス振幅が加算された電圧が供給さ
れ、一方、正相入力端子においては、第1のスイ
ツチ手段6による電圧減少分に入力源2の入力パ
ルス振幅が加算された電圧が供給されており、後
者が前者を僅かに下まわつた時点であり、即ち、
両者が略等しい状態といえる。この時点のtの値
tpをマイクロコンピユータ10に記憶させ、この
後引き続いて行われる2つの入力パルスの振幅比
較に適用することにより、2つの入力パルス振幅
の初期偏差の補正ができたことになる。
The operation of the pulse amplitude comparison circuit for correcting the initial deviation configured as above will be described below with reference to FIGS. 1 to 3. First, correction of the initial deviation of pulse amplitude will be explained.
FIG. 2 shows the waveforms of the first, second, and third control signals and the input terminal voltage of the comparator 9. In particular, the input terminal voltage waveform of d is easy to understand because the two waveforms overlap. The time axis is shown slightly shifted. First, as shown in c, a, and c, generation of the third control signal supplied from the microcomputer 10 is stopped. In this state, inside the second switch means 7, the switch contact is connected to the bottom. For this reason,
The common code voltage at one input terminal (inverted phase input terminal in FIG. 1) of the comparator 9 is biased in the negative direction by the bias means 5. Therefore, the output of the comparator 9 is "High". A second control signal 200 is then applied to the first switching means 6 as shown in FIG. 2b.
As a result, part of the charge stored in the capacitor 3 is discharged through the resistor 8, etc., and the comparator 9
The voltage at the other input terminal (the positive phase input terminal in FIG. 1) begins to decrease with a gentle slope, as shown in FIG. 2d. After t seconds of generation of the second control signal, the first control signal 100 shown in FIG.
Two input pulses are generated simultaneously and applied to the input terminals of comparator 9 via capacitors 3 and 4, respectively. As a result, the voltage waveforms at the two input terminals become as shown in FIG. 2d. While t is small, the voltage drop at the positive phase input terminal of the comparator 9 caused by the first switching means 6 is small and the output of the comparator 9 remains "High". Repeat the above operation periodically,
When the value of t is increased by a constant value each time an input pulse arrives, the voltage drop at the positive-phase input terminal brought about by the first switching means 6 gradually increases until it reaches d in FIG. As shown by the broken line, the magnitude relationship of the input terminal voltage of the comparator 9 at the time of the arrival of the pulse is reversed.
In this state, the negative phase input terminal of the comparator 9 is supplied with a voltage obtained by adding the input pulse amplitude of the input source 1 to the bias voltage from the bias means 5, while the positive phase input terminal is supplied with a voltage obtained by adding the input pulse amplitude of the input source 1 to the bias voltage from the bias means 5. A voltage obtained by adding the input pulse amplitude of input source 2 to the voltage decrease caused by
It can be said that both are approximately equal. The value of t at this point
By storing t p in the microcomputer 10 and applying it to the subsequent comparison of the amplitudes of two input pulses, the initial deviation of the amplitudes of the two input pulses can be corrected.

次に、2つの入力パルスのその後の変化が、所
定の許容限度内にあるかどうかを識別する比較回
路の動作について説明する。第3図は、比較動作
モードにおける第2図と同様な電圧波形を示すも
のである。第2のスイツチ手段7を制御する第3
の制御信号300は、第2のスイツチ手段7の内
部のスイツチ接点イおよびハに対応して、接点イ
をONする制御信号イおよび接点ハをONする制
御信号ハの2つから構成され、ともに第3図cに
示されるように、互いに逆位相になつている。ま
たこの第3の制御信号は入力パルスが到来する毎
に反転する。
The operation of a comparator circuit that identifies whether a subsequent change in two input pulses is within predetermined tolerance limits will now be described. FIG. 3 shows voltage waveforms similar to those in FIG. 2 in the comparison mode of operation. a third controlling the second switching means 7;
The control signal 300 is composed of two control signals A and C, which turn on contact A and C, respectively, corresponding to switch contacts A and C inside the second switch means 7. As shown in FIG. 3c, they are out of phase with each other. Further, this third control signal is inverted every time an input pulse arrives.

さて第3の制御信号ハによつて、第2のスイツ
チ手段7内のスイツチ接点ハがONになつた状態
においては、第2の抵抗11を通じて定電流が流
れ、コンパレータ9の正相入力端子のコモンモー
ド電圧は一定値だけ低下する。この一定値の低下
量は、2つの入力パルス振幅の差の許容限度の値
に等しくしてある。このため、初期偏差を補正し
た直後においては、コンパレータ9の2つの入力
端子の電圧波形は、第3図dの左側に示すように
そのパルス部分においては、正相入力端子の電圧
が逆相入力端子に比べて許容限度値だけ小さく、
コンパレータ9の出力は“Low”となる。もし
この状態で逆相入力端子に供給される入力パルス
の振幅が大きくなる方向に変化して、その変化量
が許容限度を超えると、コンパレータ9の2つの
入力端子電圧の大小関係が逆転し、コンパレータ
9の出力は“High”となる。以上の結果、第3
の制御信号ハが供給される場合は、コンパレータ
9の出力は“Low”の時正常、“High”の時異常
となることがわかる。
Now, when the switch contact C in the second switch means 7 is turned on by the third control signal C, a constant current flows through the second resistor 11, and the positive phase input terminal of the comparator 9 The common mode voltage decreases by a certain value. The amount of decrease of this constant value is made equal to the value of the permissible limit of the difference between the two input pulse amplitudes. Therefore, immediately after the initial deviation is corrected, the voltage waveforms at the two input terminals of the comparator 9 are as shown on the left side of FIG. smaller than the terminal by the allowable limit value,
The output of comparator 9 becomes "Low". If the amplitude of the input pulse supplied to the negative phase input terminal changes in this state and the amount of change exceeds the permissible limit, the magnitude relationship between the two input terminal voltages of the comparator 9 will be reversed. The output of the comparator 9 becomes "High". As a result of the above, the third
It can be seen that when the control signal C is supplied, the output of the comparator 9 is normal when it is "Low" and abnormal when it is "High".

次に第3の制御信号イが供給されて、第2のス
イツチ手段7内のスイツチ接点イがONとなる状
態においては、第2の抵抗11に等しい第3の抵
抗12を通じて定電流が流れ、コンパレータ9の
逆相入力端子のコモンモード電圧は一定値だけ低
下し、その低下量は、2つの入力パレス振幅の差
の許容限度に等しい。このため初期偏差を補正し
た直後においては、コンパレータ9の2つの入力
端子の電圧波形は、第3図dの右側に示すよう
に、そのパルス部分においては、逆相入力端子の
電圧が正相入力端子に比べて許容限度値だけ小さ
く、コンパレータ9の出力は“High”となる。
もしこの状態で正相入力端子に供給される入力パ
ルスの振幅が大きくなる方向に変化して、その変
化量が許容限度を超えると、コンパレータ9の2
つの入力端子電圧の大小関係が逆転し、コンパレ
ータ9の出力は“Low”となる。この結果、第
3の制御信号イが供給される場合は、コンパレー
タ9の出力は“High”の時正常、“Low”の時異
常となることがわかる。最後に、マイクロコンピ
ユータ10が第3の制御信号イおよびハに対応し
て、コンパレータ9の出力論理を判断し、2つの
入力パルスの振幅の差が正常か異常かを出力す
る。
Next, when the third control signal A is supplied and the switch contact A in the second switch means 7 is turned on, a constant current flows through the third resistor 12 which is equal to the second resistor 11. The common mode voltage at the negative phase input terminal of the comparator 9 decreases by a constant value, and the amount of decrease is equal to the allowable limit of the difference between the two input pulse amplitudes. Therefore, immediately after the initial deviation is corrected, the voltage waveforms at the two input terminals of the comparator 9 are as shown on the right side of FIG. The output of the comparator 9 becomes "High" because it is smaller than the terminal by the allowable limit value.
If the amplitude of the input pulse supplied to the positive phase input terminal changes in this state and the amount of change exceeds the allowable limit, the comparator 9
The magnitude relationship between the two input terminal voltages is reversed, and the output of the comparator 9 becomes "Low". As a result, it can be seen that when the third control signal A is supplied, the output of the comparator 9 is normal when it is "High" and abnormal when it is "Low". Finally, the microcomputer 10 determines the output logic of the comparator 9 in response to the third control signals A and C, and outputs whether the difference in amplitude between the two input pulses is normal or abnormal.

なお、本実施例では、説明の都合上コンパレー
タ9の2つの入力端子を特定したが、これに限定
されるものでない。
Note that in this embodiment, two input terminals of the comparator 9 are specified for convenience of explanation, but the present invention is not limited to this.

発明の効果 以上のように本発明は、初期状態において異な
る振幅を有する2つの入力パルスをそれぞれコン
デンサを介してコンパレータの入力端子に供給
し、コンパレータの一方の入力端子に接続された
バイアス手段と、他方の入力端子に抵抗を介して
接続された第1のスイツチ手段とにより2つの入
力パルスの振幅を補正した後、第2のスイツチ手
段によりコンパレータの2つの入力端子に交互に
許容限界値に等しいコモンモード電圧の変化を与
え、コンパレータの出力論理の判断をマイクロコ
ンピユータが行なうように構成することにより、
初期偏差を有する2つの入力パルスの振幅を補正
した後、その後に生ずる振幅の変化を検出するこ
とができるものであり、例えば2組の2次電池を
同時に充電または放電した時に発生する電池の端
子電圧のパルス状の変化の状態を調べて、電池の
劣化を判定することが可能である。
Effects of the Invention As described above, the present invention provides a bias means that supplies two input pulses having different amplitudes to the input terminals of the comparator through capacitors in an initial state, and that is connected to one input terminal of the comparator. After correcting the amplitudes of the two input pulses by a first switching means connected via a resistor to the other input terminal, a second switching means alternately applies a voltage equal to the permissible limit value to the two input terminals of the comparator. By changing the common mode voltage and configuring the comparator to determine the output logic of the comparator,
After correcting the amplitude of two input pulses that have an initial deviation, it is possible to detect the subsequent change in amplitude, for example, when two sets of secondary batteries are charged or discharged at the same time. Deterioration of the battery can be determined by examining the state of pulse-like changes in voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成を示す図、第
2図は初期偏差を補正を行なう際の各種の制御信
号のタイムチヤートおよびコンパレータの入力端
子電圧波形を示す図、第3図はパルス振幅の比較
動作を行なう際の各種の制御信号のタイムチヤー
トおよびコンパレータの入力端子電圧波形を示す
図である。 1……入力源、2……入力源、3……コンデン
サ、4……コンデンサ、5……バイアス手段、6
……第1のスイツチ手段、7……第2のスイツチ
手段、8……抵抗、9……コンパレータ、10…
…マイクロコンピユータ、11……第2の抵抗、
12……第3の抵抗。
FIG. 1 is a diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a diagram showing time charts of various control signals and input terminal voltage waveforms of the comparator when correcting the initial deviation, and FIG. 3 is a diagram showing the input terminal voltage waveform of the comparator. FIG. 7 is a diagram showing time charts of various control signals and input terminal voltage waveforms of a comparator when performing a pulse amplitude comparison operation. 1...Input source, 2...Input source, 3...Capacitor, 4...Capacitor, 5...Bias means, 6
...First switch means, 7...Second switch means, 8...Resistor, 9...Comparator, 10...
...Microcomputer, 11...Second resistor,
12...Third resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 マイクロコンピユータと、前記マイクロコン
ピユータから供給される第1の制御信号によつて
同時に到来するように構成された2つの入力パル
スが、それぞれコンデンサを介して入力端子に供
給されるコンパレータと、前記コンパレータの一
方の入力端子に供給するコモンモード電圧をバイ
アスする手段と、前記コンパレータの他方の入力
端子に抵抗を介して接続され、かつ、前記第1の
制御信号に先だつ時刻から、第1の制御信号まで
のパルス幅を有する第2の制御信号によつて制御
される第1のスイツチ手段と、前記マイクロコン
ピユータから供給される第3の制御信号によつて
前記第1の制御信号が発生する毎に、前記コンパ
レータの2つの入力端子のコモンモード電圧を交
互に一定値だけ変化せしめる第2のスイツチ手段
とから構成され、前記マイクロコンピユータが、
前記第3の制御信号の発生を停止し、前記コンパ
レータの2つの入力端子のいずれにもコモンモー
ド電圧の変化を与えない状態に保ち、前記第2の
制御信号のパルス幅が、前記第2の制御信号が発
生する毎に一定値ずつ大きくなるように順次供給
してゆき、前記コンパレータの出力が反転した時
の前記第2の制御信号のパルス幅を記憶する補正
機能と、前記第3の制御信号により、前記第2の
スイツチ手段を制御して、前記コンパレータの2
つの入力端子のコモンモード電圧を交互に一定値
だけ変化させるとともに、前記第2のスイツチ手
段の切換に対応してコンパレータの出力論理を判
断するパルス振幅比較機能とを有することを特徴
とする初期偏差を補正するパルス振幅比較回路。
1 a microcomputer; a comparator to which two input pulses configured to arrive simultaneously by a first control signal supplied from the microcomputer are respectively supplied to input terminals via capacitors; and the comparator; means for biasing a common mode voltage supplied to one input terminal of the comparator; a first switching means controlled by a second control signal having a pulse width of , and second switch means for alternately changing the common mode voltage of the two input terminals of the comparator by a fixed value, and the microcomputer comprises:
The generation of the third control signal is stopped, and the common mode voltage is maintained in a state where no change is applied to either of the two input terminals of the comparator, and the pulse width of the second control signal is set to the same value as that of the second control signal. a correction function that sequentially supplies the control signal so as to increase by a constant value each time the control signal is generated, and stores the pulse width of the second control signal when the output of the comparator is inverted; and the third control A signal controls said second switch means to switch two of said comparators.
The initial deviation is characterized by having a pulse amplitude comparison function that alternately changes the common mode voltage of the two input terminals by a fixed value and determines the output logic of the comparator in response to switching of the second switching means. Pulse amplitude comparison circuit that corrects.
JP60241086A 1985-10-28 1985-10-28 Pulse amplitude comparison circuit correcting initial deviation Granted JPS62101119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241086A JPS62101119A (en) 1985-10-28 1985-10-28 Pulse amplitude comparison circuit correcting initial deviation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241086A JPS62101119A (en) 1985-10-28 1985-10-28 Pulse amplitude comparison circuit correcting initial deviation

Publications (2)

Publication Number Publication Date
JPS62101119A JPS62101119A (en) 1987-05-11
JPH053934B2 true JPH053934B2 (en) 1993-01-18

Family

ID=17069077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241086A Granted JPS62101119A (en) 1985-10-28 1985-10-28 Pulse amplitude comparison circuit correcting initial deviation

Country Status (1)

Country Link
JP (1) JPS62101119A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349415B1 (en) * 2017-08-07 2022-01-11 삼성전자주식회사 Pulse amplitude modulation transmitter and pulse amplitude modulation receiver

Also Published As

Publication number Publication date
JPS62101119A (en) 1987-05-11

Similar Documents

Publication Publication Date Title
US7504803B2 (en) Charging method for rechargeable batteries and device therefor
JP4171049B2 (en) Apparatus and method for measuring individual cell voltages of cells of a cell stack of an energy store
JP7094918B2 (en) Ground fault detector
JP2003087990A (en) Charging circuit for secondary battery
US12078685B2 (en) Electric leakage determination device
KR100372062B1 (en) Electronic device for converting electrical energy
JPH08203563A (en) Charging method for battery
JPH053934B2 (en)
KR100997495B1 (en) Charge control circuit
JP3713828B2 (en) Charging method, charging device and charging control circuit
US6473316B2 (en) Phase control circuit and switching regulator
JP2610298B2 (en) Battery charging circuit
JP3601032B2 (en) Charge control device, charger, and battery pack
JP2523857Y2 (en) Charger
JPH06273476A (en) Voltage application current measurement circuit
JPH01248935A (en) Battery backup device
JP2988670B2 (en) Secondary battery charge control method
JP3726343B2 (en) Charger
JP2747601B2 (en) Battery charger
WO1997032218A2 (en) Circuit for detecting a level or a level variation of an input direct voltage
JPH08214467A (en) Secondary battery charging circuit
JPH0623160Y2 (en) Switching signal abnormality detection circuit
JP2712873B2 (en) Battery charge monitoring circuit
SU566342A1 (en) Pulse modulator
JPS63140631A (en) Charger with overcharging-proof function