JPH0535847B2 - - Google Patents

Info

Publication number
JPH0535847B2
JPH0535847B2 JP61055264A JP5526486A JPH0535847B2 JP H0535847 B2 JPH0535847 B2 JP H0535847B2 JP 61055264 A JP61055264 A JP 61055264A JP 5526486 A JP5526486 A JP 5526486A JP H0535847 B2 JPH0535847 B2 JP H0535847B2
Authority
JP
Japan
Prior art keywords
signal
polarity
liquid crystal
voltage
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61055264A
Other languages
Japanese (ja)
Other versions
JPS62211620A (en
Inventor
Yutaka Inaba
Tsutomu Toyono
Shinjiro Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5526486A priority Critical patent/JPS62211620A/en
Priority to DE19863613446 priority patent/DE3613446A1/en
Priority to FR8605702A priority patent/FR2580826B1/en
Priority to GB8609746A priority patent/GB2175726B/en
Publication of JPS62211620A publication Critical patent/JPS62211620A/en
Publication of JPH0535847B2 publication Critical patent/JPH0535847B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は、液晶装置に関し、特に少なくとも2
つの安定状態をもつ強誘電性液晶装置に関する。 〔従来の技術〕 フラツト・パネル・デイスプレイ・デバイスの
開発は、現在世界中で活発に行われている。その
中でも、液晶を用いたデイスプレイは、小規模な
分野では、完全に社会に定着したと考えられる
が、CRTに置き替わりうるような高解像度をも
ち、しかも、大画面のものは、従来の液晶方式
(例えばTNやDSMなど)では非常に困難であつ
た。 この様な、液晶素子の欠点を改善するものとし
て、双安定性を有する液晶素子の使用が、クラー
ク(Clark)及びラガウエル(Lagerwall)によ
り提案されている(特開昭56−107216号公報、米
国特許第4367924号明細書等)。双安定性を有する
液晶としては、一般に、カイラルスメクチツクC
相(SmC*)又はH相(SmH*)を有する強誘電
性液晶が用いられる。この液晶は電界に対して第
1の光学的安定状態と第2の光学安定状態からな
る双安定状態を有し、従つて前述のTN型の液晶
素子とは異なり、例えば一方の電界ペクトルに対
して第1の光学的安定状態に液晶が配向し、他方
の電界ペクトルに対しては第2の光学的安定状態
に液晶が配向される。またこの型の液晶は、加え
られる電界に応答して、極めて速やかに上記2つ
の安定状態のいずれかを取り、且つ電界の印加の
ないときはその状態を維持する性質を有する。こ
のような性質を利用することにより、上述した従
来のTN型素子の問題点の多くに対して、かなり
本質的な改善が得られる。 〔発明が解決しようとする問題点〕 しかしながら、表示画素数が極めて多く、しか
も高速駆動が求められる時には、問題を生じる。
すなわち、所定の電圧印加時間に対して双安定性
を有する強誘電性液晶セルで第1の安定状態を与
えるための閾値電圧を−Vth1とし、第2の安定
状態を与えるための閾値電圧を+Vth2とすると、
これらの閾値電圧を越えなくとも、長時間に亘
り、電圧が印加され続ける場合に、画素に書込ま
れた表示状態(例えば、白状態)が別の表示状態
(例えば、黒状態)に反転することがある。第1
図は、双安定性強誘電性液晶セルの閾値特性を表
わしている。 第1図は強誘電性液晶としてDOBAMBC(図
中の12)とHOBACPC(図中の11)を用いた
時のスイツチングに要する閾値電圧(Vth)の印
加時間依存性をプロツトしたものである。 第1図より明らかな如く、閾値Vthは印加時間
依存性を持つており、さらに印加時間が短い程、
急勾配になつていることが理解される。このこと
から、走査線が極めて多く、しかも高速に駆動す
る素子に適用した場合には、例えばある画素に走
査時において明状態にスイツチされていても、次
の走査以降常にVth以下の情報信号が印加され続
ける場合、一画面の走査が終了する途中でその画
素が暗状態に反転してしまう危険性をもつている
ことが判る。 〔問題点を解決するための手段〕及び〔作用〕 本発明の目的は、前述した様な従来の液晶装置
における問題点を解決した液晶装置を提供するこ
とにある。 本発明は、 交差した複数の走査電極と複数の信号電極、及
び該走査電極と信号電極との間に配置された強誘
電性液晶を有する液晶装置において、 (a) 前記複数の走査電極のうちの、その数より少
ない複数の走査電極によつてブロツクを複数形
成し、該複数のブロツク毎に、ブロツク内の走
査電極に、走査選択されていない時の走査電極
への印加電圧を基準にして、一方極性の電圧信
号を印加し、前記複数の信号電極に、該一方極
性の電圧信号と同期した他方極性の電圧信号を
印加するとともに、該複数の信号電極に、該他
方極性の電圧信号の前、又は後に、該他方極性
の電圧信号に対して逆極性の電圧信号を印加す
る第1の手段、及び (b) 前記複数のブロツク毎に、ブロツク内の走査
電極に走査選択されていない時の走査電極への
印加電圧を基準にして、他方極性の電圧信号を
有する走査選択信号を印加し、前記複数の信号
電極のうち、選択された信号電極に、該他方極
性の電圧信号と同期して、該他方極性の電圧信
号に対して逆極性の一方の情報信号を印加し、
残りの信号電極に、該他方極性の電圧信号と同
期して、該他方極性の電圧信号に対して同一極
性の他方の情報信号を印加する第2の手段 を有する液晶装置に特徴がある。 〔実施例〕 本発明の駆動法で用いる光学変調物質として
は、少なくとも2つの安定状態をもつもの、特に
加えられる電界に応じて第1の光学的安定状態と
第2の光学的安定状態とのいずれかを取る。すな
わち電界に対する双安定状態を有する物質、特に
このような性質を有する液晶が用いられる。 本発明の駆動法で用いることができる双安定性
を有する液晶としては、強誘電性を有するカイラ
ルスメクテイツク液晶が最も好ましく、そのうち
カイラルスメクテイツクC相(SmC*)または、
H相(SmH*)の液晶が適している。この強誘電
性液晶については、“ル・ジユルナール・ド・フ
イジツク・ルーテル”(“Le Journal de
Physiove letter”)36巻(L−69)、1975年の
「フエロエレクトリツク・リキツド・クリスタル
ス」(「Ferroelectric Liquid Crystals」);“アプ
ライド・フイジツクス・レタース”(“Applied
Physics Letters”)36巻(11号)1980年の「サブ
ミクロン・カセンド・バイステイブル・エレクト
ロオプテイツク・スイツチング・イン・リキツ
ド・クリスタルス」(Submicro Second
Bistable Electrooptic Switching in Liquid
Crystals」);“固体物理”16(141)1981「液晶」

に記載されており、本発明ではこれらに開示され
た強誘電性液晶を用いることができる。 より具体的には、本発明法に用いられる強誘電
性液晶化合物の例としては、デシロキシベンジリ
デン−P′−アミノ−2−メチルブチルシンナメー
ト(DOBAMBC)、ヘキシルオキシベンジリデ
ン−P′−アミノ−2−クロロプロピルシンナメー
ト(HOBACPC)および4−o−(2−メチル)
−ブチルレゾルシリデン−4′−オクチルアニリン
(MBRA8)等が挙げられる。 これらの材料を用いて素子を構成する場合、液
晶化合物が、SmC*相又はSmH*相となるような
温度状態に保持する為、必要に応じて素子をヒー
ターが埋め込まれた銅ブロツク等により支持する
ことができる。 又、本発明では前述のSmC*,SmH*の他にカ
イラルスメクテイツクF相、I相、J相、G相や
K相で現われる強誘電性液晶を用いることも可能
である。 第2図は強誘電性含有セルの例を模式的に描い
たものである。21aと21bはIn2O3、SnO2
ITO(インジウム−テイン−オキサイド)等の透
明電極がコートされた基板(ガラス板)であり、
その間に液晶分子層22がガラス面に垂直になる
よう配向したSmC*相の液晶が封入されている。
太線で示した線23が液晶分子を表わしており、
この液晶分子23は、その分子に直交した方向に
双極子モーメント(P⊥)14を有している。基
板21aと21b上の電極間に一定の閾値以上の
電圧を印加すると、液晶分子23のらせん構造が
ほどけ、双極子モーメント(P⊥)24はすべて
電界方向に向くよう、液晶分子23の配向方向を
変えることができる。液晶分子23は細長い形状
を有しており、その長軸方向と短軸方向で屈折率
異方性を示し、従つて例えばガラス面の上下に互
いにクロスニコルの位置に配置した偏光子を置け
ば、電圧印加極性によつて光学特性が変わる液晶
光学素子となることは、容易に理解される。さら
に液晶セルの厚さを充分に薄くした場合(例えば
1μ)には、第3図に示すように電界を印加して
いない状態でも液晶分子のらせん構成はほどけ、
その双極子モーメントPa又はPbは上向き34a
または下向き34bのどちらかの状態をとる。こ
のようなセルに第3図に示す如く一定の閾値以上
の極性の異なる電界Ea又はEbを所定時間付与す
ると、双極子モーメントは電界Ea又はEbの電界
ベクトルに対応して上向き34a又は、下向き3
4bと向きを変え、それに応じて液晶分子は第1
の安定状態33aかあるいは第2の安定状態33
bの何れか一方に配向する。 このような強誘電性液晶を光学変調素子として
用いるることの利点は2つある。第1に、応答速
度が極めて速いこと、第2に液晶分子の配向が双
安定状態を有することである。第2の点を例えば
第2図によつて説明すると、電界Eaを印加する
と液晶分子は第1の安定状態33aに配向する
が、この状態は電界を切つても安定である。又、
逆向きの電界Ebを印加すると、液晶分子は第2
の安定状態33bに配向して、その分子の向きを
変えるが、やはり電界を切つてもこの状態に留つ
ている。又、与える電界Eaが一定の閾値を越え
ない限り、それぞれの配向状態にやはり維持され
ている。このような応答速度の速さと、双安定性
が有効に実現されるには、セルとしては出来るだ
け薄い方が好ましく、一般的には、0.5μ〜20μ、
特に1μ〜5μが適している。 本発明の駆動法の好ましい具体例を第4図〜第
12図により説明する。 第4図は、中間に強誘電性液晶化合物が挟まれ
たマトリクス電極構造を有するセル41の模式図
である。42は、走査電極群であり、43は、信
号電極群である。今、説明を簡略化するために、
白黒の二値信号を表示する場合を例にとつて示
す。第4図に於て、斜線で示される画素が強誘電
性液晶の第2の安定状態に基づく「黒」に、その
他が強誘電性液晶の第1の安定状態に基づく
「白」に対応するものとする。 第5図a〜cは、走査電極S1〜S3に印加する走
査信号である。第5図a〜fは信号電極I1〜I3
印加する情報信号で、第4図の表示状態に対応し
ている。第6図a〜fは、それぞれ第4図に示す
画素A〜Fに印加される電圧を時系列で表わした
ものである。第5図及び第6図に示す書込み期間
は、所定数nの走査線からなるブロツク内の画素
への書込み期間で、この書込みを複数(M個)の
ブロツク毎に順次行なうことによつて一画面の書
込みを行なうことができる。 第5図及び第6図に示す駆動法では、ブロツク
内の複数の走査線上のすべての画素を一斉に第1
の安定状態(以下「白」状態という)にし、その
後、それらの走査線を順次選択して所望の画素を
第2の安定状態(以下「黒」状態という)にする
ことによつて書込みを行なうことができる。 第5図および第6図はこの駆動法の説明図であ
る。消去信号印加位相t1で全走査線に正極性のパ
ルス電圧を印加し、これと同期して全信号線に負
極性のパルス電圧を印加する。これによつてブロ
ツク内の全ての画素が「白」に消去される。次い
で、ブロツク内の走査線に順次書込み信号印加位
相t2とt3で2V0の正極性パルスと−2V0負極性パル
スが交番する走査選択信号を印加し、この走査選
択信号と同期させて「白」状態を保持したり画素
の信号線には位相t2とt3でV0の正極性パルスと−
V0の負極性パルスが交番する「白」信号と「黒」
状態に反転転させたい画素の信号線には位相t2
t3で−V0の負極性パルスとV0の正極性パルスが
交番する「黒」信号を選択的に印加することによ
つて、ブロツク内の書込みが完了する。 本発明の駆動法では、第5図及び第6図に示す
様にm+1番目のブロツク内の画素に書込み信号
印加位相t2とt3で書込み信号を走査選択信号と同
期させて信号電極I1,I2……から印加するに先立
つて、m番目のブロツク内の画素の書込みが終了
した後に、消去信号印加期間t1で情報信号に印加
した電圧信号と逆極性(基準電位に対して)の電
圧信号を補助信号として補助信号印加位相t0で印
加することによつて(この時、画素には閾値電圧
以下の電圧が印加される)、選択されていないブ
ロツク内の画素に印加される同一極性電圧の継続
時間を最大で書込みパルス幅(例えばt1=t2=t3
=t0とした時)の2倍までに減少することがで
き、先に述べたクロストーク発生の問題点を解決
することができる。 以上に於いて各々の電圧値は、以下の関係を満
足する所望の値に設定される。 2V0<Vth2<3V0 −3V0<−Vth1<−2V0 即ち、Vth2は強誘電性液晶の第2の安定状態
(黒)における閾値電圧で、−Vth1は強誘電性液
晶の第1の安定状態(白)における閾値電圧であ
つて、実質的には|−Vth1|≡|Vth2|とする
ことができる。 以下、前述の点をさらに詳細に説明する。 第7図は、本発明の方法を用いた液晶装置を表
わしている。第7図において71は、走査ライン
駆動回路、72は信号ライン駆動回路、73は走
査電極群、74は信号電極群、75は強誘電性液
晶パネルを表わしている説明をわかり易くするた
めに、白黒の2値信号を表示する場合を例にとつ
て示し、各ラインの信号線数はそれぞれ16本とし
て、第7図の両図で黒塗りの部分の画素が「黒」、
白地の部分の画素が「白」に対応する。ここで、
一文字に対して8×8画素とすると、前記パネル
75は4文字を表示することになる。第7図に示
す如く、m番目のブロツクA1に“A”と“B”
の文字が、m+m番目のブロツクA2には“C”
と“D”の文字が表示されている。 第8図は、上記の走査ライン駆動回路71の出
力段の一例を示す部分回路図である。第8図にお
いて、81はゲート素子gNであり、選択線82に
より出力レベルが制御され、端子Q2が選択され
ると、ゲート素子g1〜g8が一斉にオンし、端子
R1〜R8のレベルをそのまま伝達し、端子Q1が選
択されない場合は、出力線S1〜S8はすべてパネル
75を非選択にする所定の一定レベルになる。端
子Q1については、ゲート素子g9〜g16について同
機能である。 第9図は、上記出力段のタイミングチヤートで
ある。この際、第9図に示す例では、ブロツク内
への画素は、消去信号信号位相t1、補助信号印加
位相t0、書込み信号印加位相t2とt3の順で、それ
ぞれの電圧信号が印加され、m番目のブロツクが
書込み期間T1で書込みが行われ、次いでm+1
番目のブロツクが書込み期間T2(例えばT1=T2
で書込みが行なわれる。 第10図は、信号ライン駆動回路72の出力段
の一例を示す部分回路図で、第11図はそのタイ
ミング・チヤートである。D端子はデータ(画像
情報)のシリアル入力端子、CLKはシフトクロ
ツク入力端子である。シフトレジスタ101に全
データが揃つたところで、L端子の電位が0→1
に立上りデータがラツチ(ラツチ102)される。
ここまでは普通の情報側駆動回路と変りはない。 本実施例の駆動方法に特徴的な事はラツチ出力
の次にCLR信号とのORをとるOORゲート103
を設けた事である。CLR信号は、通常は0であ
り、ラツチ出力はそのまま次のEOR(Exclusive
OR)ゲート104に伝達される。Sは第11図
に示すような単なる1,0のくり返しパルスであ
り、ラツチ出力=画像信号が0(「黒」)ならばそ
のまま1,0のパルスが正論理側出力端子に出力
され、その反転転パルスが負論理側出力端子に出
力される。ラツチ出力が1(「白」)ならば、Sの
反転パルスが正論理出力端子に、Sそのままのパ
ルスが負論理出力端子に出力される。これがG端
子によつて制御されるゲート列105にはいり、
その出力が最終段のレベル変換器106にはい
る。レベル変換器106は第10図に示すように
A,Bの入力に応じて表1に示す様にGND,−
V0,+V0の3値を出力するが、第10図の回路か
らわかるとおり、 G=1(ゲート開)のときは 画像信号が「」なら+V0→−V0 「白」 −V0→+V0 G=0(ゲート閉)のときは 画像信号によらずGND が出力される。 以上はCLR=0の場合であるが、第11図に
示すようにブロツク走査の先頭時間(t0とt1)の
間がCLR=1となる。このとき、ORゲート10
3の出力はすべて1となり、レベル変換器106
の出力はすべて−V0→+V0が出る。したがつて、
ブロツク走査に先だつてすべての画素に−V0
+V0の電圧が印加されることになり所望の駆動
方法が実現される。(ただし、当該走査ブロツク
内の画素には−3V0→+V0の電圧が印加される)
[Industrial Field of Application] The present invention relates to a liquid crystal device, and particularly relates to a liquid crystal device having at least two
This invention relates to a ferroelectric liquid crystal device with two stable states. [Prior Art] Development of flat panel display devices is currently being actively conducted throughout the world. Among them, displays using liquid crystals are considered to have become completely established in society in small-scale fields, but displays with high resolution that can replace CRTs, and large screens, are far superior to conventional liquid crystal displays. It was extremely difficult to do so using methods such as TN and DSM. In order to improve the drawbacks of liquid crystal devices, Clark and Lagerwall proposed the use of bistable liquid crystal devices (Japanese Unexamined Patent Publication No. 107216/1983, U.S. Pat. Patent No. 4367924 specification, etc.). As a liquid crystal having bistability, chiral smectic C is generally used.
A ferroelectric liquid crystal having a phase (SmC * ) or an H phase (SmH * ) is used. This liquid crystal has a bistable state consisting of a first optically stable state and a second optically stable state with respect to an electric field, and is therefore different from the above-mentioned TN type liquid crystal element. The liquid crystal is aligned in a first optically stable state with respect to the other electric field spectrum, and the liquid crystal is aligned in a second optically stable state with respect to the other electric field spectrum. Furthermore, this type of liquid crystal has the property of very quickly taking one of the above two stable states in response to an applied electric field, and maintaining that state when no electric field is applied. By utilizing these properties, many of the problems of the conventional TN type devices mentioned above can be significantly improved. [Problems to be Solved by the Invention] However, problems arise when the number of display pixels is extremely large and high-speed driving is required.
That is, the threshold voltage for providing the first stable state in a ferroelectric liquid crystal cell having bistability for a predetermined voltage application time is -Vth 1 , and the threshold voltage for providing the second stable state is -Vth 1. +Vth 2 ,
Even if these threshold voltages are not exceeded, if the voltage continues to be applied for a long time, the display state written to the pixel (e.g., white state) will be reversed to another display state (e.g., black state) Sometimes. 1st
The figure represents the threshold characteristics of a bistable ferroelectric liquid crystal cell. Figure 1 plots the application time dependence of the threshold voltage (Vth) required for switching when DOBAMBC (12 in the figure) and HOBACPC (11 in the figure) are used as ferroelectric liquid crystals. As is clear from Fig. 1, the threshold value Vth is dependent on the application time, and the shorter the application time, the more
It is understood that the slope is steep. From this, when applied to an element that has an extremely large number of scanning lines and is driven at high speed, for example, even if a certain pixel is switched to the bright state during scanning, the information signal will always be below Vth from the next scanning onwards. It can be seen that if the voltage continues to be applied, there is a risk that the pixel will turn into a dark state during the completion of scanning one screen. [Means for Solving the Problems] and [Operation] An object of the present invention is to provide a liquid crystal device that solves the problems in the conventional liquid crystal devices as described above. The present invention provides a liquid crystal device having a plurality of intersecting scanning electrodes and a plurality of signal electrodes, and a ferroelectric liquid crystal disposed between the scanning electrodes and the signal electrodes, including: (a) among the plurality of scanning electrodes; A plurality of blocks are formed by a plurality of scan electrodes smaller than the number of scan electrodes, and for each of the plurality of blocks, a voltage applied to the scan electrodes in the block is applied based on the voltage applied to the scan electrodes when scan is not selected. , applying a voltage signal of one polarity to the plurality of signal electrodes, applying a voltage signal of the other polarity synchronized with the voltage signal of one polarity to the plurality of signal electrodes, and applying a voltage signal of the other polarity to the plurality of signal electrodes. a first means for applying a voltage signal of opposite polarity to the voltage signal of the other polarity before or after the plurality of blocks; and (b) for each of the plurality of blocks, when the scanning electrodes in the block are not selected for scanning. Applying a scan selection signal having a voltage signal of the other polarity based on the voltage applied to the scan electrode of the scan electrode, and applying a scan selection signal having a voltage signal of the other polarity to the selected signal electrode among the plurality of signal electrodes in synchronization with the voltage signal of the other polarity. applying one information signal of opposite polarity to the voltage signal of the other polarity,
The liquid crystal device is characterized in that it has second means for applying the other information signal of the same polarity to the voltage signal of the other polarity to the remaining signal electrodes in synchronization with the voltage signal of the other polarity. [Example] The optical modulating substance used in the driving method of the present invention is one that has at least two stable states, particularly one that has a first optically stable state and a second optically stable state depending on the applied electric field. Take one. That is, a substance having a bistable state with respect to an electric field, particularly a liquid crystal having such a property, is used. As the liquid crystal having bistability that can be used in the driving method of the present invention, a chiral smectic liquid crystal having ferroelectricity is most preferable, and among these, chiral smectic C phase (SmC * ) or
H-phase (SmH * ) liquid crystal is suitable. Regarding this ferroelectric liquid crystal, “Le Journal de Physique Lutheran” (“Le Journal de Physique Lutheran”)
``Physiove letter'') Volume 36 (L-69), 1975 ``Ferroelectric Liquid Crystals''; ``Applied Physics Letters''
Physics Letters” Volume 36 (Issue 11) 1980 “Submicron Second Electro-Optical Switching in Liquid Crystals”
Bistable Electrooptic Switching in Liquid
“Crystals”); “Solid State Physics” 16 (141) 1981 “Liquid Crystals”
The ferroelectric liquid crystal disclosed in these documents can be used in the present invention. More specifically, examples of ferroelectric liquid crystal compounds used in the method of the present invention include decyloxybenzylidene-P'-amino-2-methylbutylcinnamate (DOBAMBC), hexyloxybenzylidene-P'-amino- 2-chloropropyl cinnamate (HOBACPC) and 4-o-(2-methyl)
-butylresolcylidene-4'-octylaniline (MBRA8) and the like. When constructing an element using these materials, the element is supported by a copper block etc. with a heater embedded in it, as necessary, in order to maintain the temperature state such that the liquid crystal compound becomes the SmC * phase or SmH * phase. can do. Further, in the present invention, in addition to the above-mentioned SmC * and SmH *, it is also possible to use a ferroelectric liquid crystal that appears in a chiral smectate F phase, I phase, J phase, G phase, or K phase. FIG. 2 schematically depicts an example of a ferroelectric-containing cell. 21a and 21b are In 2 O 3 , SnO 2 or
It is a substrate (glass plate) coated with a transparent electrode such as ITO (indium-tein-oxide).
In between, a liquid crystal of SmC * phase, which is oriented such that a liquid crystal molecular layer 22 is perpendicular to the glass surface, is sealed.
The thick line 23 represents liquid crystal molecules,
This liquid crystal molecule 23 has a dipole moment (P⊥) 14 in a direction perpendicular to the molecule. When a voltage higher than a certain threshold is applied between the electrodes on the substrates 21a and 21b, the helical structure of the liquid crystal molecules 23 is unraveled, and the alignment direction of the liquid crystal molecules 23 is changed so that all dipole moments (P⊥) 24 are directed in the direction of the electric field. can be changed. The liquid crystal molecules 23 have an elongated shape and exhibit refractive index anisotropy in the long axis direction and short axis direction. Therefore, for example, if polarizers are placed above and below the glass surface in crossed nicol positions, It is easily understood that this results in a liquid crystal optical element whose optical properties change depending on the polarity of applied voltage. Furthermore, if the thickness of the liquid crystal cell is made sufficiently thin (for example,
1μ), the helical structure of the liquid crystal molecules unwinds even when no electric field is applied, as shown in Figure 3.
Its dipole moment Pa or Pb is upward 34a
or downward 34b. When an electric field Ea or Eb of different polarity above a certain threshold value is applied to such a cell for a predetermined period of time as shown in FIG.
4b and the liquid crystal molecules change direction accordingly.
stable state 33a or second stable state 33
Orient in either direction b. There are two advantages to using such a ferroelectric liquid crystal as an optical modulation element. Firstly, the response speed is extremely fast, and secondly, the alignment of liquid crystal molecules has a bistable state. The second point will be explained with reference to FIG. 2, for example. When an electric field Ea is applied, the liquid crystal molecules are oriented in a first stable state 33a, and this state remains stable even when the electric field is turned off. or,
When an electric field Eb in the opposite direction is applied, the liquid crystal molecules
The molecules are oriented in a stable state 33b and change their orientation, but they remain in this state even after the electric field is turned off. Further, as long as the applied electric field Ea does not exceed a certain threshold value, each orientation state is maintained. In order to effectively achieve such fast response speed and bistability, it is preferable for the cell to be as thin as possible, and in general, it is 0.5μ to 20μ,
Particularly suitable is 1μ to 5μ. Preferred specific examples of the driving method of the present invention will be explained with reference to FIGS. 4 to 12. FIG. 4 is a schematic diagram of a cell 41 having a matrix electrode structure in which a ferroelectric liquid crystal compound is sandwiched between. 42 is a scanning electrode group, and 43 is a signal electrode group. Now, to simplify the explanation,
An example will be shown in which a black and white binary signal is displayed. In Figure 4, the pixels indicated by diagonal lines correspond to "black" based on the second stable state of the ferroelectric liquid crystal, and the others correspond to "white" based on the first stable state of the ferroelectric liquid crystal. shall be taken as a thing. FIGS. 5a to 5c show scanning signals applied to scanning electrodes S1 to S3 . FIGS. 5a to 5f show information signals applied to the signal electrodes I 1 to I 3 and correspond to the display state of FIG. 4. FIGS. 6 a to 6 f are time-series representations of the voltages applied to the pixels A to F shown in FIG. 4, respectively. The write period shown in FIGS. 5 and 6 is a period for writing to pixels in a block consisting of a predetermined number n of scanning lines, and this writing is performed sequentially for each of a plurality of (M) blocks so that the pixels can be written in one block. You can write on the screen. In the driving method shown in FIGS. 5 and 6, all pixels on a plurality of scanning lines within a block are simultaneously
Writing is performed by bringing the pixel into a stable state (hereinafter referred to as the "white" state), and then sequentially selecting those scanning lines to bring the desired pixel into the second stable state (hereinafter referred to as the "black" state). be able to. FIGS. 5 and 6 are explanatory diagrams of this driving method. At the erase signal application phase t1 , a pulse voltage of positive polarity is applied to all scanning lines, and in synchronization with this, a pulse voltage of negative polarity is applied to all signal lines. This erases all pixels within the block to "white". Next, a scan selection signal in which a 2V 0 positive polarity pulse and a -2V 0 negative polarity pulse alternate is applied to the scanning lines in the block sequentially at write signal application phases t 2 and t 3 , and is synchronized with this scan selection signal. To maintain the "white" state, the signal line of the pixel receives a positive polarity pulse of V 0 at phases t 2 and t 3 and −
“White” signal and “black” with alternating negative polarity pulses of V 0
The phase t 2 and the signal line of the pixel that you want to invert
Writing in the block is completed at t3 by selectively applying a "black" signal consisting of alternating negative pulses of -V0 and positive pulses of V0 . In the driving method of the present invention, as shown in FIGS. 5 and 6, the write signal is applied to the pixels in the m+1 block in synchronization with the scanning selection signal at phases t 2 and t 3 , and the signal electrode I 1 is applied to the pixels in the m+1 block. , I 2 ..., the polarity is opposite to that of the voltage signal applied to the information signal during the erase signal application period t 1 after the writing of pixels in the m-th block is completed (with respect to the reference potential). By applying the voltage signal as an auxiliary signal at the auxiliary signal application phase t 0 (at this time, a voltage below the threshold voltage is applied to the pixel), it is applied to the pixels in the unselected block. The duration of the same polarity voltage is the maximum write pulse width (e.g. t 1 = t 2 = t 3
= t 0 ), and the above-mentioned problem of crosstalk generation can be solved. In the above, each voltage value is set to a desired value that satisfies the following relationship. 2V 0 <Vth 2 <3V 0 −3V 0 <−Vth 1 <−2V 0 That is, Vth 2 is the threshold voltage of the ferroelectric liquid crystal in the second stable state (black), and −Vth 1 is the threshold voltage of the ferroelectric liquid crystal in the second stable state (black). The threshold voltage in the first stable state (white) of , which can be substantially |−Vth 1 |≡|Vth 2 |. The above points will be explained in more detail below. FIG. 7 represents a liquid crystal device using the method of the invention. In FIG. 7, 71 is a scanning line drive circuit, 72 is a signal line drive circuit, 73 is a scanning electrode group, 74 is a signal electrode group, and 75 is a ferroelectric liquid crystal panel. The case where a binary signal is displayed is shown as an example, and the number of signal lines for each line is 16, and the pixels in the blacked part in both figures of Fig. 7 are "black",
Pixels in the white background correspond to "white". here,
If one character has 8×8 pixels, the panel 75 will display four characters. As shown in Fig. 7, “A” and “B” are placed in the m-th block A1 .
The character is “C” in the m+mth block A 2 .
and the letter “D” are displayed. FIG. 8 is a partial circuit diagram showing an example of the output stage of the above scanning line drive circuit 71. In FIG. 8, 81 is a gate element gN , whose output level is controlled by a selection line 82, and when terminal Q2 is selected, gate elements g1 to g8 are turned on all at once, and the terminal
If the levels of R 1 to R 8 are transmitted as they are and terminal Q 1 is not selected, all output lines S 1 to S 8 are at a predetermined constant level that makes panel 75 non-selected. The terminal Q1 has the same function as the gate elements g9 to g16 . FIG. 9 is a timing chart of the output stage. At this time, in the example shown in FIG. 9, the pixels into the block are supplied with voltage signals in the order of erase signal signal phase t 1 , auxiliary signal application phase t 0 , and write signal application phases t 2 and t 3 . is applied, the mth block is written during write period T1 , and then m+1
The write period T 2 (for example, T 1 = T 2 )
Writing is performed in . FIG. 10 is a partial circuit diagram showing an example of the output stage of the signal line drive circuit 72, and FIG. 11 is a timing chart thereof. The D terminal is a data (image information) serial input terminal, and CLK is a shift clock input terminal. When all the data is in the shift register 101, the potential of the L terminal changes from 0 to 1.
The rising data is latched (latch 102).
Up to this point, there is no difference from a normal information side drive circuit. The characteristic feature of the driving method of this embodiment is that the latch output is followed by an OOR gate 103 that ORs with the CLR signal.
This is what we have set up. The CLR signal is normally 0, and the latch output remains unchanged for the next EOR (Exclusive
OR) is transmitted to gate 104. S is simply a repeating pulse of 1 and 0 as shown in Figure 11, and if the latch output = image signal is 0 (“black”), the pulse of 1 and 0 is directly output to the positive logic side output terminal, and the The inverted pulse is output to the negative logic side output terminal. If the latch output is 1 ("white"), the inverted pulse of S is output to the positive logic output terminal, and the pulse S as is is output to the negative logic output terminal. This enters the gate array 105 controlled by the G terminal,
The output goes to the level converter 106 at the final stage. The level converter 106 is connected to GND, - as shown in Table 1 according to the inputs A and B as shown in FIG.
It outputs three values, V 0 and +V 0 , but as you can see from the circuit in Figure 10, when G = 1 (gate open), if the image signal is "", +V 0 → -V 0 "white" -V 0 →+V 0 When G=0 (gate closed), GND is output regardless of the image signal. The above is a case where CLR=0, but as shown in FIG. 11, CLR=1 during the beginning time (t 0 and t 1 ) of block scanning. At this time, OR gate 10
All outputs of 3 become 1, and level converter 106
All outputs are −V 0 → +V 0 . Therefore,
−V 0 → for all pixels before block scanning
Since a voltage of +V 0 is applied, a desired driving method is realized. (However, a voltage of -3V 0 → +V 0 is applied to the pixels within the scanning block.)

〔発明の効果〕〔Effect of the invention〕

本発明によれば、強誘電性液晶素子を用いた表
示パネルを高速で駆動させても、選択されていな
いブロツク内の画素に印加され続ける電圧波形の
最大パルス幅が書込み時のパルスΔTの2倍であ
るとともに、走査選択信号が印加されていない画
素にも最大で書込み時のパルスΔTの2倍である
ため、一画面の書込み走査途中で表示状態が他の
表示状態に反転する現象を有効に防止することが
できる。
According to the present invention, even if a display panel using a ferroelectric liquid crystal element is driven at high speed, the maximum pulse width of the voltage waveform that continues to be applied to pixels in an unselected block is 2 times the write pulse ΔT. In addition to this, the maximum pulse ΔT during writing is also twice the pulse ΔT for pixels to which no scan selection signal is applied, so it is effective for the phenomenon that the display state is reversed to another display state during the writing scan of one screen. can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、強誘電性液晶の閾値特性を表わす説
明図である。第2図及び第3図は、本発明で用い
る強誘電性液晶素子を模式的に表わす斜視図であ
る。第4図は、本発明で用いるマトリクス画素構
造の平面図である。第5図a〜fはそれぞれ電極
に印加される信号の電圧波形を示す説明図であ
る。第6図a〜fは、それぞれ画素に印加される
信号の電圧波形を示す説明図である。第7図は、
本発明の方法を用いた液晶装置を表わす平面図で
ある。第8図は、走査ライン側駆動回路を示す説
明図で、第9図はそのタイミングチヤートを示す
説明図である。第10図は、信号ライン側駆動回
路を示す説明図で、第11図はそのタイミングチ
ヤートを示す説明図である。第12図は、本発明
外の方法を表す説明図である。第13図は、本発
明の別の実施態様を表わす説明図である。
FIG. 1 is an explanatory diagram showing the threshold characteristics of a ferroelectric liquid crystal. FIGS. 2 and 3 are perspective views schematically showing a ferroelectric liquid crystal element used in the present invention. FIG. 4 is a plan view of the matrix pixel structure used in the present invention. FIGS. 5a to 5f are explanatory diagrams showing voltage waveforms of signals applied to the electrodes, respectively. FIGS. 6a to 6f are explanatory diagrams showing voltage waveforms of signals applied to pixels, respectively. Figure 7 shows
1 is a plan view showing a liquid crystal device using the method of the present invention. FIG. 8 is an explanatory diagram showing the scanning line side drive circuit, and FIG. 9 is an explanatory diagram showing its timing chart. FIG. 10 is an explanatory diagram showing the signal line side drive circuit, and FIG. 11 is an explanatory diagram showing its timing chart. FIG. 12 is an explanatory diagram showing a method other than the present invention. FIG. 13 is an explanatory diagram showing another embodiment of the present invention.

Claims (1)

【特許請求の範囲】 1 交差した複数の走査電極と複数の信号電極、
及び該走査電極と信号電極との間に配置された強
誘電性液晶を有する液晶装置において、 (a) 前記複数の走査電極のうちの、その数より少
ない複数の走査電極によつてブロツクを複数形
成し、該複数のブロツク毎に、ブロツク内の走
査電極に、走査選択されていない時の走査電極
への印加電圧を基準にして、一方極性の電圧信
号を印加し、前記複数の信号電極に、該一方極
性の電圧信号と同期した他方極性の電圧信号を
印加するとともに、該複数の信号電極に、該他
方極性の電圧信号の前、又は後に、該他方極性
の電圧信号に対して逆極性の電圧信号を印加す
る第1の手段、及び (b) 前記複数のブロツク毎に、ブロツク内の走査
電極に走査選択されていない時の走査電極への
印加電圧を基準にして、他方極性の電圧信号を
有する走査選択信号を印加し、前記複数の信号
電極のうち、選択された信号電極に、該他方極
性の電圧信号と同期して、該他方極性の電圧信
号に対して逆極性の一方の情報信号を印加し、
残りの信号電極に、該他方極性の電圧信号と同
期して、該他方極性の電圧信号に対して同一極
性の他方の情報信号を印加する第2の手段 を有する液晶装置。
[Claims] 1. A plurality of intersecting scanning electrodes and a plurality of signal electrodes,
and a liquid crystal device having a ferroelectric liquid crystal disposed between the scanning electrode and the signal electrode, wherein (a) a plurality of blocks are formed by a plurality of scanning electrodes smaller than the number of the plurality of scanning electrodes; For each of the plurality of blocks, a voltage signal of one polarity is applied to the scanning electrodes in the block based on the voltage applied to the scanning electrode when scanning is not selected, and the voltage signal of one polarity is applied to the plurality of signal electrodes. , applying a voltage signal of the other polarity synchronized with the voltage signal of the one polarity, and applying a voltage signal of opposite polarity to the voltage signal of the other polarity to the plurality of signal electrodes before or after the voltage signal of the other polarity. (b) for each of the plurality of blocks, applying a voltage of the other polarity to the scan electrode in the block, based on the voltage applied to the scan electrode when scanning is not selected; A scan selection signal having a signal is applied to a selected signal electrode among the plurality of signal electrodes, and one of the voltage signals of opposite polarity to the voltage signal of the other polarity is applied to the selected signal electrode of the plurality of signal electrodes in synchronization with the voltage signal of the other polarity. apply an information signal;
A liquid crystal device comprising second means for applying the other information signal of the same polarity to the voltage signal of the other polarity to the remaining signal electrodes in synchronization with the voltage signal of the other polarity.
JP5526486A 1985-04-22 1986-03-13 Driving method for optical modulation element Granted JPS62211620A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5526486A JPS62211620A (en) 1986-03-13 1986-03-13 Driving method for optical modulation element
DE19863613446 DE3613446A1 (en) 1985-04-22 1986-04-21 METHOD AND DEVICE FOR DRIVING A LIGHT MODULATION DEVICE
FR8605702A FR2580826B1 (en) 1985-04-22 1986-04-21 METHOD AND APPARATUS FOR CONTROLLING AN OPTICAL MODULATION DEVICE
GB8609746A GB2175726B (en) 1985-04-22 1986-04-22 Liquid crystal apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5526486A JPS62211620A (en) 1986-03-13 1986-03-13 Driving method for optical modulation element

Publications (2)

Publication Number Publication Date
JPS62211620A JPS62211620A (en) 1987-09-17
JPH0535847B2 true JPH0535847B2 (en) 1993-05-27

Family

ID=12993739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5526486A Granted JPS62211620A (en) 1985-04-22 1986-03-13 Driving method for optical modulation element

Country Status (1)

Country Link
JP (1) JPS62211620A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266163A (en) * 2004-03-17 2005-09-29 Seiko Epson Corp Liquid crystal display apparatus
US8743041B2 (en) 2008-10-30 2014-06-03 Sharp Kabushiki Kaisha Liquid crystal display drive circuit and liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60156047A (en) * 1984-01-23 1985-08-16 Canon Inc Driving method of optical modulating element
JPS60181829A (en) * 1984-02-29 1985-09-17 Hitachi Ltd Picture information device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60156047A (en) * 1984-01-23 1985-08-16 Canon Inc Driving method of optical modulating element
JPS60181829A (en) * 1984-02-29 1985-09-17 Hitachi Ltd Picture information device

Also Published As

Publication number Publication date
JPS62211620A (en) 1987-09-17

Similar Documents

Publication Publication Date Title
US4778260A (en) Method and apparatus for driving optical modulation device
JP2505756B2 (en) Driving method of optical modulator
JPS6261931B2 (en)
JPS6249604B2 (en)
JP2505757B2 (en) Driving method of optical modulator
JPH0422496B2 (en)
JPH0453405B2 (en)
JPS6243167B2 (en)
US5255110A (en) Driving method for optical modulation device using ferroelectric liquid crystal
JPH0434130B2 (en)
JPH0535848B2 (en)
GB2175726A (en) Display devices
JP2502292B2 (en) Driving method of optical modulator
JPH0535847B2 (en)
JPS61149933A (en) Driving method of optical modulating element
JPH0431374B2 (en)
JP2505778B2 (en) Liquid crystal device
JPH0422493B2 (en)
JPH0431373B2 (en)
JP2584752B2 (en) Liquid crystal device
JPS6360428A (en) Driving method for optical modulating element
JP2505760B2 (en) Driving method of optical modulator
JP2505761B2 (en) Driving method of optical modulator
JPH0422494B2 (en)
JPS62159128A (en) Driving method for optical modulating element