JPH05344642A - Protective unit for semiconductor switching element - Google Patents

Protective unit for semiconductor switching element

Info

Publication number
JPH05344642A
JPH05344642A JP14954292A JP14954292A JPH05344642A JP H05344642 A JPH05344642 A JP H05344642A JP 14954292 A JP14954292 A JP 14954292A JP 14954292 A JP14954292 A JP 14954292A JP H05344642 A JPH05344642 A JP H05344642A
Authority
JP
Japan
Prior art keywords
voltage
switching element
circuit
semiconductor switching
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14954292A
Other languages
Japanese (ja)
Inventor
Tomoichirou Oota
智市郎 太田
Shigeo Hatake
茂雄 畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14954292A priority Critical patent/JPH05344642A/en
Publication of JPH05344642A publication Critical patent/JPH05344642A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To realize positive protection against breakdown due to thermal runaway of a switching element without accompanying stoppage of function by limiting the duty of the semiconductor switching element when ON voltage thereof exceeds a predetermined level. CONSTITUTION:Drain-source voltage, i.e., ON voltage, at the time of turn ON of a switching element TR1 comprising a power MOSFET is taken out through a voltage detecting circuit comprising elements D1, C1, R1 and then compared with a voltage reference through an operational amplifier OP1. ON voltage exceeding the voltage reference is fed back to a PWM circuit IC 2 in order to regulate the output voltage. In other words, duty of the switching element TR1 is limited so that the switching element TR1 is not heated over a predetermined level. This realizes a protective unit for protecting a switching element positively without accompanying stoppage of function through simple wiring.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、MOS−FET,バイ
ポーラトランジスタ等の半導体スイッチング素子の過負
荷保護に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to overload protection for semiconductor switching devices such as MOS-FETs and bipolar transistors.

【0002】[0002]

【従来の技術】近年、電源装置やモータ制御装置などで
は、省電力化や小型軽量化のため、制御素子である電力
用半導体素子により出力電圧を直接制御する直列制御方
式から、入力電圧をある一定の周期で電力半導体素子に
よりオン/オフし、その通電時間を調整することにより
電圧などを制御する時比率制御方式に変わってきた。
2. Description of the Related Art In recent years, in power supply devices, motor control devices, etc., in order to save power and reduce the size and weight, the input voltage is controlled by a series control method in which the output voltage is directly controlled by a power semiconductor element which is a control element. The power semiconductor device has been switched to a duty ratio control system in which the power semiconductor device is turned on and off at a constant cycle and the voltage is controlled by adjusting the energization time.

【0003】このような装置において、負荷の異常時
や、想定した負荷条件より重い時などは、電力用半導体
素子の発熱量に対して放熱量が不足しその結果として装
置が発熱し、最悪のときは使用している電力用半導体素
子が破損する。また、負荷条件に問題が無くても使用環
境温度が高ければ、同等の故障が発生する可能性があ
る。
In such a device, when the load is abnormal or when the load is heavier than the assumed load condition, the amount of heat radiation is insufficient with respect to the amount of heat generated by the power semiconductor element, and as a result, the device heats up, resulting in the worst case. In some cases, the power semiconductor element used is damaged. Further, even if there is no problem in the load condition, if the operating environment temperature is high, an equivalent failure may occur.

【0004】そのため、このような装置では、発熱によ
る故障を防ぐためにその電力用半導体素子の放熱フィン
に感温スイッチや、サーミスタなどを取り付け電力用半
導体素子の動作温度を計り、一定温度以上になると回路
動作を停止して装置を保護する温度検出保護回路が広く
使用されている。
Therefore, in such a device, in order to prevent a failure due to heat generation, a temperature sensitive switch, a thermistor, or the like is attached to the radiation fin of the power semiconductor element, and the operating temperature of the power semiconductor element is measured. 2. Description of the Related Art A temperature detection protection circuit that stops circuit operation and protects a device is widely used.

【0005】図14は電子写真方式を用いた画像形成装
置において従来より使用されている高圧電源装置の概略
構成を示す図である。同図において、1は高圧発生回路
2の仮想負荷で、高圧発生回路2から高電圧の出力が供
給され、またその出力電圧,電流は半導体スイッチング
素子であるトランジスタQ1によって制御される。3は
トランジスタQ1のコレクタに接続されたダイオードD
11とこれに逆並列接続されたダイオードD12にそれ
ぞれ流れる電流I1,I2の平均電流を求めるための平
滑電流検出回路である。
FIG. 14 is a diagram showing a schematic configuration of a high-voltage power supply device conventionally used in an image forming apparatus using an electrophotographic system. In the figure, reference numeral 1 is a virtual load of the high voltage generating circuit 2, to which a high voltage output is supplied from the high voltage generating circuit 2, and its output voltage and current are controlled by a transistor Q1 which is a semiconductor switching element. 3 is a diode D connected to the collector of the transistor Q1
11 is a smoothing current detection circuit for obtaining the average current of the currents I1 and I2 flowing through the diode 11 and the diode D12 connected in antiparallel thereto.

【0006】上記ダイオードD11には抵抗R11が直
列に接続され、ダイオードD12にも抵抗R12が直列
に接続されている。また、トランジスタQ1のベースに
は抵抗R13を介して制御用の可変電圧源4が接続され
ており、トランジスタQ1のベース・エミッタ間には抵
抗R14が接続されている。
A resistor R11 is connected in series with the diode D11, and a resistor R12 is also connected in series with the diode D12. A variable voltage source 4 for control is connected to the base of the transistor Q1 via a resistor R13, and a resistor R14 is connected between the base and emitter of the transistor Q1.

【0007】図15は上述の画像形成装置の要部を示す
構成図である。この装置の画像形成プロセスにおいて
は、まず感光体ドラム5が図の矢印方向に回転駆動さ
れ、帯電装置6により全面に一様な表面電位分布が与え
られる。次に、この感光体ドラム5に原稿に対応した光
画像が不図示の露光装置により照射され、静電潜像が形
成される。そして、現像装置7により原稿画像に応じた
トナーが付着され、静電潜像が顕像化される。
FIG. 15 is a block diagram showing the essential parts of the above-mentioned image forming apparatus. In the image forming process of this apparatus, first, the photosensitive drum 5 is rotationally driven in the direction of the arrow in the figure, and the charging device 6 gives a uniform surface potential distribution to the entire surface. Next, the photoconductor drum 5 is irradiated with an optical image corresponding to the original by an exposure device (not shown) to form an electrostatic latent image. Then, toner corresponding to the original image is attached by the developing device 7 to visualize the electrostatic latent image.

【0008】次に、不図示の給紙装置により感光体ドラ
ム5の駆動と同期を取って送り出された転写紙8が転写
装置9によりその非画像形成面より上記トナーと逆極性
のコロナ放電を受け、感光体ドラム5から転写紙8にト
ナー像が転写される。そして、この転写紙8は除電分離
装置10によって感光体ドラム5との静電引力が減らさ
れ、感光体ドラム5が分離されて矢印方向に排出され
る。
Next, the transfer paper 8 sent out in synchronism with the driving of the photosensitive drum 5 by a paper feeding device (not shown) is subjected to corona discharge having a polarity opposite to that of the toner from the non-image forming surface by the transfer device 9. Upon reception, the toner image is transferred from the photosensitive drum 5 to the transfer paper 8. Then, the electrostatic separation force of the transfer paper 8 with respect to the photoconductor drum 5 is reduced by the charge removal separator 10, and the photoconductor drum 5 is separated and discharged in the arrow direction.

【0009】ここで、上記転写装置9や除電分離装置1
0には図7に示す高圧制御ユニットが使用されている
が、例えば仮想負荷1の中でコピー紙(転写紙8)が感
光体ドラム5と各帯電器の間に詰まるなどしてショート
状態となり、図14のP点で一定以上の過電流が流れた
場合、その検出信号が高圧発生回路2にフィードバック
される。これにより、高圧発生回路2自身が具備してい
る保護回路が作動し、一端間欠出力状態となる。この
時、ショート状態でなくなれば、直ちに通常の連続動作
状態に復帰する。
Here, the transfer device 9 and the charge-eliminating device 1
The high-voltage control unit shown in FIG. 7 is used for 0. However, for example, the copy paper (transfer paper 8) in the virtual load 1 is jammed between the photoconductor drum 5 and each charging device, so that a short-circuit state occurs. When an overcurrent of a certain level or more flows at point P in FIG. 14, the detection signal is fed back to the high voltage generation circuit 2. As a result, the protection circuit provided in the high voltage generation circuit 2 itself operates, and one end is brought into an intermittent output state. At this time, if the short-circuited state disappears, the normal continuous operation state is immediately restored.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、従来の
保護方式では、温度検出を行うため温度センサが必要で
あり、またその温度センサは、電力用半導体素子が取り
付けてある放熱フィンの所に実装する必要があるため配
線が複雑になり、かつ部品点数も増加するため高価なも
のになるという問題がある。また、感温スイッチなどを
使用した保護回路などでは、ある設定温度を越えると動
作が停止してしまうため復旧に時間が掛かるという問題
がある。
However, in the conventional protection system, a temperature sensor is required to detect the temperature, and the temperature sensor is mounted on the radiation fin to which the power semiconductor element is attached. Since it is necessary, the wiring becomes complicated, and the number of parts also increases, resulting in a high cost. Further, a protection circuit using a temperature sensitive switch or the like has a problem that it takes a long time to recover because the operation is stopped when a certain set temperature is exceeded.

【0011】また上記のような電源装置にあっては、出
力ショート時に回路全体に流れる過大電流を検出するこ
とはできるが、スイッチング素子であるトランジスタ単
体の動作モードを検出することができず、このため、例
えば通常動作モードにおいてもトランジスタ単体にはブ
レイクダウン電流が流れることがあるが、その異常電流
を高圧発生回路自身が具備している保護回路では必ずし
も検出することができないという問題点があり、さらに
トランジスタがブレイクダウンを起こしている状態でも
高圧を発生し続けるので、トランジスタの損傷を招く危
険性が大きく、製品の安全が保たれないという問題点が
あった。
Further, in the power supply device as described above, it is possible to detect an excessive current flowing through the entire circuit when the output is short-circuited, but it is not possible to detect the operation mode of a single transistor which is a switching element. Therefore, for example, even in the normal operation mode, a breakdown current may flow through the transistor alone, but there is a problem in that the abnormal current cannot always be detected by the protection circuit included in the high voltage generation circuit itself. Furthermore, since high voltage continues to be generated even when the transistor is in a breakdown state, there is a great risk of damaging the transistor and there is a problem that the safety of the product cannot be maintained.

【0012】本発明は、このような問題に鑑みてなされ
たもので、配線が簡単で、確実にスイッチング素子を保
護することができ、また動作停止を伴うことのない半導
体スイッチング素子の保護装置を提供するものである。
The present invention has been made in view of the above problems, and provides a semiconductor switching element protection device which is simple in wiring, can reliably protect the switching element, and does not cause an operation stop. Is provided.

【0013】[0013]

【課題を解決するための手段】本発明では、前記目的を
達成するため、半導体スイッチング素子の保護装置を次
の通りに構成する。
According to the present invention, in order to achieve the above object, a protection device for a semiconductor switching element is constructed as follows.

【0014】(1)オンオフ制御を行う半導体スイッチ
ング素子と、この半導体スイッチング素子のオン電圧を
検出するオン電圧検出手段と、このオン電圧検出手段の
出力が所定値を超えたとき前記半導体スイッチング素子
のデューティを制限するデューティ制限手段とを備えた
半導体スイッチング素子の保護装置。
(1) A semiconductor switching element for performing on / off control, an on-voltage detecting means for detecting an on-voltage of the semiconductor switching element, and a semiconductor switching element of the semiconductor switching element when an output of the on-voltage detecting means exceeds a predetermined value. A semiconductor switching element protection device comprising: a duty limiting means for limiting a duty.

【0015】(2)高圧発生回路の半導体スイッチング
素子の保護装置において、半導体スイッチング素子に流
れる電流及び該スイッチング素子に印加される電圧を検
出する検出手段と、この検出手段の出力信号から前記ス
イッチング素子のブレイクダウン状態を検知してその動
作領域を識別する識別手段とを備え、その識別信号によ
って前記スイッチング素子の動作を制御するようにした
半導体スイッチング素子の保護装置。
(2) In a semiconductor switching element protection device of a high voltage generating circuit, a detecting means for detecting a current flowing in the semiconductor switching element and a voltage applied to the switching element, and the switching element based on an output signal of the detecting means. And a discriminating means for discriminating the operating region of the semiconductor switching device, and controlling the operation of the switching device according to the discriminating signal.

【0016】(3)前記高圧発生回路の動作モードを識
別手段からの識別信号によって制御するようにした半導
体スイッチング素子の保護装置。
(3) A semiconductor switching element protection device in which the operation mode of the high voltage generating circuit is controlled by an identification signal from an identification means.

【0017】[0017]

【作用】前記(1)の構成により、半導体スイッチング
素子のオン電圧が所定値を超えると、半導体スイッチン
グ素子のデューティが制限され、過負荷が阻止される。
With the configuration (1), when the ON voltage of the semiconductor switching element exceeds a predetermined value, the duty of the semiconductor switching element is limited and overload is prevented.

【0018】また(2)の構成により、スイッチング素
子に流れる電流及び印加される電圧が検出され、その検
出信号から該スイッチング素子のブレイクダウン状態が
検出されてその動作領域が識別される。そして、その識
別信号によりスイッチング素子の動作が制御される。
With the configuration (2), the current flowing through the switching element and the voltage applied thereto are detected, and the breakdown state of the switching element is detected from the detection signal to identify the operating region. Then, the operation of the switching element is controlled by the identification signal.

【0019】[0019]

【実施例】以下本発明を実施例により詳しく説明する。
図1は実施例1である“スイッチングレギュレータ”の
回路図である。図1において、TR1は半導体スイッチ
ング素子でMOS−FETであり、T1は電圧変換を行
うコンバータトランスである。D1はスイッチング素子
TR1のVDS(ドレイン−ソース間電圧)検出用ダイオ
ードであり、C1はスイッチング素子TR1のVDS蓄積
コンデンサであり、R1はコンデンサC1のバイアス抵
抗である。D3及びD4は整流ダイオードで、チョーク
コイルCH1とコンデンサC3にてフィルタを構成す
る。R8とR6は出力電圧分圧抵抗であり、IC1は電
圧フィードバック素子である。C2は電源リップル吸収
用の電解コンデンサである。
EXAMPLES The present invention will be described in detail below with reference to examples.
FIG. 1 is a circuit diagram of a "switching regulator" according to the first embodiment. In FIG. 1, TR1 is a semiconductor switching element which is a MOS-FET, and T1 is a converter transformer which performs voltage conversion. D1 is a V DS (drain-source voltage) detecting diode of the switching element TR1, C1 is a V DS storage capacitor of the switching element TR1, and R1 is a bias resistor of the capacitor C1. D3 and D4 are rectifying diodes, and the choke coil CH1 and the capacitor C3 form a filter. R8 and R6 are output voltage dividing resistors, and IC1 is a voltage feedback element. C2 is an electrolytic capacitor for absorbing power supply ripple.

【0020】PH1は絶縁用フォトカプラであり、その
出力によりIC2によるPWM回路を制御し所要のパル
スを発生させ、スイッチング素子TR1のゲートをドラ
イブする。オペアンプOP1及び素子D2とR2とR3
は、ドレイン−ソース間電圧VDSを所定値と比較しフィ
ードバックを行う。
PH1 is an insulating photocoupler, and the output thereof controls the PWM circuit by the IC2 to generate a required pulse to drive the gate of the switching element TR1. Operational amplifier OP1 and elements D2, R2 and R3
Performs the feedback by comparing the drain-source voltage V DS with a predetermined value.

【0021】次に動作について説明する。入力端子に入
力電圧が印加されると、PWM回路IC2が動作し、ス
イッチング素子TR1のパワーMOS−FETのゲート
にあるパルス幅が印加され、MOS−FETがオン,オ
フしコンバータトランスT1の1次巻線にチョッピング
電流が流れる。それにより2次巻線の両端にチョッピン
グ電圧が発生し整流ダイオードD3及びD4により整流
され、素子CH1及びC3のLCフィルタにより平滑さ
れ直流電圧となり、出力端子間に直流電圧が発生する。
ここで発生した電圧は抵抗R8とR6による分圧回路か
ら電圧フィードバック素子IC1の電圧検出素子に入力
され、その誤差信号がホトカプラPH1を経由してPW
M回路IC2にフィードバックされ、出力電圧が高いと
きはパルス幅を狭くし出力電圧が低い時はパルス幅を広
げるように制御され、出力電圧が安定化される。
Next, the operation will be described. When an input voltage is applied to the input terminal, the PWM circuit IC2 operates, the pulse width existing in the gate of the power MOS-FET of the switching element TR1 is applied, the MOS-FET turns on and off, and the primary of the converter transformer T1. Chopping current flows in the winding. As a result, a chopping voltage is generated across the secondary winding, is rectified by the rectifying diodes D3 and D4, is smoothed by the LC filters of the elements CH1 and C3 to be a DC voltage, and a DC voltage is generated between the output terminals.
The voltage generated here is input to the voltage detection element of the voltage feedback element IC1 from the voltage dividing circuit of the resistors R8 and R6, and the error signal thereof is passed through the photocoupler PH1 to PW.
The output voltage is stabilized by being fed back to the M circuit IC2 and controlled such that the pulse width is narrowed when the output voltage is high and widened when the output voltage is low.

【0022】スイッチング素子であるMOS−FETの
ドレイン電圧,ドレイン電流波形は、図2のようになっ
ており、負荷電流が多い時は実線で、また軽負荷時は破
線で示されているように変化する。
The drain voltage and drain current waveforms of the MOS-FET, which is a switching element, are as shown in FIG. 2. As shown by the solid line when the load current is large and by the broken line when the load is light. Change.

【0023】またMOS−FETは、図3に示すように
ドレイン電流が増えるとドレイン−ソース間電圧VDS
上がり、そのMOS−FETのケース(ジャッンクショ
ン)温度が上がっても、ドレイン−ソース間電圧VDS
上昇する。ここでMOS−FETがスイッチングしてい
ると、検出用ダイオードD1の作用によりコンデンサC
1の電圧よりスイッチング素子TR1のオン電圧が高い
時は検出用ダイオードD1が電圧を阻止するためコンデ
ンサC1の電圧は、抵抗R1により充電されコンデンサ
C1の電圧はゆるやかに上がり続ける。そのスイッチン
グ素子TR1のオン電圧がコンデンサC1の電圧より低
くなった時は検出用ダイオードD1が導通してコンデン
サC1の電圧をオン電圧とほぼ等しくする。
Further, in the MOS-FET, as shown in FIG. 3, when the drain current increases, the drain-source voltage V DS rises, and even if the case (junction) temperature of the MOS-FET rises, the drain-source voltage increases. The voltage V DS rises. Here, when the MOS-FET is switching, the action of the detection diode D1 causes the capacitor C
When the on-voltage of the switching element TR1 is higher than the voltage of 1, the detection diode D1 blocks the voltage, so that the voltage of the capacitor C1 is charged by the resistor R1 and the voltage of the capacitor C1 continues to rise slowly. When the ON voltage of the switching element TR1 becomes lower than the voltage of the capacitor C1, the detection diode D1 is turned on to make the voltage of the capacitor C1 substantially equal to the ON voltage.

【0024】このようにして、図2のVDS波形中、MO
S−FETがオンした時のドレイン−ソース間電圧VDS
を素子D1とC1及びR1による電圧検出回路を使用す
ることにより取り出すことが可能となり、その検出され
た電圧波形が図中に示されたVC電圧波形である。
Thus, in the V DS waveform of FIG. 2, MO
Drain-source voltage V DS when the S-FET is turned on
Can be taken out by using the voltage detection circuit composed of the elements D1, C1 and R1, and the detected voltage waveform is the VC voltage waveform shown in the figure.

【0025】ここで検出されたVC電圧は、MOS−F
ETのドレイン−ソース間飽和電圧すなわちオン電圧に
比例するので、この電圧をオペアンプOP1で基準電圧
と比較し、オン電圧が基準電圧を超えたときPWM回路
IC2に入力し出力電力を調整するすなわちスイッチン
グ素子TR1のデューティを制限することによりスイッ
チング素子TR1の発熱を一定以上に増加させないこと
が実現できる。
The VC voltage detected here is the MOS-F.
Since it is proportional to the drain-source saturation voltage of ET, that is, the ON voltage, this voltage is compared with the reference voltage by the operational amplifier OP1, and when the ON voltage exceeds the reference voltage, it is input to the PWM circuit IC2 to adjust the output power, that is, switching. By limiting the duty of the element TR1, it is possible to prevent the heat generation of the switching element TR1 from increasing above a certain level.

【0026】(実施例2)図4は、実施例2の回路図で
ある。本実施例はスイッチング素子としてバイポーラト
ランジスタTR2を使用した例である。
(Second Embodiment) FIG. 4 is a circuit diagram of the second embodiment. In this embodiment, a bipolar transistor TR2 is used as a switching element.

【0027】スイッチング素子としてのバイポーラトラ
ンジスタの飽和電圧特性も、図5に示すように、大電流
領域では温度係数が正を示すのでMOS−FETと同様
にスイッチング波形中トランジスタがオンした時のVCE
飽和電圧すなわちオン電圧を検出し、その検出電圧を基
準電圧と比較した結果をPWM回路IC2にフィードバ
ックを行い出力電力を調整することによりバイポーラト
ランジスタTR2の発熱を制限できる。
The saturation voltage characteristic of the bipolar transistor as a switching element also has a positive temperature coefficient in the large current region as shown in FIG. 5, so that VCE when the transistor in the switching waveform is turned on as in the MOS-FET .
The saturation voltage, that is, the ON voltage is detected, and the result of comparing the detected voltage with the reference voltage is fed back to the PWM circuit IC2 to adjust the output power, whereby the heat generation of the bipolar transistor TR2 can be limited.

【0028】(実施例3)図6は実施例3の回路図であ
る。本実施例は、スイッチング素子としては、バイポー
ラトランジスタを使用し、フライバックコンバータに使
用した例である。
(Third Embodiment) FIG. 6 is a circuit diagram of the third embodiment. The present embodiment is an example in which a bipolar transistor is used as a switching element and is used in a flyback converter.

【0029】フライバックコンバータの特徴としては、
トランスだけで電力変換が可能なため回路構成が簡単に
なり部品点数も少ないなどの特徴を持つが、入力電圧の
変動により過電流保護動作点が変動してしまう欠点があ
り、そのため図1のフォワード型などと同様の保護特性
では入力電圧が上昇した時などは、出力電力が大きくな
り過ぎ保護動作点の設定が難しくなってしまう。その問
題を解決するるため、VCE検出電圧VCに、入力電圧を
分圧したものを加え、保護動作点を入力電圧に反比例し
て低下させるために抵抗R9とR10による分圧回路を
追加し出力電力の調整点の入力電圧依存性をなくすこと
が実現でき、高精度の保護が行うことができる。
The flyback converter has the following features:
Although it has the features that the circuit configuration is simple and the number of parts is small because it is possible to convert the power only by the transformer, there is a drawback that the overcurrent protection operating point changes due to the change of the input voltage. With the same protection characteristics as the type, when the input voltage rises, the output power becomes too large and it becomes difficult to set the protection operating point. In order to solve the problem, a voltage obtained by dividing the input voltage is added to the V CE detection voltage VC, and a voltage dividing circuit made up of resistors R9 and R10 is added to reduce the protection operating point in inverse proportion to the input voltage. The dependence of the output power adjustment point on the input voltage can be eliminated, and highly accurate protection can be performed.

【0030】(実施例4)図7は、実施例1に対して検
出用ダイオードD1に直列に素子を追加した例である。
(Embodiment 4) FIG. 7 shows an example in which an element is added in series to the detection diode D1 in comparison with the embodiment 1.

【0031】本実施例では、MOS−FETのドレイン
端子にパターンや配線などによる寄生LCが付加された
時などは、ドレイン−ソース間電圧VDS波形が振動して
しまい実際のオン電圧と違う電圧がVC端子に発生する
のを防ぐ目的で、検出用ダイオードD1に直列に時定数
素子L1を追加し、より正確なオン電圧を測ろうとした
ものである。
In this embodiment, when a parasitic LC due to a pattern or wiring is added to the drain terminal of the MOS-FET, the drain-source voltage V DS waveform oscillates and a voltage different from the actual on-voltage. In order to prevent the occurrence of voltage at the VC terminal, a time constant element L1 is added in series with the detection diode D1 to measure the ON voltage more accurately.

【0032】ここで直列素子としては、コイル、もしく
は抵抗などを用い、寄生振動の時間より長い時間の時定
数の定数にすることにより正確なオン電圧に比例したV
C端子電圧を得、その電圧をPWM回路IC2にフード
バックしスイッチング素子を過負荷から保護する。
Here, as the series element, a coil, a resistor, or the like is used, and by setting a constant of a time constant longer than the time of parasitic oscillation, V proportional to the accurate ON voltage is obtained.
The C terminal voltage is obtained, and the voltage is hooded back to the PWM circuit IC2 to protect the switching element from overload.

【0033】(実施例5)図8は本発明の実施例5を示
す回路図であり、図14と同一符号は同一構成部分を示
している。図において、1は高圧発生回路2の仮想負荷
で、高圧発生回路2の交流高圧電源2aからスイッチン
グ素子であるトランジスタQ1により制御された高電圧
の出力が供給される。3はダイオードD11つまりトラ
ンジスタQ1に流れる電流I1とダイオードD12に流
れる電流I2の平均電流を求めるための平滑電流検出回
路、4はトランジスタQ1を制御する可変電圧源であ
る。また、図中R11〜R15は抵抗である。
(Fifth Embodiment) FIG. 8 is a circuit diagram showing a fifth embodiment of the present invention, and the same reference numerals as those in FIG. 14 indicate the same components. In the figure, reference numeral 1 denotes a virtual load of the high voltage generation circuit 2, to which an AC high voltage power supply 2a of the high voltage generation circuit 2 supplies a high voltage output controlled by a transistor Q1 which is a switching element. Reference numeral 3 denotes a smoothing current detection circuit for obtaining an average current of the current I1 flowing through the diode D11, that is, the transistor Q1 and current I2 flowing through the diode D12, and 4 is a variable voltage source for controlling the transistor Q1. Further, R11 to R15 in the figure are resistors.

【0034】図9は上記トランジスタの異常状態(ブレ
イクダウン状態)を検出する動作検出回路で、図1の各
点a,b,cの電圧Va,Vb,Vcが入力される。こ
の回路は、分圧用の各抵抗R16〜R23と、各々の分
圧電圧を比較する比較器11,12と、ANDゲート1
3とから構成されている。またこの回路は、トランジス
タQ1に流れる電流及び該トランジスタQ1に印加され
る電圧を検出する検出手段14と、その検出信号からト
ランジスタQ1のブレイクダウン状態を検知してその動
作領域を識別する識別手段15を構成しており、AND
ゲート13から出力される識別信号がCPUへ入力され
るようになっている。そして、その識別信号により高圧
発生回路2の動作モードが制御され、高圧発生回路2の
保護動作が行われるようになっている。
FIG. 9 shows an operation detecting circuit for detecting an abnormal state (breakdown state) of the above-mentioned transistor. The voltages Va, Vb and Vc at points a, b and c in FIG. 1 are inputted. This circuit includes resistors R16 to R23 for voltage division, comparators 11 and 12 for comparing each divided voltage, and an AND gate 1.
3 and 3. This circuit also detects a current flowing through the transistor Q1 and a voltage applied to the transistor Q1, and a detecting means 15 for detecting the breakdown state of the transistor Q1 from the detection signal to identify the operating region. And AND
The identification signal output from the gate 13 is input to the CPU. Then, the operation mode of the high voltage generating circuit 2 is controlled by the identification signal, and the high voltage generating circuit 2 is protected.

【0035】図10は図8及び図9のような構成の高圧
ユニット16を備えた電子写真方式の画像形成装置の概
略構成を示すブロック図である。図中、17は装置本体
のメインコントローラである上述のCPUで、高圧ユニ
ット16とは24V,5V及びGNDの各ラインと、各
制御信号ラインにより接続されている。18はキー入力
や液晶等の表示を行う制御系、19は画像形成プロセス
のうちの露光を行う光学系、20はモータ等を動作させ
る駆動系、21はアプリケーション機器などの周辺ユニ
ットである。
FIG. 10 is a block diagram showing a schematic structure of an electrophotographic image forming apparatus provided with the high voltage unit 16 having the structure shown in FIGS. In the figure, 17 is the above-mentioned CPU which is the main controller of the main body of the apparatus, and is connected to the high voltage unit 16 by each line of 24V, 5V and GND and each control signal line. Reference numeral 18 is a control system for performing key input and liquid crystal display, 19 is an optical system for performing exposure in the image forming process, 20 is a drive system for operating a motor, and 21 is a peripheral unit such as application equipment.

【0036】また、図11はこの実施例5における概略
の動作を示すフローチャートであり、ここでは図8のト
ランジスタQ1のブレイクダウン状態を検出し、高圧発
生を停止するか、あるいはユニットへの給電を中止する
までの流れを示している。すなわち、ステップS1で高
圧ユニット16が動作している時に、ステップS2でト
ランジスタQ1がプレイク状態になると、図9の回路で
これを検出し、ステップS3で高圧発生回路2の高圧発
生を停止させるか、あるいは24Vの制御電源の給電を
中止する。
FIG. 11 is a flow chart showing the outline of the operation in the fifth embodiment. Here, the breakdown state of the transistor Q1 in FIG. 8 is detected, and the high voltage generation is stopped or the power is supplied to the unit. It shows the flow until the cancellation. That is, when the transistor Q1 is in the splay state in step S2 while the high voltage unit 16 is operating in step S1, this is detected by the circuit of FIG. 9, and the high voltage generation of the high voltage generation circuit 2 is stopped in step S3. Alternatively, the power supply of the 24V control power supply is stopped.

【0037】ここで、図8の各点a,b,cの電位V
a,Vb,Vcが図9の検出回路に入力され、各々直列
接続された抵抗で分圧された後比較器11,12に入力
されるが、この時、各抵抗R16,R17,R18,R
19,R20,R21,R22,R23の分割係数を適
当に選び、それぞれA,B,C,Dとすると、トランジ
スタQ1のブレイクダウン状態を次の2式が両立した時
と規定することができる。 AVa−BVb>0 CVa−DVc>0 これは、トランジスタQ1のベース・エミッタ間が逆バ
イアスでありながらエミッタ電流が流れている状態を示
している。そして、この時に出力される前述の識別信号
をブレイクダウン検出ラインを通してCPU17に出力
する。これにより、CPU17から高圧ユニット16に
高圧発生を停止する命令が出力され、トランジスタQ1
の劣化,損傷が防止される。またこの時、その識別信号
により高圧発生回路2の動作モードを制御するようにし
ても良い。
Here, the potential V at each point a, b, c in FIG.
a, Vb, and Vc are input to the detection circuit of FIG. 9, divided by resistors connected in series, and then input to the comparators 11 and 12. At this time, the resistors R16, R17, R18, and R
If the division factors of 19, R20, R21, R22, and R23 are appropriately selected and are A, B, C, and D, respectively, the breakdown state of the transistor Q1 can be defined as the time when the following two equations are compatible. AVa-BVb> 0 CVa-DVc> 0 This shows a state in which the emitter current flows while the base-emitter of the transistor Q1 is reverse biased. Then, the above-mentioned identification signal output at this time is output to the CPU 17 through the breakdown detection line. As a result, the CPU 17 outputs a command for stopping the generation of high voltage to the high voltage unit 16, and the transistor Q1
Deterioration and damage are prevented. At this time, the operation mode of the high voltage generation circuit 2 may be controlled by the identification signal.

【0038】このように、トランジスタQ1がブレイク
ダウン状態となって安全動作領域を逸脱した時に直ちに
保護動作を取ることができ、トランジスタQ1の損傷を
防止でき、製品の安全性を保つことができる。
As described above, when the transistor Q1 is in the breakdown state and deviates from the safe operation area, the protection operation can be immediately performed, the transistor Q1 can be prevented from being damaged, and the safety of the product can be maintained.

【0039】なお、一般にトランジスタはベースのキャ
リア蓄積効果があり、順バイアスから逆バイアスに移っ
た時の微小時間上記のブレイクダウン状態となるので、
このことを考慮した時定数回路が実際には必要となる
が、ここでは本質ではないので省略する。
In general, a transistor has an effect of accumulating carriers at the base and is in the breakdown state for a minute time when the forward bias is changed to the reverse bias.
A time constant circuit in consideration of this is actually required, but it is omitted here because it is not essential here.

【0040】(実施例6)図12は本発明の実施例6の
回路図であり、(a)は図9と同様の検出回路、(b)
はこの検出回路から出力される信号により高圧ユニット
16の24V供給スイッチを切るためのスイッチ回路を
それぞれ示している。なお、その他は前述の実施例5と
同様の構成となっている。
(Sixth Embodiment) FIG. 12 is a circuit diagram of a sixth embodiment of the present invention, in which (a) is a detection circuit similar to that of FIG. 9, and (b) is a detection circuit.
Indicates a switch circuit for turning off the 24V supply switch of the high voltage unit 16 by the signal output from this detection circuit. The rest of the configuration is similar to that of the fifth embodiment.

【0041】本実施例においては、前述のようにトラン
ジスタQ1がブレイクダウン状態になると、図12の
(a)のANDゲート13から識別信号として“H”
(高レベル)の信号が出力され、この信号が(b)のス
イッチ回路に入力される。これにより、トランジスタQ
2がオフとなり、高圧ユニット16の24Vの制御電源
が遮断され、高圧発生回路2の動作が停止する。従っ
て、前述の実施例と同様トランジスタQ1の劣化,損傷
が防止される。
In this embodiment, when the transistor Q1 is in the breakdown state as described above, the AND gate 13 in FIG. 12A outputs "H" as an identification signal.
A (high level) signal is output, and this signal is input to the switch circuit in (b). As a result, the transistor Q
2 is turned off, the 24V control power supply of the high voltage unit 16 is cut off, and the operation of the high voltage generation circuit 2 is stopped. Therefore, the deterioration and damage of the transistor Q1 can be prevented as in the above-described embodiment.

【0042】また、トランジスタQ1が通常の状態の時
は、図12の(a)の回路の出力信号は“L”(低レベ
ル)であり、(b)のトランジスタQ2はオンとなり、
高圧発生回路2は正常に動作する。なお、図12の
(b)の回路の中でR24〜R26は分割用の抵抗であ
る。
When the transistor Q1 is in the normal state, the output signal of the circuit of FIG. 12 (a) is "L" (low level), and the transistor Q2 of FIG. 12 (b) is on.
The high voltage generation circuit 2 operates normally. In the circuit of FIG. 12B, R24 to R26 are dividing resistors.

【0043】(実施例7)図13は本発明の実施例7の
回路図であり、前述の各実施例におけるトランジスタQ
1の動作検出回路の構成を示している。図中、T11は
巻線数が1:2の比を持つトランス、23はある時定数
を持った整流回路で、ダイオードD13,抵抗27及び
コンデンサC11から構成されている。24は各抵抗R
28,R29,R30,R31でそれぞれ分圧された電
圧を比較する比較器である。
(Embodiment 7) FIG. 13 is a circuit diagram of Embodiment 7 of the present invention, in which the transistor Q in each of the aforementioned embodiments is used.
1 shows the configuration of the operation detection circuit No. 1. In the figure, T11 is a transformer having a ratio of the number of windings of 1: 2, and 23 is a rectifying circuit having a certain time constant, which is composed of a diode D13, a resistor 27 and a capacitor C11. 24 is each resistance R
28, R29, R30, and R31 are comparators that compare the divided voltages.

【0044】図13の可変電圧源4には図10のCPU
17からの制御値が入力され、トランジスタQ1に一定
以上の電流が流れると、比較器24から“H”の信号が
出力される。この信号は、上記と同様CPU17もしく
は図12の(b)のスイッチ回路に入力され、これによ
り高圧発生回路2の動作が停止し、同様にトランジスタ
Q1の劣化,損傷が防止される。
The variable voltage source 4 of FIG. 13 has the CPU of FIG.
When the control value from 17 is input and a current of a certain level or more flows through the transistor Q1, the comparator 24 outputs a signal of "H". This signal is input to the CPU 17 or the switch circuit of FIG. 12B similarly to the above, whereby the operation of the high voltage generation circuit 2 is stopped, and similarly, the deterioration and damage of the transistor Q1 are prevented.

【0045】なお、本実施例の電源システムでは、定電
流化のためにトランジスタQ1への制御信号をCPUか
ら出力するようなものを想定しているので、CPU自体
がトランジスタQ1のバイアス状態を認識しているもの
とすれば、CPUはその制御信号を基にトランジスタQ
1のブレイクダウン状態を識別することが可能である。
In the power supply system of this embodiment, it is assumed that the CPU outputs a control signal to the transistor Q1 for constant current, so that the CPU itself recognizes the bias state of the transistor Q1. If so, the CPU uses the transistor Q
It is possible to identify one breakdown state.

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば、
スイッチング素子のオン電圧が所定値を超えたとき、ス
イッチング素子のデューティを制限することにより、ス
イッチング素子の熱暴走などによる破壊に対する保護
を、動作停止を伴うことなく確実に行うことができる。
As described above, according to the present invention,
By limiting the duty of the switching element when the on-voltage of the switching element exceeds a predetermined value, it is possible to reliably protect the switching element against damage due to thermal runaway without stopping the operation.

【0047】また、過電流検出のための電流検出抵抗が
不要となるので、電力効率が改善される。
Further, since the current detection resistor for detecting the overcurrent is not necessary, the power efficiency is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1の回路図FIG. 1 is a circuit diagram of a first embodiment.

【図2】 スイッチング素子の電圧,電流波形図[Figure 2] Voltage and current waveform diagram of switching element

【図3】 実施例1の動作説明図FIG. 3 is an operation explanatory diagram of the first embodiment.

【図4】 実施例2の回路図FIG. 4 is a circuit diagram of a second embodiment.

【図5】 実施例2の動作説明図FIG. 5 is an operation explanatory diagram of the second embodiment.

【図6】 実施例3の回路図FIG. 6 is a circuit diagram of a third embodiment.

【図7】 実施例4の回路図FIG. 7 is a circuit diagram of a fourth embodiment.

【図8】 実施例5の回路図FIG. 8 is a circuit diagram of a fifth embodiment.

【図9】 図8のトランジスタの動作検出回路図FIG. 9 is a circuit diagram of the operation detection circuit of the transistor of FIG.

【図10】 画像形成装置の概略構成図FIG. 10 is a schematic configuration diagram of an image forming apparatus.

【図11】 実施例5の動作を示すフローチャートFIG. 11 is a flowchart showing the operation of the fifth embodiment.

【図12】 実施例6の回路図FIG. 12 is a circuit diagram of the sixth embodiment.

【図13】 実施例7の回路図FIG. 13 is a circuit diagram of Example 7.

【図14】 従来例の回路図FIG. 14 is a circuit diagram of a conventional example.

【図15】 電子写真方式を用いた画像形成装置の要部
構成図
FIG. 15 is a configuration diagram of main parts of an image forming apparatus using an electrophotographic method.

【符号の説明】[Explanation of symbols]

2 高圧発生回路 14 検出手段 15 識別手段 TR1 スイッチング素子 Q1 トランジスタ(スイッチング素子) 2 high voltage generation circuit 14 detection means 15 identification means TR1 switching element Q1 transistor (switching element)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 オンオフ制御を行う半導体スイッチング
素子と、この半導体スイッチング素子のオン電圧を検出
するオン電圧検出手段と、このオン電圧検出手段の出力
が所定値を超えたとき前記半導体スイッチング素子のデ
ューティを制限するデューティ制限手段とを備えたこと
を特徴とする半導体スイッチング素子の保護装置。
1. A semiconductor switching element for performing on / off control, an on-voltage detection means for detecting an on-voltage of the semiconductor switching element, and a duty of the semiconductor switching element when an output of the on-voltage detection means exceeds a predetermined value. And a duty limiting means for limiting the duty ratio of the semiconductor switching element.
【請求項2】 高圧発生回路の半導体スイッチング素子
の保護装置において、半導体スイッチング素子に流れる
電流及び該スイッチング素子に印加される電圧を検出す
る検出手段と、この検出手段の出力信号から前記スイッ
チング素子のブレイクダウン状態を検知してその動作領
域を識別する識別手段とを備え、その識別信号によって
前記スイッチング素子の動作を制御することを特徴とす
る半導体スイッチング素子の保護装置。
2. A protection device for a semiconductor switching element of a high voltage generating circuit, wherein a detection means for detecting a current flowing through the semiconductor switching element and a voltage applied to the switching element, and an output signal of the detection means are used to detect the switching element. A protection device for a semiconductor switching element, comprising: an identification unit that detects a breakdown state and identifies an operation region thereof, and controls the operation of the switching element by the identification signal.
【請求項3】 前記高圧発生回路の動作モードを識別手
段からの識別信号によって制御することを特徴とする請
求項2記載の半導体スイッチング素子の保護装置。
3. The protection device for a semiconductor switching element according to claim 2, wherein the operation mode of the high voltage generating circuit is controlled by an identification signal from an identification means.
JP14954292A 1992-06-09 1992-06-09 Protective unit for semiconductor switching element Withdrawn JPH05344642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14954292A JPH05344642A (en) 1992-06-09 1992-06-09 Protective unit for semiconductor switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14954292A JPH05344642A (en) 1992-06-09 1992-06-09 Protective unit for semiconductor switching element

Publications (1)

Publication Number Publication Date
JPH05344642A true JPH05344642A (en) 1993-12-24

Family

ID=15477427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14954292A Withdrawn JPH05344642A (en) 1992-06-09 1992-06-09 Protective unit for semiconductor switching element

Country Status (1)

Country Link
JP (1) JPH05344642A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618665A2 (en) * 1993-03-31 1994-10-05 Thomson Consumer Electronics, Inc. Feedback limited duty cycle switched mode power supply
JP2000268990A (en) * 1999-03-17 2000-09-29 Koito Mfg Co Ltd Discharge lamp lighting circuit
KR100325331B1 (en) * 1997-12-23 2002-04-17 이구택 Circuit for protecting over-current of power supply
US8263912B2 (en) 2007-03-02 2012-09-11 Denso Corporation Noise reduced PWM driver

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618665A2 (en) * 1993-03-31 1994-10-05 Thomson Consumer Electronics, Inc. Feedback limited duty cycle switched mode power supply
EP0618665A3 (en) * 1993-03-31 1995-01-11 Thomson Consumer Electronics Feedback limited duty cycle switched mode power supply.
US5453921A (en) * 1993-03-31 1995-09-26 Thomson Consumer Electronics, Inc. Feedback limited duty cycle switched mode power supply
KR100325331B1 (en) * 1997-12-23 2002-04-17 이구택 Circuit for protecting over-current of power supply
JP2000268990A (en) * 1999-03-17 2000-09-29 Koito Mfg Co Ltd Discharge lamp lighting circuit
US8263912B2 (en) 2007-03-02 2012-09-11 Denso Corporation Noise reduced PWM driver

Similar Documents

Publication Publication Date Title
US6147883A (en) Output feedback and under-voltage detection
JP6143499B2 (en) Power supply device and image forming apparatus
US8977157B2 (en) Switching power supply
JP7114364B2 (en) Power supply and image forming apparatus
US20190222112A1 (en) Power supply apparatus and image forming apparatus
KR101436967B1 (en) Current resonance power supply
JP2004312901A (en) Overcurrent protection circuit for switching power supply
JPH05344642A (en) Protective unit for semiconductor switching element
US9343972B2 (en) Power supply switching rectification method according to input alternating voltage, and image forming apparatus having the same
JPH05236744A (en) Multioutput swtching power source unit
US10483752B2 (en) Power supply apparatus and image forming apparatus
JP3123608B2 (en) Switching power supply
JP2919182B2 (en) Switching regulator control circuit
JP2003259636A (en) Switching power supply unit
JP3056818B2 (en) Power supply
JP3198347B2 (en) Overcurrent protection circuit
JP2001268902A (en) Switching power supply
JP2628198B2 (en) Resonant power supply device and thermal printer using the same
JP2640020B2 (en) Magnetron drive
JPH0698537A (en) Switching power supply device
JP6316013B2 (en) Power supply device and image forming apparatus
JP2021168576A (en) Power supply device and image formation device
JPS61164466A (en) High voltage power source for copying machine
JPH11178195A (en) Power unit
JPH04322159A (en) Switching power source

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831