JPH05335955A - Analog/digital converter - Google Patents

Analog/digital converter

Info

Publication number
JPH05335955A
JPH05335955A JP14264492A JP14264492A JPH05335955A JP H05335955 A JPH05335955 A JP H05335955A JP 14264492 A JP14264492 A JP 14264492A JP 14264492 A JP14264492 A JP 14264492A JP H05335955 A JPH05335955 A JP H05335955A
Authority
JP
Japan
Prior art keywords
chopper amplifier
analog
power supply
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14264492A
Other languages
Japanese (ja)
Inventor
Toyokatsu Nakajima
豊勝 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14264492A priority Critical patent/JPH05335955A/en
Publication of JPH05335955A publication Critical patent/JPH05335955A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress a voltage fluctuation in a power supply of a chopper amplifier by providing a 1st chopper amplifier comparing an analog input voltage and a reference voltage and a 2nd chopper amplifier in the complementary operation thereto to the A/D converter. CONSTITUTION:An analog input voltage 1 is inputted to an inverting input terminal of a chopper amplifier 6 and a current correction chopper amplifier 7 and a reference voltage 2 from a digital/analog converter 5 is inputted to other input terminals. A digital signal being an output of the chopper amplifier 6 is given to a successive approximation register 9 and inputted to the digital/ analog converter 5 via a bus. A chopper control signal 3 from a control circuit 8 is inputted to a control terminal of the chopper amplifier 6 and a current correction chopper amplifier control signal 4 is inputted to a control terminal of a current correction chopper amplifier 7. Thus, when a power supply current flowing through the chopper amplifier 6 is increased (or decreased), a power supply current flowing through the chopper amplifier 7 is decreased (or increased) to make the voltage of the power supply stable.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアナログ入力電圧と基準
電圧とをチョッパアンプで比較して、その比較結果に基
づいてアナログ信号をデジタル信号に変換するアナログ
/デジタル変換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital converter for comparing an analog input voltage with a reference voltage by a chopper amplifier and converting an analog signal into a digital signal based on the comparison result.

【0002】[0002]

【従来の技術】図1は従来のアナログ/デジタル変換装
置の要部ブロック図である。アナログ信号たるアナログ
入力電圧1はチョッパアンプ6の一入力端子へ入力さ
れ、その他入力端子にはデジタル/アナログ変換器5か
らの基準信号たる基準電圧2が入力される。制御回路8
からのチョッパアンプ制御信号3はチョッパアンプ6の
制御端子へ与えられる。チョッパアンプ6の出力信号た
るデジタル信号は逐次近似レジスタ9へ与えられ、逐次
近似レジスタ9のデータたるデジタル信号はデジタル/
アナログ変換器5へ与えられる。
2. Description of the Related Art FIG. 1 is a block diagram of a main part of a conventional analog / digital converter. The analog input voltage 1 which is an analog signal is input to one input terminal of the chopper amplifier 6, and the reference voltage 2 which is a reference signal from the digital / analog converter 5 is input to the other input terminals. Control circuit 8
The chopper amplifier control signal 3 from is supplied to the control terminal of the chopper amplifier 6. The digital signal which is the output signal of the chopper amplifier 6 is given to the successive approximation register 9, and the digital signal which is the data of the successive approximation register 9 is digital / digital.
It is given to the analog converter 5.

【0003】図2はチョッパアンプ6の構成を示すブロ
ック図である。このチョッパアンプ6は、2つのインバ
ータを直列接続した2段増幅構造となっている。この段
数は必要な増幅率に応じて選定される。アナログ入力電
圧1はNチャネルトランジスタ10a 及びコンデンサ17a
の直列回路を介してインバータ18a へ入力される。基準
電圧2はNチャネルトランジスタ10b 及びコンデンサ17
a の直列回路を介してインバータ18a へ入力される。N
チャネルトランジスタ10a のゲートにはサンプル信号11
が入力され、Nチャネルトランジスタ10b のゲートには
反転サンプル信号12が入力される。インバータ18a の出
力信号はコンデンサ17b を介して第2のインバータ18b
へ入力される。インバータ18a には、Nチャネルトラン
ジスタ10c が並列接続され、そのゲートにはバイアス信
号13が入力される。インバータ18b にはNチャネルトラ
ンジスタ10d が並列接続され、そのゲートにはバイアス
信号13が入力される。インバータ18b からチョッパアン
プ出力信号15が出力される。このチョッパアンプ6はN
チャネルトランジスタ10a , 10b によりアナログ入力電
圧1又は基準電圧2を選択する。またバイアス信号13が
Hレベルのときインバータ18a , 18b が動作点にバイア
スされる。
FIG. 2 is a block diagram showing the configuration of the chopper amplifier 6. The chopper amplifier 6 has a two-stage amplification structure in which two inverters are connected in series. This number of stages is selected according to the required amplification factor. Analog input voltage 1 is N-channel transistor 10a and capacitor 17a
Is input to the inverter 18 a via a series circuit. Reference voltage 2 is N-channel transistor 10b and capacitor 17
through a series circuit of a is input to the inverter 18 a. N
The sample signal 11 is applied to the gate of the channel transistor 10a.
Is input, and the inverted sample signal 12 is input to the gate of the N-channel transistor 10 b . Inverter 18 output signal of a second inverter 18 b through a capacitor 17 b
Is input to. An N-channel transistor 10c is connected in parallel to the inverter 18a, and a bias signal 13 is input to its gate. An N-channel transistor 10d is connected in parallel to the inverter 18b , and a bias signal 13 is input to its gate. Chopper amplifier output signal 15 is output from the inverter 18 b. This chopper amplifier 6 is N
The analog input voltage 1 or the reference voltage 2 is selected by the channel transistors 10a and 10b . When the bias signal 13 is at H level, the inverters 18a and 18b are biased to the operating point.

【0004】次にアナログ/デジタル変換装置の動作を
説明する。デジタル/アナログ変換器5による1回目の
デジタル/アナログ変換をした場合は、逐次近似レジス
タ9に基準電圧2の1/2 の電圧に対応するデジタルコー
ドがセットされ、これをデジタル/アナログ変換器5が
アナログ信号に変換する。そしてアナログ入力電圧1と
基準電圧2とを比較した結果を逐次近似レジスタ9にフ
ィードバックする。nビットのデジタル/アナログ変換
器5の場合、このような動作をn回行って、アナログ信
号をデジタル信号に変換することになる。
Next, the operation of the analog / digital converter will be described. When the first digital / analog conversion is performed by the digital / analog converter 5, a digital code corresponding to a voltage half the reference voltage 2 is set in the successive approximation register 9, and the digital code is set. Converts to an analog signal. Then, the result of comparison between the analog input voltage 1 and the reference voltage 2 is fed back to the successive approximation register 9. In the case of the n-bit digital / analog converter 5, such an operation is performed n times to convert an analog signal into a digital signal.

【0005】図3はチョッパアンプ6の動作タイミング
を示すタイミングチャートである。図3(a) に示すよう
にサンプル信号11がHレベルになるとNチャネルトラン
ジスタ10a がオンしてアナログ入力電圧1によりコンデ
ンサ17a が充電され、またコンデンサ17b が充電され
る。その後バイアス信号13が図3(c) に示すようにHレ
ベルになると、Nチャネルトランジスタ10c , 10d がと
もにオンしてインバータ18a , 18b が短絡されて動作点
にバイアスされる。その後、バイアス信号13が図3(c)
に示すようにLレベルになると、Nチャネルトランジス
タ10c , 10d がオフしてインバータ18a , 18b が開放さ
れ、その後反転サンプル信号12が図3(b)に示すように
HレベルになるとNチャネルトランジスタ10b がオンし
て、基準電圧2によりコンデンサ17a , 17b が充電さ
れ、インバータ18a , 18b によりアナログ入力電圧1と
基準電圧2とが比較されて増幅される。そして、インバ
ータ18a , 18b が動作点にバイアスされると、インバー
タ18a , 18b には、図3(d) に示すように図示しない電
源からインバータ18a , 18b に電源電流が流れ、バイア
スされている期間中流れ続ける。
FIG. 3 is a timing chart showing the operation timing of the chopper amplifier 6. Sample signal 11 as shown in FIG. 3 (a) is turned on N-channel transistor 10 a is becomes H level charged capacitor 17 a is the analog input voltage 1, also capacitor 17 b is charged. After that, when the bias signal 13 becomes H level as shown in FIG. 3 (c), both the N-channel transistors 10c and 10d are turned on, the inverters 18a and 18b are short-circuited and biased to the operating point. After that, the bias signal 13 is shown in FIG.
As shown in FIG. 3, when the L-level is turned off, the N-channel transistors 10 c and 10 d are turned off, the inverters 18 a and 18 b are opened, and then the inverted sample signal 12 is turned to the H level as shown in FIG. 3B. N-channel transistor 10 b is turned on, the capacitor 17 a, 17 b is charged by the reference voltage 2, and the analog input voltage 1 and the reference voltage 2 is amplified and compared by the inverter 18 a, 18 b. When the inverter 18 a, 18 b are biased to an operating point, to the inverter 18 a, 18 b, the supply current from a power supply (not shown) to the inverter 18 a, 18 b as shown in FIG. 3 (d) Flow , Keeps flowing for the duration of the bias.

【0006】[0006]

【発明が解決しようとする課題】ところで、インバータ
が動作点にバイアスされたときに電源電流が増大する原
因は、バイアス信号がLレベルになったときの信号変化
が寄生容量を介してインバータに与えられて、それによ
りインバータを構成しているPチャネルトランジスタ及
びNチャネルトランジスタの一方がオンしてチョッパア
ンプの出力電圧がインバータの電源の電圧の1/2 になら
ないことによる。通常、外部電源にもインピーダンスが
あり、またデバイス内部の電源ラインにもインピーダン
スがあるため、この電流変化によりインバータの電源の
電圧が変動して、チョッパアンプによりデジタル信号に
変換する精度が低下するという問題がある。本発明は斯
かる問題に鑑み、チョッパアンプに流れる電源電流の変
動を抑制し、高精度にアナログ信号をデジタル信号に変
換するアナログ/デジタル変換装置を提供することを目
的とする。
By the way, the reason why the power supply current increases when the inverter is biased to the operating point is that the signal change when the bias signal becomes L level is given to the inverter through the parasitic capacitance. As a result, one of the P-channel transistor and the N-channel transistor forming the inverter is turned on, and the output voltage of the chopper amplifier does not become half the voltage of the power supply of the inverter. Usually, the external power supply also has impedance, and the power supply line inside the device also has impedance, so the voltage of the inverter power supply fluctuates due to this current change, and the accuracy of conversion into a digital signal by the chopper amplifier decreases. There's a problem. In view of such a problem, it is an object of the present invention to provide an analog / digital conversion device that suppresses fluctuations in power supply current flowing in a chopper amplifier and highly accurately converts an analog signal into a digital signal.

【0007】[0007]

【課題を解決するための手段】第1発明に係るアナログ
/デジタル変換装置は、アナログ入力電圧と基準電圧と
を比較する第1のチョッパアンプと相補動作する第2の
チョッパアンプを備えて構成する。第2発明に係るアナ
ログ/デジタル変換装置は、アナログ/デジタル変換動
作中のみ、第1のチョッパアンプと相補動作により動作
する第2のチョッパアンプを備えて構成する。第3発明
に係るアナログ/デジタル変換装置は、第1のチョッパ
アンプ及び第2のチョッパアンプのレイアウトを同一の
構成にする。第4発明に係るアナログ/デジタル変換装
置は、チョッパアンプの電源電流が流れる電源側及び接
地側夫々に抵抗値が等しい抵抗を介装させて構成する。
An analog / digital converter according to a first aspect of the present invention comprises a first chopper amplifier for comparing an analog input voltage with a reference voltage and a second chopper amplifier for complementary operation. .. An analog / digital conversion device according to a second aspect of the invention is configured to include a second chopper amplifier that operates by complementary operation with the first chopper amplifier only during an analog / digital conversion operation. In the analog / digital conversion device according to the third aspect of the present invention, the layouts of the first chopper amplifier and the second chopper amplifier are the same. An analog / digital conversion device according to a fourth aspect of the invention is configured by interposing resistors having equal resistance values on the power supply side and the ground side, where the power supply current of the chopper amplifier flows.

【0008】[0008]

【作用】第1発明では、第1のチョッパアンプに流れる
電源電流が増加 (又は減少) すると、第2のチョッパア
ンプに流れる電源電流が減少 (又は増加) する。これに
より、第1のチョッパアンプ及び第2のチョッパアンプ
に流れる電源電流の和の電流が変動せず、電源の電圧が
安定する。第2の発明では、アナログ/デジタル変換動
作中は、第1のチョッパアンプに流れる電源電流が増加
(又は減少) すると、第2のチョッパアンプに流れる電
源電流が減少 (又は増加) する。変換動作をしない場合
は、第2のチョッパアンプの電源電流は増加しない。こ
れによりアナログ/デジタル変換動作中は、第1のチョ
ッパアンプ及び第2のチョッパアンプに流れる電源電流
の和の電流が変動しない。アナログ/デジタル変換動作
をしていないときの電源電流は少なくなる。
In the first invention, when the power supply current flowing through the first chopper amplifier increases (or decreases), the power supply current flowing through the second chopper amplifier decreases (or increases). As a result, the current of the sum of the power supply currents flowing through the first chopper amplifier and the second chopper amplifier does not fluctuate, and the voltage of the power supply becomes stable. In the second invention, the power supply current flowing through the first chopper amplifier increases during the analog / digital conversion operation.
When (or decreased), the power supply current flowing through the second chopper amplifier decreases (or increases). When the conversion operation is not performed, the power supply current of the second chopper amplifier does not increase. As a result, during the analog / digital conversion operation, the sum current of the power supply currents flowing through the first chopper amplifier and the second chopper amplifier does not change. The power supply current is reduced when the analog / digital conversion operation is not performed.

【0009】第3発明では、第1のチョッパアンプに流
れる電源電流と等しい電源電流が第2のチョッパアンプ
に流れる。これにより、第1のチョッパアンプに流れる
電源電流と、第2のチョッパアンプに流れる電源電流と
が確実に相殺され、電源電流の和の電流が変動しない。
第4の発明では、第1のチョッパアンプに電源電流が流
れると、電源側及び接地側夫々に介装させた抵抗による
電圧降下が等しくなり、第1のチョッパアンプの動作点
の電圧は電源の電圧の1/2 の電圧になる。これにより、
第1のチョッパアンプを動作点にバイアスした場合に、
動作点は電源の電圧の1/2 の電圧から逸脱しない。
In the third invention, a power supply current equal to the power supply current flowing through the first chopper amplifier flows through the second chopper amplifier. As a result, the power supply current flowing through the first chopper amplifier and the power supply current flowing through the second chopper amplifier are reliably offset, and the sum of the power supply currents does not fluctuate.
In the fourth invention, when the power supply current flows through the first chopper amplifier, the voltage drops due to the resistors interposed on the power supply side and the ground side become equal, and the voltage at the operating point of the first chopper amplifier is equal to that of the power supply. It is half the voltage. This allows
When the first chopper amplifier is biased to the operating point,
The operating point does not deviate from half the power supply voltage.

【0010】[0010]

【実施例】以下本発明をその実施例を示す図面により詳
述する。図4は本発明に係るアナログ/デジタル変換装
置の要部構成を示すブロック図である。アナログ信号た
るアナログ入力電圧1はチョッパアンプ6及び電流補正
チョッパアンプ7の一入力端子に入力され、夫々の他入
力端子にはデジタル/アナログ変換器5からの基準信号
たる基準電圧2が入力される。チョッパアンプ6の出力
たるデジタル信号は逐次近似レジスタ9へ与えられ、逐
次近似レジスタ9からのデジタル信号はバスを介してデ
ジタル/アナログ変換器5へ入力される。制御回路8か
らのチョッパアンプ制御信号3はチョッパアンプ6の制
御端子へ入力され、電流補正チョッパアンプ制御信号4
は電流補正チョッパアンプ7の制御端子へ入力される。
The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 4 is a block diagram showing a main configuration of an analog / digital conversion device according to the present invention. The analog input voltage 1 which is an analog signal is input to one input terminal of the chopper amplifier 6 and the current correction chopper amplifier 7, and the reference voltage 2 which is a reference signal from the digital / analog converter 5 is input to each of the other input terminals. .. The digital signal output from the chopper amplifier 6 is given to the successive approximation register 9, and the digital signal from the successive approximation register 9 is inputted to the digital / analog converter 5 via the bus. The chopper amplifier control signal 3 from the control circuit 8 is input to the control terminal of the chopper amplifier 6, and the current correction chopper amplifier control signal 4
Is input to the control terminal of the current correction chopper amplifier 7.

【0011】図5はチョッパアンプ6及び電流補正チョ
ッパアンプ7の構成を示す副ブロック図である。チョッ
パアンプ6は、アナログ入力電圧1がNチャネルトラン
ジスタ10a 及びコンデンサ17a の直列回路を介してイン
バータ18a へ入力される。基準電圧2はNチャネルトラ
ンジスタ10b 及びコンデンサ17a の直列回路を介してイ
ンバータ18a へ入力される。インバータ18a にはNチャ
ネルトランジスタ10cが並列接続される。Nチャネルト
ランジスタ10a のゲートにはサンプル信号11が、Nチャ
ネルトランジスタ10b のゲートには反転サンプル信号12
が入力される。Nチャネルトランジスタ10c のゲートに
はバイアス信号13が入力され、インバータ18a からチョ
ッパアンプ出力15が出力される。
FIG. 5 is a sub-block diagram showing the configurations of the chopper amplifier 6 and the current correction chopper amplifier 7. Chopper amplifier 6, the analog input voltage 1 is input to the inverter 18 a via a series circuit of N-channel transistor 10 a and a capacitor 17 a. Reference voltage 2 is input to the inverter 18 a via a series circuit of N-channel transistors 10 b and the capacitor 17 a. The inverter 18 a N-channel transistor 10 c are connected in parallel. The sample signal 11 is applied to the gate of the N-channel transistor 10 a , and the inverted sample signal 12 is applied to the gate of the N-channel transistor 10 b.
Is entered. Bias signal 13 is input to the gate of the N-channel transistor 10 c, chopper amplifier output 15 from the inverter 18 a is output.

【0012】電流補正チョッパアンプ7は、アナログ入
力電圧1がNチャネルトランジスタ10e 及びコンデンサ
17c の直列回路を介してインバータ18c に入力される。
基準電圧2はNチャネルトランジスタ10f 及びコンデン
サ17c の直列回路を介してインバータ18c へ入力され
る。インバータ18c にはNチャネルトランジスタ10g
並列接続される。Nチャネルトランジスタ10e のゲート
には反転サンプル信号12が、Nチャネルトランジスタ10
f のゲートにはサンプル信号11が入力される。Nチャネ
ルトランジスタ10g のゲートには反転バイアス信号14が
入力される。
The current correction chopper amplifier 7 has an analog input voltage 1 of N channel transistor 10 e and capacitor.
Is input to the inverter 18 c through a series circuit of 17 c.
Reference voltage 2 is input to the inverter 18 c through a series circuit of N-channel transistor 10 f and capacitor 17 c. The inverter 18 c N-channel transistor 10 g are connected in parallel. The inverted sample signal 12 is applied to the gate of the N-channel transistor 10 e ,
The sample signal 11 is input to the gate of f . The inverted bias signal 14 is input to the gate of the N-channel transistor 10 g .

【0013】この電流補正チョッパアンプ7はアナログ
/デジタル変換のための論理的結合はない。即ち、チョ
ッパアンプ6に流れる電源電流を補正するためのもので
ある。なお図5はインバータを1個用いた1段増幅のチ
ョッパアンプ6及び電流補正チョッパアンプ7を示した
が、増幅率を高めるためには図6に示す如く、コンデン
サ17a ( 又は17c ) と、インバータ18a ( 又は18c )
と、コンデンサ17b と、インバータ18b とを直列接続
し、インバータ18a ( 又は18c ) にNチャネルトランジ
スタ10c を並列接続し、インバータ18b にNチャネルト
ランジスタ10d を並列接続して2段増幅する構造として
もよい。
This current correction chopper amplifier 7 has no logical connection for analog / digital conversion. That is, it is for correcting the power supply current flowing through the chopper amplifier 6. Although FIG. 5 shows a one-stage amplification chopper amplifier 6 and a current correction chopper amplifier 7 using one inverter, in order to increase the amplification factor, as shown in FIG. 6, a capacitor 17 a (or 17 c ) , Inverter 18a (or 18c )
, A capacitor 17 b, and an inverter 18 b are connected in series, an inverter 18 a (or 18 c ) is connected in parallel with an N-channel transistor 10 c , and an inverter 18 b is connected in parallel with an N-channel transistor 10 d. A structure for performing stage amplification may be used.

【0014】次に図5に示すチョッパアンプ6の動作
を、信号のタイミングチャートを示す図7とともに説明
する。いま、1ビット目のアナログ/デジタル変換動作
を開始すると、サンプル信号11が図7(a) に示す如くH
レベルとなり、チョッパアンプ6のコンデンサ17a はア
ナログ入力電圧1により充電される。その後バイアス信
号13が図7(c) に示す如くHレベルとなり、Nチャネル
トランジスタ10c がオンしてインバータ18a は、その電
源 (図示せず) の電圧の1/2 の電圧にバイアスされる
(入力電圧=出力電圧=電源電圧の1/2 の電圧) 。した
がってインバータ18a を構成している図示しないPチャ
ネルトランジスタ及びNチャネルトランジスタがともに
オンして、電源側から接地側へ貫通電流たる図7(e) に
示す電源電流19が流れる。その後、図7(c) に示す如く
バイアス信号13がLレベルになり、インバータ18a の短
絡が開放された状態になる。その後サンプル信号11が図
7(a)に示す如くLレベルになり、反転サンプル信号12
が図7(b) に示す如くHレベルになり、Nチャネルトラ
ンジスタ10b がオン、Nチャネルトランジスタ10a がオ
フして基準電圧2によりコンデンサ17a が充電される。
それによりチョッパアンプ6はアナログ入力電圧1と、
基準電圧2とを比較して増幅する。このようにバイアス
信号13が図7(c) に示す如くHレベルになると図7(e)
に示す如くインバータ18a に流れる電源電流19が増加
し、バイアス信号13がLレベルになると減少する。
Next, the operation of the chopper amplifier 6 shown in FIG. 5 will be described with reference to FIG. 7 showing a signal timing chart. Now, when the analog / digital conversion operation of the first bit is started, the sample signal 11 changes to H level as shown in FIG. 7 (a).
Level, and capacitor 17 a chopper amplifier 6 is charged by the analog input voltage 1. After that, the bias signal 13 becomes H level as shown in FIG. 7 (c), the N-channel transistor 10c is turned on, and the inverter 18a is biased to a voltage of 1/2 of the voltage of its power source (not shown).
(Input voltage = output voltage = half the power supply voltage). Thus P-channel transistors and N-channel transistors (not shown) constituting the inverter 18 a are both turned on, flowing supply current 19 shown from the power supply side to the through-current serving FIG 7 (e) to the ground side. Thereafter, the bias signal 13, as shown in FIG. 7 (c) becomes L level, the state in which a short circuit of the inverter 18 a is opened. After that, the sample signal 11 becomes L level as shown in FIG.
Becomes H level as shown in FIG. 7 (b), the N-channel transistor 10b is turned on, the N-channel transistor 10a is turned off, and the capacitor 17a is charged by the reference voltage 2.
As a result, the chopper amplifier 6 receives the analog input voltage 1 and
The reference voltage 2 is compared and amplified. In this way, when the bias signal 13 becomes H level as shown in FIG. 7 (c), FIG. 7 (e)
The supply current 19 flowing through the inverter 18 a as shown in increases, the bias signal 13 is reduced and becomes L level.

【0015】次に電流補正チョッパアンプ7の動作を説
明する。1ビット目のアナログ/デジタル変換を開始す
ると、サンプル信号11が図7(a) に示す如くHレベルに
なり、それによってNチャネルトランジスタ10f がオン
して基準電圧2によりチョッパアンプ7のコンデンサ17
c が充電される。その後反転バイアス信号14が図7(d)
に示す如くLレベルになると、Nチャネルトランジスタ
10f がオフしてインバータ18c に電源から流れる電源電
流20は図7(f) に示す如く減少する。その後に図7(d)
に示す如く反転バイアス信号14がHレベルになるとNチ
ャネルトランジスタ10g がオンしてインバータ18c が動
作点にバイアスされて図7(f) に示す如く電源電流20が
増加する。このようにバイアス信号13、反転バイアス信
号14が反転する時点でチョッパアンプ6の電源電流19は
図7(e) に示すように増加するのに対し、電流補正チョ
ッパアンプ7の電源電流20は図7(f) に示すように減少
する。つまり、チョッパアンプ6の電源電流19と電流補
正チョッパアンプ7の電源電流20は相補的な変化をす
る。したがって、チョッパアンプ6の電源電流19と、電
流補正チョッパアンプ7の電源電流20との和の電流は図
7(g) に示す如くバイアス信号13及び反転バイアス信号
14が反転する時点付近で一時的に僅かに変動するが、そ
れ以外の期間では電流が安定する。なお、アナログ入力
電圧1と基準電圧2との電位差をチョッパアンプ6と同
じ条件にするために電流補正チョッパアンプ7のNチャ
ネルトランジスタ10e に反転サンプル信号12を、Nチャ
ネルトランジスタ10f にサンプル信号11を入力してい
る。
Next, the operation of the current correction chopper amplifier 7 will be described. When starting the first bit of the analog / digital converter, samples the signal 11 becomes the H level as shown in FIG. 7 (a), whereby the capacitor 17 of the chopper amplifier 7 by the reference voltage 2 N-channel transistor 10 f is turned on
c is charged. After that, the reverse bias signal 14 is shown in FIG.
When it goes to L level, the N-channel transistor
10 f is turned off and the power supply current 20 flowing from the power supply to the inverter 18 c is decreased as shown in FIG. 7 (f). After that, Fig. 7 (d)
When the inversion bias signal 14 becomes the H level as shown in FIG. 7, the N-channel transistor 10 g is turned on, the inverter 18 c is biased to the operating point, and the power supply current 20 increases as shown in FIG. 7 (f). Thus, when the bias signal 13 and the inverted bias signal 14 are inverted, the power supply current 19 of the chopper amplifier 6 increases as shown in FIG. 7 (e), while the power supply current 20 of the current correction chopper amplifier 7 is It decreases as shown in 7 (f). That is, the power supply current 19 of the chopper amplifier 6 and the power supply current 20 of the current correction chopper amplifier 7 change in a complementary manner. Therefore, the sum of the power supply current 19 of the chopper amplifier 6 and the power supply current 20 of the current correction chopper amplifier 7 is the bias signal 13 and the inverted bias signal as shown in FIG. 7 (g).
Although it slightly fluctuates near the time when 14 reverses, the current stabilizes in other periods. In order to make the potential difference between the analog input voltage 1 and the reference voltage 2 the same as that of the chopper amplifier 6, an inverted sample signal 12 is input to the N channel transistor 10 e of the current correction chopper amplifier 7 and a sample signal is input to the N channel transistor 10 f. You have entered 11.

【0016】一方、チョッパアンプ6及び電流補正チョ
ッパ7のレイアウトを同一の構成にすれば、夫々に流れ
る電源電流19と20とを等しくできて、相殺できるため、
それらの電源電流19,20 の和の電流の変動をより抑制で
きる。
On the other hand, if the layouts of the chopper amplifier 6 and the current correction chopper 7 are the same, the power supply currents 19 and 20 flowing through them can be made equal and can be offset.
It is possible to further suppress fluctuations in the sum of the power supply currents 19 and 20.

【0017】図8はチョッパアンプ6及び電流補正チョ
ッパアンプ7の他の実施例を示すブロック図である。チ
ョッパアンプ6のNチャネルトランジスタ10c のゲート
へ入力するバイアス信号13はNOR 回路30の一入力端子へ
入力される。アナログ/デジタル変換装置がアナログ/
デジタル変換動作中であることを示すHレベルの動作信
号22は、インバータ31を介してNOR 回路30の他入力端子
へ入力される。NOR 回路30が出力するバイアス信号23
は、電流補正チョッパアンプ7のNチャネルトランジス
タ10g のゲートに入力される。それ以外の構成は図5に
示したものと同様となっており、同一構成部分には同符
号を付している。
FIG. 8 is a block diagram showing another embodiment of the chopper amplifier 6 and the current correction chopper amplifier 7. The bias signal 13 input to the gate of the N-channel transistor 10 c of the chopper amplifier 6 is input to one input terminal of the NOR circuit 30. Analog / digital converter is analog /
The H-level operation signal 22 indicating that the digital conversion operation is being performed is input to the other input terminal of the NOR circuit 30 via the inverter 31. Bias signal 23 output from NOR circuit 30
Is input to the gate of the N-channel transistor 10 g of the current correction chopper amplifier 7. The other configuration is the same as that shown in FIG. 5, and the same components are designated by the same reference numerals.

【0018】次にこの動作を図9に示すタイミングチャ
ートとともに説明する。動作信号22は、アナログ/デジ
タル変換動作を行っていない期間はLレベルとなるの
で、NOR 回路30の出力信号たるバイアス信号23は図9
(d) に示す如くLレベルとなり、アナログ/デジタル変
換動作を行うと動作信号22がHレベルとなり、バイアス
信号13に同期して反転する図9(d) に示すバイアス信号
23がNチャネルトランジスタ10g に入力される。それに
より、インバータ18a , 18c が前述したと同様に動作し
て、夫々の電源電流19,20 の和の電流は図9(g) の如く
安定する。またアナログ/デジタル変換動作を行ってい
ない期間は、電流補正チョッパアンプ7のインバータ18
c を動作点にバイアスさせないからインバータ18c に電
源電流が流れなくなる。そのためアナログ/デジタル変
換動作を行わない場合は、チョッパアンプ6及び電流補
正チョッパアンプ7に流れる電源電流19,20 の和の電流
は図9(g) に示す如く減少することになる。
Next, this operation will be described with reference to the timing chart shown in FIG. Since the operation signal 22 is at the L level while the analog / digital conversion operation is not performed, the bias signal 23 which is the output signal of the NOR circuit 30 is shown in FIG.
As shown in FIG. 9 (d), when the analog / digital conversion operation is performed, the operation signal 22 becomes H level, and the bias signal shown in FIG. 9 (d) is inverted in synchronization with the bias signal 13.
23 is input to the N-channel transistor 10 g . Thereby operates similarly to inverter 18 a, 18 c is described above, the sum of the currents of respective power source current 19, 20 is stabilized as shown in FIG. 9 (g). In addition, the inverter 18 of the current correction chopper amplifier 7 is operated while the analog / digital conversion operation is not performed.
Since not bias the operating point c supply current stops flowing to the inverter 18 c. Therefore, when the analog / digital conversion operation is not performed, the sum current of the power supply currents 19 and 20 flowing through the chopper amplifier 6 and the current correction chopper amplifier 7 decreases as shown in FIG. 9 (g).

【0019】図10はチョッパアンプ6の更に他の実施例
を示すブロック図である。電源VCCと接地VSSとの間
に、抵抗24a と、インバータを構成するPチャネルトラ
ンジスタ10P と、Nチャネルトランジスタ10N と、抵抗
24b との直列回路が介装される。Pチャネルトランジス
タ10P 及びNチャネルトランジスタ10N のゲートが共通
接続される。Pチャネルトランジスタ10P のゲート及び
Nチャネルトランジスタ10N のゲートの接続部と、Pチ
ャネルトランジスタ10P 及びNチャネルトランジスタ10
N の直列接続部との間に、Nチャネルトランジスタ10m
を介装させている。そして抵抗24a と24b とが同一抵抗
値に選定されており、Pチャネルトランジスタ10P 及び
Nチャネルトランジスタ10N によりインバータを構成し
ている。それ以外の構成は図5に示したチョッパアンプ
6の構成と同様であり、同一構成部分には同符号を付し
ている。
FIG. 10 is a block diagram showing still another embodiment of the chopper amplifier 6. Between the power supply V CC and the ground V SS , a resistor 24 a , a P-channel transistor 10 P forming an inverter, an N-channel transistor 10 N, and a resistor
A series circuit of the 24 b is interposed. Gates of the P-channel transistor 10 P and the N-channel transistor 10 N are commonly connected. The connection between the gate of the P-channel transistor 10 P and the gate of the N-channel transistor 10 N , and the P-channel transistor 10 P and the N-channel transistor 10
N- channel transistor 10m between N series connection
Is intervened. The resistors 24 a and 24 b are selected to have the same resistance value, and the P channel transistor 10 P and the N channel transistor 10 N form an inverter. The other configuration is the same as that of the chopper amplifier 6 shown in FIG. 5, and the same components are designated by the same reference numerals.

【0020】このチョッパアンプ6はPチャネルトラン
ジスタ10P 及びNチャネルトランジスタ10N に流れる電
源電流が変動すると、電源VCCの電圧変動が生じるが、
電源VCC側と接地VSS側とが、抵抗24a , 24b の電圧降
下により同じ電圧値で変化するため、チョッパアンプ6
を動作点にバイアスしたときに、動作点は電源VCCの電
圧の1/2 の電圧から逸脱しない。それによりチョッパア
ンプ6のみを用いてアナログ信号をデジタル信号に高精
度に変換できる。なお、アナログ/デジタル変換装置用
電源ラインのサージ耐量、ラッチアップ耐量を向上すべ
く抵抗を、チップ内部に内蔵させる必要がある場合は、
このチョッパアンプ6のように抵抗値が等しい抵抗を、
電源側及び接地側に介装させることによりアナログ/デ
ジタル変換精度をも高めることができる。
In the chopper amplifier 6, when the power source current flowing through the P channel transistor 10 P and the N channel transistor 10 N fluctuates, the voltage of the power source V CC fluctuates.
Since the power supply V CC side and the ground V SS side change at the same voltage value due to the voltage drop of the resistors 24 a and 24 b , the chopper amplifier 6
Is biased to the operating point, the operating point does not deviate from half the voltage of the power supply V CC . Thereby, the analog signal can be converted into a digital signal with high accuracy by using only the chopper amplifier 6. If it is necessary to incorporate a resistor inside the chip to improve the surge resistance and latch-up resistance of the analog / digital converter power supply line,
A resistor with the same resistance value like this chopper amplifier 6,
The accuracy of analog / digital conversion can be improved by providing the power supply side and the ground side.

【0021】[0021]

【発明の効果】以上詳述したように第1発明は、アナロ
グ入力電圧と基準電圧とを比較して増幅する第1のチョ
ッパアンプと相補動作する第2のチョッパアンプを設け
ることにより両チョッパアンプの和の電流の変動を抑制
してチョッパアンプの電源の電圧変動を抑制できる。ま
た第2発明は、第1のチョッパアンプと補正動作する第
2のチョッパアンプとを設けて、アナログ/デジタル変
換動作中のみ第2のチョッパアンプを相補動作させるこ
とにより、チョッパアンプの電源の電圧変動を抑制で
き、しかもアナログ/デジタル変換動作を行わない場合
は、電源電流を少なくすることができる。第3発明は、
第1のチョッパアンプ及び第2のチョッパアンプのレイ
アウトの構成を同一にすることにより、夫々のチョッパ
アンプに流れる電源電流を確実に相殺でき、電源電流の
和の電流の変動を抑制でき、電源の電圧変動を抑制でき
る。第4発明によれば、第1のチョッパアンプの電源側
及び接地側夫々に抵抗値が等しい抵抗を介装させること
により、第1のチョッパアンプの動作点を、常に電源の
電圧の1/2 の電圧にすることができる。したがって本発
明によれば、チョッパアンプの電源の電圧を安定させ
得、またはチョッパアンプの動作点を電源電圧の1/2 の
電圧から逸脱しないようにできるから、アナログ信号を
デジタル信号に変換する精度が高いアナログ/デジタル
変換装置を提供できる優れた効果を奏する。
As described in detail above, the first aspect of the present invention provides both chopper amplifiers by providing a second chopper amplifier that complementarily operates with a first chopper amplifier that compares and amplifies an analog input voltage with a reference voltage. It is possible to suppress the fluctuation of the sum current and suppress the fluctuation of the voltage of the power supply of the chopper amplifier. According to a second aspect of the present invention, by providing a first chopper amplifier and a second chopper amplifier that performs a correction operation, and complementarily operating the second chopper amplifier only during an analog / digital conversion operation, the voltage of the power supply of the chopper amplifier is increased. If the fluctuation can be suppressed and the analog / digital conversion operation is not performed, the power supply current can be reduced. The third invention is
By making the layout configurations of the first chopper amplifier and the second chopper amplifier the same, the power supply currents flowing in the respective chopper amplifiers can be reliably offset, fluctuations in the sum of the power supply currents can be suppressed, and the power supply Voltage fluctuation can be suppressed. According to the fourth aspect of the present invention, the operating point of the first chopper amplifier is always ½ of the voltage of the power source by interposing the resistors having the same resistance value on the power source side and the ground side of the first chopper amplifier. The voltage can be Therefore, according to the present invention, the voltage of the power supply of the chopper amplifier can be stabilized, or the operating point of the chopper amplifier can be prevented from deviating from the voltage of 1/2 of the power supply voltage. It has an excellent effect of providing an analog / digital conversion device having high cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のアナログ/デジタル変換装置の要部構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a main part of a conventional analog / digital conversion device.

【図2】チョッパアンプの構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a configuration of a chopper amplifier.

【図3】チョッパアンプの各部信号のタイミングチャー
トである。
FIG. 3 is a timing chart of signals at various parts of the chopper amplifier.

【図4】本発明に係るアナログ/デジタル変換装置の要
部構成を示すブロック図である。
FIG. 4 is a block diagram showing a main configuration of an analog / digital conversion device according to the present invention.

【図5】図4におけるチョッパアンプ及び電流補正チョ
ッパアンプの構成を示すブロック図である。
5 is a block diagram showing configurations of a chopper amplifier and a current correction chopper amplifier in FIG.

【図6】チョッパアンプを2段増幅にした回路図であ
る。
FIG. 6 is a circuit diagram in which the chopper amplifier is amplified in two stages.

【図7】図4におけるチョッパアンプ及び電流補正チョ
ッパアンプにおける各部信号のタイミングチャートであ
る。
7 is a timing chart of signals of respective parts in the chopper amplifier and the current correction chopper amplifier shown in FIG.

【図8】チョッパアンプ及び電流補正チョッパアンプの
他の実施例の構成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of another embodiment of the chopper amplifier and the current correction chopper amplifier.

【図9】図8におけるチョッパアンプ及び電流補正チョ
ッパアンプにおける各部信号のタイミングチャートであ
る。
9 is a timing chart of signals of respective parts in the chopper amplifier and the current correction chopper amplifier shown in FIG.

【図10】チョッパアンプの他の実施例の構成を示すブ
ロック図である。
FIG. 10 is a block diagram showing the configuration of another embodiment of the chopper amplifier.

【符号の説明】[Explanation of symbols]

5 デジタル/アナログ変換器 6 チョッパアンプ 7 電流補正チョッパアンプ 8 制御回路 9 逐次近似レジスタ 10a , 10b …10g Nチャネルトランジスタ 17a , 17b コンデンサ 18a , 18b インバータ 24a , 24b 抵抗 30 NOR 回路 31 インバータ5 Digital / analog converter 6 Chopper amplifier 7 Current correction chopper amplifier 8 Control circuit 9 Successive approximation register 10 a , 10 b … 10 g N-channel transistor 17 a , 17 b Capacitor 18 a , 18 b Inverter 24 a , 24 b Resistance 30 NOR circuit 31 Inverter

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年11月10日[Submission date] November 10, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】図3はチョッパアンプ6の動作タイミング
を示すタイミングチャートである。図3(a) に示すよう
にサンプル信号11がHレベルになるとNチャネルトラン
ジスタ10a がオンしてアナログ入力電圧1によりコンデ
ンサ17a 充電される。その後バイアス信号13が図3
(c) に示すようにHレベルになると、Nチャネルトラン
ジスタ10c , 10d がともにオンしてインバータ18a , 18
b 夫々の入力側と出力側とが短絡されて動作点にバイア
スされる。その後、バイアス信号13が図3(c) に示すよ
うにLレベルになると、Nチャネルトランジスタ10c ,
10d がオフしてインバータ18a , 18b 短絡から開放さ
れ、その後反転サンプル信号12が図3(b)に示すように
HレベルになるとNチャネルトランジスタ10b がオンし
て、基準電圧2によりコンデンサ17a , 17b が充電さ
れ、インバータ18a , 18b によりアナログ入力電圧1と
基準電圧2とが比較されて増幅される。このような原理
でアナログ/デジタル変換を行っているためインバータ
18a , 18b が動作点にバイアスされた時、図3(d) に示
すように、インバータには電源電流が定常的に流れる。
FIG. 3 is a timing chart showing the operation timing of the chopper amplifier 6. Sample signal 11 as shown in FIG. 3 (a) is a capacitor 17 a is charged by the analog input voltage 1 ON N-channel transistor 10 a is becomes H level. After that, the bias signal 13 is shown in FIG.
When it goes to the H level as shown in (c), both the N-channel transistors 10 c and 10 d are turned on and the inverters 18 a and 18 d are turned on.
b Each input side and output side are short-circuited and biased to the operating point. After that, when the bias signal 13 becomes L level as shown in FIG. 3C, the N-channel transistor 10 c ,
When 10 d is turned off and the inverters 18 a and 18 b are released from the short circuit , and then the inverted sample signal 12 becomes H level as shown in FIG. 3 (b), the N-channel transistor 10 b is turned on and the reference voltage 2 capacitors 17 a, 17 b is charged, the analog input voltage 1 and the reference voltage 2 is amplified and compared by the inverter 18 a, 18 b by. Such a principle
Inverter because analog / digital conversion is performed by
When 18 a and 18 b are biased to the operating point, they are shown in Fig. 3 (d).
As described above, the power supply current constantly flows through the inverter.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0006】[0006]

【発明が解決しようとする課題】ところでインバータに
一定の電源電流が流れ続ければ問題はないが、バイアス
信号がオフしたとき、インバータの電源電流が減少す
る。これは、バイアス信号がLレベルになったときの信
号変化が寄生容量を介してインバータに影響し、それに
よりインバータの動作点が電源電圧の1/2 にならないこ
とによる。通常、チョッパアンプは多段増幅構造である
ため、初段ではインバータの動作点が、電源電圧の1/2
の電圧から僅かに外れると、後段はこれを増幅するか
ら、インバータを構成する一方のトランジスタがオフ状
態になり、インバータに電源電流が流れなくなる。
常、外部電源にもインピーダンスがあり、またデバイス
内部の電源ラインにもインピーダンスがあるため、この
電流変化によりインバータの電源の電圧が変動して、チ
ョッパアンプによりデジタル信号に変換する精度が低下
するという問題がある。本発明は斯かる問題に鑑み、チ
ョッパアンプに流れる電源電流の変動を抑制し、高精度
にアナログ信号をデジタル信号に変換するアナログ/デ
ジタル変換装置を提供することを目的とする。
The object of the invention is to try to resolve the way to the inverter
No problem if constant power supply current continues, but bias
When the signal turns off, the power supply current of the inverter decreases.
It This is the signal when the bias signal becomes L level.
Signal change affects the inverter through the parasitic capacitance,
In addition, the operating point of the inverter should not be half the power supply voltage.
According to Normally, the chopper amplifier has a multistage amplification structure
Therefore, in the first stage, the operating point of the inverter is 1/2 of the power supply voltage.
If it deviates slightly from the voltage of
, One of the transistors that make up the inverter is off.
The power supply current stops flowing to the inverter. Normally, the external power supply also has impedance, and the power supply line inside the device also has impedance, so the voltage of the power supply of the inverter fluctuates due to this current change, and the accuracy of conversion into a digital signal by the chopper amplifier decreases. There's a problem. In view of such a problem, an object of the present invention is to provide an analog / digital converter that suppresses fluctuations in a power supply current flowing through a chopper amplifier and converts an analog signal into a digital signal with high accuracy.

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図10[Name of item to be corrected] Fig. 10

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図10】 [Figure 10]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 アナログ入力電圧と基準電圧とを第1の
チョッパアンプで比較して、その比較結果に基づいてデ
ジタル信号に変換するアナログ/デジタル変換装置にお
いて、 前記第1のチョッパアンプと相補動作し、電源から第1
のチョッパアンプに流れる電源電流を補正する第2のチ
ョッパアンプを備えていることを特徴とするアナログ/
デジタル変換装置。
1. An analog / digital conversion device for comparing an analog input voltage and a reference voltage with a first chopper amplifier and converting the analog input voltage and a reference voltage into a digital signal based on the comparison result. Complementary operation to the first chopper amplifier. First from the power supply
Analog / characterized in that it is provided with a second chopper amplifier for correcting the power supply current flowing in the chopper amplifier of
Digital conversion device.
【請求項2】 請求項1記載のアナログ/デジタル変換
装置において、アナログ/デジタル変換動作中のみ第1
のチョッパアンプと相補動作する動作をし、電源電流を
補正する第2のチョッパアンプを備えたことを特徴とす
るアナログ/デジタル変換装置。
2. The analog / digital conversion apparatus according to claim 1, wherein the first conversion is performed only during an analog / digital conversion operation.
An analog / digital conversion device comprising a second chopper amplifier that performs a complementary operation to the chopper amplifier of, and corrects the power supply current.
【請求項3】 請求項1記載のアナログ/デジタル変換
装置において、第1のチョッパアンプ及び第2のチョッ
パアンプのレイアウトを同一の構成にしてあることを特
徴とするアナログ/デジタル変換装置。
3. The analog / digital converter according to claim 1, wherein the first chopper amplifier and the second chopper amplifier have the same layout.
【請求項4】 第1のチョッパアンプの電源電流が流れ
る電源側及び接地側夫々に、抵抗値が等しい抵抗を介装
してあることを特徴とするアナログ/デジタル変換装
置。
4. An analog / digital conversion device, wherein resistors having equal resistance values are provided on each of a power supply side and a grounding side where a power supply current of the first chopper amplifier flows.
JP14264492A 1992-06-03 1992-06-03 Analog/digital converter Pending JPH05335955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14264492A JPH05335955A (en) 1992-06-03 1992-06-03 Analog/digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14264492A JPH05335955A (en) 1992-06-03 1992-06-03 Analog/digital converter

Publications (1)

Publication Number Publication Date
JPH05335955A true JPH05335955A (en) 1993-12-17

Family

ID=15320151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14264492A Pending JPH05335955A (en) 1992-06-03 1992-06-03 Analog/digital converter

Country Status (1)

Country Link
JP (1) JPH05335955A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1362425A1 (en) * 2001-02-15 2003-11-19 Sarnoff Corporation Differential analog-to-digital converter
JP2005295315A (en) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd Successive comparison a/d converter and comparator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1362425A1 (en) * 2001-02-15 2003-11-19 Sarnoff Corporation Differential analog-to-digital converter
EP1362425A4 (en) * 2001-02-15 2004-05-26 Sarnoff Corp Differential analog-to-digital converter
JP2005295315A (en) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd Successive comparison a/d converter and comparator

Similar Documents

Publication Publication Date Title
US4539551A (en) Differential voltage amplifier
US7268624B2 (en) Differential amplifier offset voltage minimization independently from common mode voltage adjustment
US5936434A (en) Voltage comparator and A/D converter
US8120388B2 (en) Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter
JP2916505B2 (en) Comparison circuit
US7683652B2 (en) Low-voltage detection circuit
JPH02260915A (en) Transistor circuit
US7532069B2 (en) Differential amplifying circuit
US20020186054A1 (en) Sample and hold circuit
JP2001185964A (en) Current mirror circuit and operational amplifier
JPH0514073A (en) Differential amplifier and comparator
JPH05335955A (en) Analog/digital converter
EP3826176B1 (en) High-linearity input buffer
US5969546A (en) Comparator circuit
JP2710715B2 (en) comparator
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
US10784828B2 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
US10483993B1 (en) Residue amplifier
JPH0685562A (en) Comparator with offset cancel circuit
JP2774120B2 (en) Amplifier circuit layout
WO1981000928A1 (en) Sample and hold circuit with offset cancellation
JP3276512B2 (en) Differential amplifier circuit
JP4569027B2 (en) Sample hold circuit and AD converter using the circuit
JP2007110233A (en) Operational amplifier
JPH05218872A (en) Comparator circuit and driving method for the circuit