JPH05335425A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05335425A JPH05335425A JP13734092A JP13734092A JPH05335425A JP H05335425 A JPH05335425 A JP H05335425A JP 13734092 A JP13734092 A JP 13734092A JP 13734092 A JP13734092 A JP 13734092A JP H05335425 A JPH05335425 A JP H05335425A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- metal
- substrate
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、半導体集積回路の多層配線構造におけるコン
タクトホール底部の表面処理方法とコンタクトホールの
配線埋め込み方法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a surface treatment method for a bottom portion of a contact hole and a contact hole wiring embedding method in a multilayer wiring structure of a semiconductor integrated circuit.
【0002】[0002]
【従来の技術】半導体集積回路の集積度向上に伴って層
間絶縁層に形成されるコンタクトホールが微細化し、微
細化したコンタクトホールを埋めて形成されるアルミニ
ウム配線の信頼性が大きな問題となってきた。微細コン
タクトホールそのものは異方性エッチングによって実現
できるが、コンタクトホールが微細化するとアスペクト
比が大きくなるため、そこに形成されるアルミニウム配
線の被覆性が極端に悪くなる。2. Description of the Related Art As the degree of integration of semiconductor integrated circuits has improved, contact holes formed in an interlayer insulating layer have been miniaturized, and the reliability of aluminum wiring formed by filling the miniaturized contact holes has become a serious problem. It was The fine contact hole itself can be realized by anisotropic etching. However, as the contact hole becomes finer, the aspect ratio becomes large, so that the coverage of the aluminum wiring formed there is extremely deteriorated.
【0003】被覆性の低下を防ぐ方法として、コンタク
トホールにテーパをつける方法が知られている。また、
アルゴンイオンスパッタエッチング法を使用してコンタ
クトホール底部をクリーニングして、コンタクトホール
に露出する下層アルミニウム配線の表面に形成されてい
る酸化物を除去してからコンタクトホールを埋めて上層
アルミニウム配線を形成する方法が広く使用されてい
る。As a method of preventing the deterioration of the covering property, a method of tapering a contact hole is known. Also,
The bottom of the contact hole is cleaned using an argon ion sputter etching method to remove the oxide formed on the surface of the lower layer aluminum wiring exposed in the contact hole, and then the contact hole is filled to form the upper layer aluminum wiring. The method is widely used.
【0004】[0004]
【発明が解決しようとする課題】ところで、コンタクト
ホール底部をクリーニングするためにアルゴンイオンス
パッタエッチングを実施すると、コンタクトホール側壁
のテーパー部でスパッタされた絶縁物(の原子)がコン
タクトホール底部に再堆積して薄い絶縁層が形成され、
下層配線と上層配線とのコンタクト不良発生の原因とな
る。そして、この再堆積の量はテーパの角度に依存し、
60〜70°付近で最大となる。なお、この傾向はコン
タクトホールの微細化が進むとますます顕著になる。ま
た、スパッタエッチング後に熱処理(450℃)を施す
と、テーパー角が70°以下の場合にコンタクト抵抗が
急激に増大する傾向がある。When argon ion sputter etching is performed to clean the bottom of the contact hole, insulators (atoms) sputtered at the tapered portion of the side wall of the contact hole are redeposited on the bottom of the contact hole. To form a thin insulating layer,
This may cause a contact failure between the lower layer wiring and the upper layer wiring. And the amount of this redeposition depends on the taper angle,
The maximum is around 60 to 70 °. Note that this tendency becomes more remarkable as the contact holes become finer. Further, when heat treatment (450 ° C.) is performed after sputter etching, the contact resistance tends to rapidly increase when the taper angle is 70 ° or less.
【0005】なお、今後さらに高集積化が進むと、コン
タクトホールのテーパー形状にも制限がでてきて、側壁
が垂直形状のコンタクトホールを使用する必要性が出て
くる。よって、垂直形状のコンタクトホールにおいても
被覆性の良好な配線を形成する技術が望まれる。As the degree of integration is further increased in the future, the tapered shape of the contact hole is also restricted, and it becomes necessary to use the contact hole whose side wall is vertical. Therefore, a technique for forming a wiring having good coverage even in a vertical contact hole is desired.
【0006】本発明の目的は、コンタクトホール底部の
クリーニング時にコンタクトホール底部に絶縁層が形成
されないようにし、また、垂直形状のコンタクトホール
の場合にもそこに埋め込まれる配線の被覆性が良好にな
るようにして、信頼性の高い多層配線を形成する方法を
提供することにある。An object of the present invention is to prevent an insulating layer from being formed at the bottom of the contact hole at the time of cleaning the bottom of the contact hole, and also in the case of a vertically shaped contact hole, the coverage of the wiring embedded therein is improved. Thus, it is to provide a method for forming a highly reliable multilayer wiring.
【0007】[0007]
【課題を解決するための手段】上記の目的は、基板
(1)上に形成された第1の導電層(5)上に絶縁層
(6)を形成し、この絶縁層(6)にコンタクトホール
(7)を形成し、このコンタクトホール(7)の側壁に
金属層(8)を形成した後、前記の基板(1)に垂直方
向にエッチングビームを入射して前記のコンタクトホー
ル(7)の底部をイオンミリングによる表面処理をな
し、次いで、前記の基板(1)をエッチングビームの入
射方向に対してコンタクトホール底部がエッチングされ
ない角度まで傾斜させて、前記のコンタクトホール
(7)の側壁に形成された前記の金属層(8)のみをエ
ッチングして、このエッチングされた金属層(8)の金
属を前記のコンタクトホール(7)の底部に埋め込み、
前記の金属層(8)の金属が底部に埋め込まれた前記の
コンタクトホール(7)を埋めて前記の絶縁層(6)上
に第2の導電層(9)を形成する工程を有する半導体装
置の製造方法によって達成される。The above-mentioned object is to form an insulating layer (6) on a first conductive layer (5) formed on a substrate (1) and to contact this insulating layer (6). After forming a hole (7) and forming a metal layer (8) on the side wall of the contact hole (7), an etching beam is vertically incident on the substrate (1) to contact the contact hole (7). Is subjected to a surface treatment by ion milling, and then the substrate (1) is inclined to the side wall of the contact hole (7) by inclining the substrate (1) with respect to the incident direction of the etching beam to an angle at which the bottom of the contact hole is not etched. Only the formed metal layer (8) is etched, and the metal of the etched metal layer (8) is embedded in the bottom of the contact hole (7),
Semiconductor device comprising a step of filling the contact hole (7) having the metal of the metal layer (8) buried in the bottom to form a second conductive layer (9) on the insulating layer (6). It is achieved by the manufacturing method of.
【0008】なお、前記のコンタクトホール(7)の底
部の表面処理工程と前記のコンタクトホール(7)の底
部に金属を埋め込む工程とは、同一の反応容器内におい
て連続してなすことが好ましく、そして、前記の第1の
導電層(5)はシリコン層またはアルミニウム層であ
り、前記の第2の導電層(9)はアルミニウム層である
ことが多い。また、前記の金属層(8)は、チタン、タ
ングステン、モリブデン、タンタル等の高融点金属の群
から選ばれた金属またはこの金属の窒化物よりなること
が好ましい。It is preferable that the surface treatment step of the bottom of the contact hole (7) and the step of embedding a metal in the bottom of the contact hole (7) are successively performed in the same reaction vessel. The first conductive layer (5) is often a silicon layer or an aluminum layer, and the second conductive layer (9) is often an aluminum layer. The metal layer (8) is preferably made of a metal selected from the group of refractory metals such as titanium, tungsten, molybdenum and tantalum, or a nitride of this metal.
【0009】[0009]
【作用】図1(a)に示すように、絶縁層6に形成され
たコンタクトホール7の側壁に金属層8を形成し、イオ
ンミリング法を使用して基板1に対して垂直方向にアル
ゴンイオンビームを照射してコンタクトホール7の底部
の表面処理をすれば、コンタクトホール7の側壁上部の
エッジ部が金属層8で覆われているため、たとえこのエ
ッジ部がエッチングされてコンタクトホール7の底部に
再堆積しても、再堆積物が金属であるため、コンタクト
ホール7を埋めて形成される上層配線(図示せず。)と
下層配線5との間でコンタクト不良が発生することはな
い。As shown in FIG. 1A, a metal layer 8 is formed on the side wall of the contact hole 7 formed in the insulating layer 6, and argon ions are vertically applied to the substrate 1 by using an ion milling method. When the surface treatment of the bottom of the contact hole 7 is performed by irradiating the beam, the edge of the upper side wall of the contact hole 7 is covered with the metal layer 8. Therefore, even if this edge is etched, the bottom of the contact hole 7 is etched. Even if it is redeposited, since the redeposit is a metal, a contact failure does not occur between the upper layer wiring (not shown) formed by filling the contact hole 7 and the lower layer wiring 5.
【0010】引き続き、図1(b)に示すように、コン
タクトホール7の底部がエッチングされないように、基
板1をアルゴンイオンビームの入射方向に対して傾け
て、コンタクトホール7の側壁に形成されている金属層
8をスパッタエッチングすると、スパッタされた金属原
子はコンタクトホール7の底部と側壁とに再堆積し、図
1(c)に示すように、コンタクトホール7の底部に埋
め込まれる。Subsequently, as shown in FIG. 1B, the substrate 1 is formed on the side wall of the contact hole 7 by inclining the substrate 1 with respect to the incident direction of the argon ion beam so that the bottom of the contact hole 7 is not etched. When the metal layer 8 present is sputter-etched, the sputtered metal atoms are redeposited on the bottom and side walls of the contact hole 7 and buried in the bottom of the contact hole 7 as shown in FIG.
【0011】上記の結果、コンタクトホール7の底部は
クリーニングされ、且つコンタクトホール7を埋めて絶
縁層6上に形成される上層配線の被覆性は極めて良好に
なる。As a result of the above, the bottom of the contact hole 7 is cleaned, and the coverage of the upper wiring formed on the insulating layer 6 by filling the contact hole 7 becomes extremely good.
【0012】[0012]
【実施例】以下、図面を参照して、本発明の一実施例に
係る多層配線の形成方法について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of forming a multi-layer wiring according to an embodiment of the present invention will be described below with reference to the drawings.
【0013】図2参照 シリコン基板1の一部領域に拡散層2を形成し、次い
で、全面に二酸化シリコン層3を1.0μm厚に形成
し、拡散層2上の二酸化シリコン層3にコンタクトホー
ル4を形成する。Referring to FIG. 2, a diffusion layer 2 is formed on a partial region of a silicon substrate 1, and then a silicon dioxide layer 3 is formed on the entire surface to a thickness of 1.0 μm. A contact hole is formed in the silicon dioxide layer 3 on the diffusion layer 2. 4 is formed.
【0014】スパッタ法を使用して、コンタクトホール
4を埋めて二酸化シリコン層3上にアルミニウム層5を
7000Å厚に堆積し、これをパターニングして下層配
線を形成する。By using a sputtering method, the contact hole 4 is filled up, an aluminum layer 5 is deposited on the silicon dioxide layer 3 to a thickness of 7,000 Å, and this is patterned to form a lower layer wiring.
【0015】CVD法を使用して全面に二酸化シリコン
層6を1.0μm厚に形成し、フォトリソグラフィー法
を使用して下層配線5上の二酸化シリコン層6に直径
1.0μmのコンタクトホール7を形成する。A silicon dioxide layer 6 having a thickness of 1.0 μm is formed on the entire surface by a CVD method, and a contact hole 7 having a diameter of 1.0 μm is formed in the silicon dioxide layer 6 on the lower wiring 5 by a photolithography method. Form.
【0016】コンタクトホール7の側壁を含む二酸化シ
リコン層6上に窒化チタン(TiN)層を1000Å厚
に形成する。次いで、プラズマエッチング法を使用し
て、反応室に塩素ガスを100SCCM供給して反応室
圧力を1.0mTorrとし、300Wのプラズマ放電々力
を印加してプラズマエッチングをなし、コンタクトホー
ル7の側壁を除く領域から窒化チタン層を除去してコン
タクトホール7の側壁に窒化チタン層8を形成する。A titanium nitride (TiN) layer having a thickness of 1000 Å is formed on the silicon dioxide layer 6 including the side wall of the contact hole 7. Then, using a plasma etching method, 100 SCCM of chlorine gas is supplied to the reaction chamber to set the pressure in the reaction chamber to 1.0 mTorr, and a plasma discharge force of 300 W is applied to perform plasma etching to remove the side wall of the contact hole 7. The titanium nitride layer is removed from the removed region to form a titanium nitride layer 8 on the side wall of the contact hole 7.
【0017】以下、コンタクトホールの近傍を拡大した
図1を参照してこれ以降の工程を説明する。なお、図2
に示した部材と同一の部材は同一記号で示してある。 図1(a)参照 イオンミリング法を使用して、アルゴンイオンビームを
基板に直角方向に照射してコンタクトホール7の底部に
露出する下層配線5上から酸化膜を除去する。このと
き、コンタクトホール7の側壁に形成されている窒化チ
タン層8の上端部がスパッタされてコンタクトホール7
の底部に薄く堆積する。The subsequent steps will be described below with reference to FIG. 1 in which the vicinity of the contact hole is enlarged. Note that FIG.
The same members as the members shown in FIG. See FIG. 1A. Using an ion milling method, the substrate is irradiated with an argon ion beam at a right angle to remove the oxide film from the lower wiring 5 exposed at the bottom of the contact hole 7. At this time, the upper end portion of the titanium nitride layer 8 formed on the side wall of the contact hole 7 is sputtered and the contact hole 7
A thin deposit on the bottom of the.
【0018】図1(b)参照 続いて、コンタクトホール7の底部がエッチングされな
い角度に基板1を傾斜させて、2.5〜4.0mA/c
m2 の電流密度を有するアルゴンイオンビームを照射し
てコンタクトホール7の側壁に形成されている窒化チタ
ン層8をスパッタエッチングする。なお、コンタクトホ
ール7の側壁の全周をスパッタエッチングするように、
基板1をコンタクトホール7の中心線A−A’を回転軸
として回転させるものとする。また、本実施例において
は、基板1とイオンビーム入射方向とのなす角φを39
°以下にすればコンタクトホール7の底部はエッチング
されない。Next, referring to FIG. 1 (b), the substrate 1 is tilted at an angle such that the bottom of the contact hole 7 is not etched, and the substrate 1 is 2.5 to 4.0 mA / c.
The titanium nitride layer 8 formed on the side wall of the contact hole 7 is sputter-etched by irradiating an argon ion beam having a current density of m 2 . In addition, so that the entire circumference of the side wall of the contact hole 7 is sputter-etched,
The substrate 1 is rotated about the center line AA ′ of the contact hole 7 as a rotation axis. In addition, in this embodiment, the angle φ formed between the substrate 1 and the ion beam incident direction is 39
If the angle is less than 0 °, the bottom of the contact hole 7 is not etched.
【0019】図1(c)参照 スパッタエッチングされた窒化チタン層8がコンタクト
ホール7の底部に堆積して図1(c)に示す形状にコン
タクトホール7が埋め込まれる。1C, the titanium nitride layer 8 sputter-etched is deposited on the bottom of the contact hole 7, and the contact hole 7 is embedded in the shape shown in FIG. 1C.
【0020】図3参照 スパッタ法を使用して、コンタクトホール7を埋めて二
酸化シリコン層6上にアルミニウム層9を形成し、これ
をパターニングして下層配線5に接続する上層配線9を
形成する。Referring to FIG. 3, by using the sputtering method, an aluminum layer 9 is formed on the silicon dioxide layer 6 by filling the contact hole 7, and the aluminum layer 9 is patterned to form an upper layer wiring 9 connected to the lower layer wiring 5.
【0021】[0021]
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、コンタクトホールの側壁
に金属層を形成してコンタクトホール底部の表面処理を
実行するので、表面処理時にコンタクトホール底部に絶
縁物が再堆積することがない。また、コンタクトホール
側壁に形成された金属をスパッタエッチングすることに
よってコンタクトホール底部に金属が埋め込まれるの
で、このコンタクトホールを埋めて上層配線を形成した
ときの被覆性は良好になり、信頼性の高い多層配線が形
成される。As described above, in the method of manufacturing a semiconductor device according to the present invention, the metal layer is formed on the side wall of the contact hole to perform the surface treatment on the bottom portion of the contact hole. Insulation does not redeposit on the surface. Further, since the metal formed on the side wall of the contact hole is sputter-etched to fill the bottom of the contact hole with the metal, the coverage when the contact hole is filled and the upper layer wiring is formed is good, and the reliability is high. Multilayer wiring is formed.
【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】本発明に係る多層配線形成工程説明図である。FIG. 2 is a diagram illustrating a multilayer wiring forming process according to the present invention.
【図3】本発明に係る多層配線形成工程説明図である。FIG. 3 is an explanatory diagram of a multilayer wiring forming process according to the present invention.
1 基板 2 拡散層 3・6 絶縁層(二酸化シリコン層) 4・7 コンタクトホール 5 第1の導電層(アルミニウム層) 8 金属層(窒化チタン層) 9 第2の導電層(アルミニウム層) 1 Substrate 2 Diffusion Layer 3.6 Insulation Layer (Silicon Dioxide Layer) 4.7 Contact Hole 5 First Conductive Layer (Aluminum Layer) 8 Metal Layer (Titanium Nitride Layer) 9 Second Conductive Layer (Aluminum Layer)
Claims (4)
(5)上に絶縁層(6)を形成し、 該絶縁層(6)にコンタクトホール(7)を形成し、 該コンタクトホール(7)の側壁に金属層(8)を形成
し、 前記基板(1)に垂直方向にエッチングビームを入射し
て前記コンタクトホール(7)の底部をイオンミリング
による表面処理をなし、 前記基板(1)をエッチングビームの入射方向に対して
コンタクトホール底部をエッチングしない角度まで傾斜
させて、前記コンタクトホール(7)の側壁に形成され
た前記金属層(8)のみをエッチングして、該エッチン
グされた金属層(8)の金属を前記コンタクトホール
(7)の底部に埋め込み、 前記金属層(8)の金属が底部に埋め込まれた前記コン
タクトホール(7)を埋めて前記絶縁層(6)上に第2
の導電層(9)を形成する工程を有することを特徴とす
る半導体装置の製造方法。1. An insulating layer (6) is formed on a first conductive layer (5) formed on a substrate (1), and a contact hole (7) is formed in the insulating layer (6). A metal layer (8) is formed on a sidewall of the contact hole (7), an etching beam is incident on the substrate (1) in a vertical direction, and the bottom of the contact hole (7) is surface-treated by ion milling; The substrate (1) is tilted with respect to the incident direction of the etching beam to an angle at which the bottom of the contact hole is not etched, and only the metal layer (8) formed on the sidewall of the contact hole (7) is etched. The metal of the etched metal layer (8) is embedded in the bottom of the contact hole (7), the metal of the metal layer (8) is embedded in the contact hole (7) embedded in the bottom, and the insulating layer is formed. The second on 6)
2. A method of manufacturing a semiconductor device, comprising the step of forming a conductive layer (9).
面処理工程と前記コンタクトホール(7)の底部に金属
を埋め込む工程とは、同一の反応容器内において連続し
てなすことを特徴とする請求項1記載の半導体装置の製
造方法。2. The step of surface-treating the bottom of the contact hole (7) and the step of embedding a metal in the bottom of the contact hole (7) are performed continuously in the same reaction vessel. Item 1. A method of manufacturing a semiconductor device according to item 1.
たはアルミニウム層であり、前記第2の導電層(9)は
アルミニウム層であることを特徴とする請求項1または
2記載の半導体装置の製造方法。3. The semiconductor according to claim 1, wherein the first conductive layer (5) is a silicon layer or an aluminum layer, and the second conductive layer (9) is an aluminum layer. Device manufacturing method.
テン、モリブデン、タンタル等の高融点金属の群から選
ばれた金属または該金属の窒化物よりなることを特徴と
する請求項1、2、または、3記載の半導体装置の製造
方法。4. The metal layer (8) is made of a metal selected from the group of refractory metals such as titanium, tungsten, molybdenum and tantalum, or a nitride of the metal. Or the method for manufacturing a semiconductor device according to the item 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13734092A JPH05335425A (en) | 1992-05-29 | 1992-05-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13734092A JPH05335425A (en) | 1992-05-29 | 1992-05-29 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05335425A true JPH05335425A (en) | 1993-12-17 |
Family
ID=15196362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13734092A Withdrawn JPH05335425A (en) | 1992-05-29 | 1992-05-29 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05335425A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101013434B1 (en) * | 2008-03-28 | 2011-02-14 | 성균관대학교산학협력단 | Method for fabricating EMI shielding filter and Structure of EMI shielding filter |
-
1992
- 1992-05-29 JP JP13734092A patent/JPH05335425A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101013434B1 (en) * | 2008-03-28 | 2011-02-14 | 성균관대학교산학협력단 | Method for fabricating EMI shielding filter and Structure of EMI shielding filter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6352921B1 (en) | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization | |
US5786272A (en) | Metallization over tungsten plugs | |
US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
JPH08204005A (en) | Semiconductor device and its manufacturing method | |
US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
KR20000048295A (en) | Interconnect structure of semiconductor device and method for manufacturing same | |
JPH0682759B2 (en) | Method of forming conductive stud | |
JPH09275142A (en) | Method for filling cavity of semiconductor at low temperature and low pressure | |
JP4949551B2 (en) | A barrier layer tuned to improve the electrical transfer resistance of copper interconnects | |
US6169036B1 (en) | Method for cleaning via openings in integrated circuit manufacturing | |
US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
US20040127014A1 (en) | Method of improving a barrier layer in a via or contact opening | |
JP3133842B2 (en) | Method of manufacturing multilayer wiring structure | |
US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
JP2001053026A (en) | Manufacture of semiconductor device | |
JPH11312734A (en) | Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer | |
JPH05335425A (en) | Manufacture of semiconductor device | |
JP2009004633A (en) | Multilayer interconnection structure and method of manufacturing the same | |
JPH1116914A (en) | Mutual connection method for semiconductor device and constitution body | |
JP2005228818A (en) | Method for manufacturing semiconductor device | |
KR100373193B1 (en) | Method for the fabrication of contacts in an integrated circuit device | |
KR100189967B1 (en) | Multilayer connection method of semiconductor device | |
JPH05315458A (en) | Manufacture of semiconductor device | |
JPH11233517A (en) | Copper wiring in semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |