JPH05325114A - Vtr recording circuit - Google Patents
Vtr recording circuitInfo
- Publication number
- JPH05325114A JPH05325114A JP4148471A JP14847192A JPH05325114A JP H05325114 A JPH05325114 A JP H05325114A JP 4148471 A JP4148471 A JP 4148471A JP 14847192 A JP14847192 A JP 14847192A JP H05325114 A JPH05325114 A JP H05325114A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- video head
- transistors
- rotary transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、VTR(Video Tape R
ecorder;磁気録画機)記録回路に関し、より詳細に
は、記録信号の直流バイアス電流を阻止し、ビデオヘッ
ドの着磁をなくすようにしたVTR記録回路に関する。The present invention relates to a VTR (Video Tape R).
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ecorder (magnetic recorder) recording circuit, and more particularly to a VTR recording circuit that blocks a DC bias current of a recording signal and eliminates the magnetization of a video head.
【0002】[0002]
【従来の技術】図2は、従来のVTR記録回路を示す図
で、図中、11aはSP(Standard Play)ビデオヘッ
ド(L)、11bはSPビデオヘッド(R)、12aは
EP(Extended Play)ビデオヘッド(L)、12bは
EPビデオヘッド(R)、13はロータリトランス、1
4は再生ヘッドアンプICである。記録信号はトランジ
スタTr1,Tr2,Tr3のドライブ回路を通る。標準モー
ド記録の場合は、記録信号はスイッチトランジスタTr4
を通り、ロータリトランス13を流れ、トランジスタT
r6,Tr7で信号アースに接続される。前記ロータリトラ
ンス13を通過した記録信号は、SPビデオヘッド11
a,11bを流れてテープに記録されるが、3倍ヘッド
側には電流が流れないようスイッチトランジスタTr8が
オフしている。2. Description of the Related Art FIG. 2 is a diagram showing a conventional VTR recording circuit, in which 11a is an SP (Standard Play) video head (L), 11b is an SP video head (R), and 12a is an EP (Extended Play). ) Video head (L), 12b EP video head (R), 13 rotary transformer,
Reference numeral 4 is a reproducing head amplifier IC. The recording signal passes through the drive circuit of the transistors Tr 1 , Tr 2 , Tr 3 . In the case of standard mode recording, the recording signal is the switch transistor Tr 4
Through the rotary transformer 13 and the transistor T
Connected to signal ground with r 6 and Tr 7 . The recording signal that has passed through the rotary transformer 13 is the SP video head 11
The data is recorded on the tape after flowing through a and 11b, but the switch transistor Tr 8 is turned off so that no current flows on the triple head side.
【0003】また、3倍モード記録の場合は、トランジ
スタTr4はオフで、トランジスタTr8はオンしてロータ
リトランス13を通り、トランジスタTr10,Tr11で信
号アースに接続される。前記ロータリトランス13を通
過した記録信号は、EPビデオヘッド12a,12bを
流れてテープに記録される。トランジスタTr1,Tr2,
Tr3のドライブ回路から出力される信号には直流バイア
ス電圧が加わっており、直流をカットするために、コン
デンサC1,C2がSPビデオヘッド側及びEPビデオヘ
ッド側に各々入っている。この場合の充・放電電流は図
中の矢印のように流れる。In the case of the triple mode recording, the transistor Tr 4 is off, the transistor Tr 8 is on, passes through the rotary transformer 13, and is connected to the signal ground by the transistors Tr 10 and Tr 11 . The recording signal that has passed through the rotary transformer 13 flows through the EP video heads 12a and 12b and is recorded on the tape. Transistors Tr 1 , Tr 2 ,
A DC bias voltage is applied to the signal output from the drive circuit of Tr 3 , and capacitors C 1 and C 2 are respectively placed on the SP video head side and the EP video head side in order to cut the direct current. The charge / discharge current in this case flows as shown by the arrow in the figure.
【0004】[0004]
【発明が解決しようとする課題】前述のように、従来の
VTR記録回路においては、記録時の直流バイアス電圧
の立ち上り時と記録時に標準モード←→3倍モード記録
を切り換える時に、直流カットコンデンサC1,C2に充
・放電の大電流が流れ、ビデオヘッド側へもこの電流が
流れることによりビデオヘッドが着磁し、ビデオヘッド
の性能に重大な影響を及ぼす。これを防止するために、
充・放電による大電流を流さない工夫が必要となってく
る。As described above, in the conventional VTR recording circuit, the DC cut capacitor C is used when switching between the standard mode ← → triple mode recording at the rising of the DC bias voltage during recording and during recording. A large charging / discharging current flows in 1 and C 2 , and this current also flows in the video head side, so that the video head is magnetized, and the performance of the video head is seriously affected. To prevent this,
It is necessary to devise a method that does not allow a large current to flow through charging and discharging.
【0005】本発明は、このような実情に鑑みてなされ
たもので、ロータリトランスに接続される信号ラインに
カップリング電解コンデンサを使わないで、記録信号の
直流バイアス電流を阻止し、ビデオヘッドの着磁を防ぐ
ようにしたVTR記録回路を提供することを目的として
いる。The present invention has been made in view of the above situation, and blocks a DC bias current of a recording signal without using a coupling electrolytic capacitor in a signal line connected to a rotary transformer, and It is an object of the present invention to provide a VTR recording circuit that prevents magnetization.
【0006】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するために、記録信号をドライブするドライブ回路
と、該ドライブ回路による記録信号と直流バイアス電圧
が加えられるロータリトランスと、前記ドライブ回路の
直流バイアス電圧と同じ電圧が印加される信号アースス
イッチトランジスタとが設けられている。To achieve the above object, the present invention provides a drive circuit for driving a recording signal, a rotary transformer to which a recording signal and a DC bias voltage are applied by the drive circuit, and the drive circuit. And a signal ground switch transistor to which the same voltage as the DC bias voltage is applied.
【0007】[0007]
【作用】トランジスタTr1,Tr2,Tr3のドライブ回路
からの記録信号と共に直流バイアス電圧をロータリトラ
ンスに加え、SPビデオヘッド側の信号アーススイッチ
トランジスタTr6,Tr7と、EPビデオヘッド側の信号
アーススイッチトランジスタTr10,Tr11のエミッタを
共通化してドライブ回路のトランジスタTr3のエミッタ
電圧と同じバイアス電源を設ける。前記信号アーススイ
ッチトランジスタTr6,Tr7,Tr10,Tr11の共通エミ
ッタを接続することにより、直流バイアス電流を阻止す
ることができる。A DC bias voltage is applied to the rotary transformer together with the recording signal from the drive circuit of the transistors Tr 1 , Tr 2 and Tr 3 so that the signal ground switch transistors Tr 6 and Tr 7 on the SP video head side and the EP video head side are connected. The emitters of the signal ground switch transistors Tr 10 and Tr 11 are made common, and the same bias power supply as the emitter voltage of the transistor Tr 3 of the drive circuit is provided. By connecting the common emitter of the signal ground switch transistor Tr 6, Tr 7, Tr 10 , Tr 11, it is possible to prevent the DC bias current.
【0008】[0008]
【実施例】実施例について、図面を参照して以下に説明
する。図1は、本発明によるVTR記録回路の一実施例
を説明するための構成図で、図中、1aはSPビデオヘ
ッド(L)、1bはSPビデオヘッド(R)、2aはE
Pビデオヘッド(L)、2bはEPビデオヘッド
(R)、3はロータリトランス、4は再生ヘッドアンプ
IC、Tr1〜Tr3は記録信号のドライブトランジスタ、
Tr4は標準記録モードでオンするスイッチトランジス
タ、Tr6,Tr7は標準記録モードでオンする信号アース
スイッチトランジスタ、Tr8は3倍記録モードでオンす
るスイッチトランジスタ、Tr10,Tr11は3倍記録モー
ドでオンする信号アーススイッチトランジスタ、Tr5,
Tr9は再生でオンするスイッチトランジスタ、C1,C2
は記録信号に加わっている直流バイアス電圧を阻止する
カップリングコンデンサ、C3は共通エミッタからアー
スへ記録信号を流すコンデンサである。Embodiments will be described below with reference to the drawings. FIG. 1 is a block diagram for explaining an embodiment of a VTR recording circuit according to the present invention, in which 1a is an SP video head (L), 1b is an SP video head (R), and 2a is E.
P video heads (L), 2b the EP video heads (R), 3 is a rotary transformer, the reproducing head amplifier IC, drive transistor Tr 1 to Tr 3 is recording signal 4,
Tr 4 is a switch transistor which is turned on in the standard recording mode, Tr 6 and Tr 7 are signal ground switch transistors which are turned on in the standard recording mode, Tr 8 is a switch transistor which is turned on in the triple recording mode, and Tr 10 and Tr 11 are triple. Signal ground switch transistor that turns on in recording mode, Tr 5 ,
Tr 9 is a switch transistor which is turned on by reproduction, C 1 and C 2
Is a coupling capacitor for blocking the DC bias voltage applied to the recording signal, and C 3 is a capacitor for flowing the recording signal from the common emitter to the ground.
【0009】記録信号は、ドライブトランジスタTr1の
ベースに印加され、Tr1,Tr2,Tr3によるドライブ回
路で低インピーダンス信号となり、標準記録モードでオ
ンするスイッチトランジスタTr4と、3倍記録モードで
オンするスイッチトランジスタTr8で切替えられる。標
準モード記録の場合は、前記記録信号と直流バイアス電
圧と共にスイッチトランジスタTr4とロータリトランス
3を通り、信号電流だけが信号アーススイッチトランジ
スタTr6,Tr7のエミッタからカップリングコンデンサ
C3を通りアースへ流れるが、該信号アーススイッチト
ランジスタTr6,Tr7のエミッタはドライブ回路の直流
バイアス電圧と同じ電圧が印加されているため、直流バ
イアス電流は流れないようになる。The recording signal is applied to the base of the drive transistor Tr 1 and becomes a low impedance signal in the drive circuit of Tr 1 , Tr 2 , Tr 3 and the switch transistor Tr 4 which is turned on in the standard recording mode and the triple recording mode. It is switched by the switch transistor Tr 8 which is turned on. In the case of standard mode recording, only the signal current passes through the switch transistor Tr 4 and the rotary transformer 3 together with the recording signal and the DC bias voltage, and only the signal current flows from the emitters of the signal ground switch transistors Tr 6 and Tr 7 to the coupling capacitor C 3 and is grounded. However, since the same voltage as the DC bias voltage of the drive circuit is applied to the emitters of the signal ground switch transistors Tr 6 and Tr 7 , the DC bias current does not flow.
【0010】また、3倍モード記録の場合は、記録信号
と直流バイアス電圧と共にスイッチトランジスタTr8と
ロータリトランス3を通り、信号電流だけが信号アース
スイッチトランジスタTr10,Tr11のエミッタからカッ
プリングコンデンサC3を通りアースへ流れるが、該信
号アーススイッチトランジスタTr10,Tr11のエミッタ
はドライブ回路の直流バイアス電圧と同じ電圧が印加さ
れているため、直流バイアス電流は流れないようにな
る。Further, in the case of the triple mode recording, only the signal current passes through the switch transistor Tr 8 and the rotary transformer 3 together with the recording signal and the DC bias voltage from the emitters of the signal earth switch transistors Tr 10 and Tr 11 to the coupling capacitor. Although it flows through C 3 to the ground, the DC bias current does not flow because the same voltage as the DC bias voltage of the drive circuit is applied to the emitters of the signal ground switch transistors Tr 10 and Tr 11 .
【0011】SPビデオヘッド側の信号アーススイッチ
トランジスタTr6,Tr7と、EPビデオヘッド側の信号
アーススイッチトランジスタTr10,Tr11のエミッタに
常にバイアス電圧を加えてあるために、記録信号バイア
スの有無並びに記録時の標準モード,3倍モードの切換
に際しても充・放電電流の発生がなくなる。Since a bias voltage is always applied to the emitters of the signal ground switch transistors Tr 6 and Tr 7 on the SP video head side and the signal ground switch transistors Tr 10 and Tr 11 on the EP video head side, a recording signal bias is applied. No charge / discharge current is generated when switching between the presence / absence and the standard mode or triple mode during recording.
【0012】なお、再生系は従来回路と同じ動作を行っ
ている。先ず、SP/EPビデオヘッドで磁気変換され
た再生信号は、ロータリトランス3を通り、再生ヘッド
アンプICに導かれて再生信号増幅を行う。その場合、
記録と逆にスイッチトランジスタTr5,Tr9がオンし
て、信号アーススイッチトランジスタTr6,Tr7,Tr
10,Tr11はオフとなっている。The reproducing system operates in the same manner as the conventional circuit. First, the reproduction signal magnetically converted by the SP / EP video head passes through the rotary transformer 3 and is guided to the reproduction head amplifier IC to amplify the reproduction signal. In that case,
Contrary to the recording, the switch transistors Tr 5 and Tr 9 are turned on, and the signal ground switch transistors Tr 6 , Tr 7 and Tr are turned on.
10 and Tr 11 are off.
【0013】このように、従来のVTR記録回路におい
ては、記録時の直流バイアス電流を阻止するために、カ
ップリング電解コンデンサを使っていたが、記録回路の
トランジスタの立ち上り時及び記録中のテープスピード
切替時に、前記カップリング電解コンデンサの充・放電
電流が流れ、ビデオヘッドがこの電流によって着磁され
てしまった。これを防ぐために、コモンアース電圧を設
けて記録する様にしたため、カップリング電解コンデン
サが不用となり、ビデオヘッドの着磁が無くなった。As described above, in the conventional VTR recording circuit, the coupling electrolytic capacitor is used in order to prevent the DC bias current at the time of recording. At the time of switching, the charging / discharging current of the coupling electrolytic capacitor flows, and the video head is magnetized by this current. In order to prevent this, a common earth voltage is provided for recording, so that the coupling electrolytic capacitor becomes unnecessary and the video head is no longer magnetized.
【0014】[0014]
【発明の効果】本発明は、以上に説明したように構成さ
れているので、以下のような効果を奏する。すなわち、
信号アーススイッチトランジスタのエミッタにバイアス
電圧を印加することにより、記録信号のドライブ回路か
らロータリトランスと信号アーススイッチトランジスタ
との間に、コンデンサのような充・放電素子を使用せず
に回路動作ができることになり、充・放電によるビデオ
ヘッドの着磁を防げるため、ビデオヘッドの性能劣化を
なくすことができる。Since the present invention is constructed as described above, it has the following effects. That is,
By applying a bias voltage to the emitter of the signal ground switch transistor, it is possible to operate the circuit from the drive circuit of the recording signal between the rotary transformer and the signal ground switch transistor without using a charging / discharging element such as a capacitor. Since the magnetization of the video head due to charging / discharging can be prevented, the performance deterioration of the video head can be eliminated.
【図1】本発明によるVTR記録回路の一実施例を説明
するための構成図である。FIG. 1 is a configuration diagram for explaining an embodiment of a VTR recording circuit according to the present invention.
【図2】従来のVTR記録回路を示す図である。FIG. 2 is a diagram showing a conventional VTR recording circuit.
1a…SPビデオヘッド(L)、1b…SPビデオヘッ
ド(R)、2a…EPビデオヘッド(L)、2b…EP
ビデオヘッド(R)、3…ロータリトランス、4…再生
ヘッドアンプIC。1a ... SP video head (L), 1b ... SP video head (R), 2a ... EP video head (L), 2b ... EP
Video head (R), 3 ... rotary transformer, 4 ... playback head amplifier IC.
Claims (1)
と、該ドライブ回路による記録信号と直流バイアス電圧
が加えられるロータリトランスと、前記ドライブ回路の
直流バイアス電圧と同じ電圧が印加される信号アースス
イッチトランジスタとから成ることを特徴とするVTR
記録回路。1. A drive circuit for driving a recording signal, a rotary transformer to which the recording signal by the driving circuit and a DC bias voltage are applied, and a signal ground switch transistor to which the same voltage as the DC bias voltage of the drive circuit is applied. VTR characterized by consisting of
Recording circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4148471A JPH05325114A (en) | 1992-05-15 | 1992-05-15 | Vtr recording circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4148471A JPH05325114A (en) | 1992-05-15 | 1992-05-15 | Vtr recording circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05325114A true JPH05325114A (en) | 1993-12-10 |
Family
ID=15453493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4148471A Pending JPH05325114A (en) | 1992-05-15 | 1992-05-15 | Vtr recording circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05325114A (en) |
-
1992
- 1992-05-15 JP JP4148471A patent/JPH05325114A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05325114A (en) | Vtr recording circuit | |
US4504874A (en) | Tape recorder | |
US5057948A (en) | Recording of digital signals on d.c.-erased magnetic tape | |
JPH079488Y2 (en) | Head switching device | |
JPH02226912A (en) | Switching circuit | |
JPH0548293Y2 (en) | ||
JP2603647Y2 (en) | Recording / playback switching circuit | |
JPH0413763Y2 (en) | ||
JPS5822258Y2 (en) | Tape recorder muting circuit | |
JP3021612B2 (en) | Magnetic recording / reproducing device | |
JP2509385Y2 (en) | Signal switching circuit in recording / reproducing device | |
KR200158912Y1 (en) | Audio signal protecting circuit | |
JPS5935864Y2 (en) | cassette tape recorder | |
JPH0633578Y2 (en) | Tape pre-coder miuteing circuit | |
JPH03269805A (en) | Head changeover device | |
JP2512955Y2 (en) | Video tape recorder | |
JP2583916B2 (en) | Recording / playback circuit | |
JPS5935868Y2 (en) | Tape recorder recording/playback switch | |
JP2828827B2 (en) | Recording and playback device | |
JPH0566642B2 (en) | ||
JPS63108502A (en) | Magnetic recording and reproducing device | |
JPH1074301A (en) | Recording/reproducing switching circuit | |
JPS5817506A (en) | Tape recorder | |
JPH06309612A (en) | Circuit for switching recording and reproducing | |
JPS58141407A (en) | Recording and reproducing circuit |