JPH05316729A - Controller for power source - Google Patents

Controller for power source

Info

Publication number
JPH05316729A
JPH05316729A JP12406992A JP12406992A JPH05316729A JP H05316729 A JPH05316729 A JP H05316729A JP 12406992 A JP12406992 A JP 12406992A JP 12406992 A JP12406992 A JP 12406992A JP H05316729 A JPH05316729 A JP H05316729A
Authority
JP
Japan
Prior art keywords
coil
voltage
output
comparator
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12406992A
Other languages
Japanese (ja)
Inventor
Masanobu Takahama
昌信 高濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12406992A priority Critical patent/JPH05316729A/en
Publication of JPH05316729A publication Critical patent/JPH05316729A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent saturation of a transformer at the time of starting a separately-excited flyback type switching power source. CONSTITUTION:When an output of a start/steady switching signal generator 5 is an L level, a triangular wave generator 6 outputs a triangular wave having a low frequency f1 to an inverting input terminal of a comparator 7. Further, a terminal (b) is selected at a switch SW, and a low voltage to be output from a pulse-width limiter 4 is input to a non-inverting input terminal of the comparator 7. Since the triangular wave to be input from the generator 6 to the inverting input terminal of the comparator 7 is extended at a lower part of its waveform (a low voltage part), a pulse having a small ratio of the pulse width to a period with the low frequency f1 is supplied from its output terminal to an FET 9 through a driver 8, and the FET 9 is turned ON/OFF.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、他励式フライバック型
スイッチング電源に用いて好適な電源制御装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control device suitable for a separately excited flyback type switching power supply.

【0002】[0002]

【従来の技術】図15は、従来の他励式フライバック型
スイッチング電源の一例の構成を示すブロック図であ
る。トランス2の1次側コイルLPは、スイッチ42を
介して電源(直流電源)viと並列に接続されている。
スイッチ42は、制御回路42の出力するパルス(PW
M波)に対応してON/OFFし、トランス2の1次側
コイルLPに流れる電流iPを制御(ON/OFF)す
る。
2. Description of the Related Art FIG. 15 is a block diagram showing the configuration of an example of a conventional separately excited flyback type switching power supply. The primary coil L P of the transformer 2 is connected via a switch 42 in parallel with the power source (DC power source) v i.
The switch 42 outputs a pulse (PW
ON / OFF corresponding to the M wave), and controls (ON / OFF) the current i P flowing through the primary coil L P of the transformer 2.

【0003】トランス2の2次側コイルLSは、ダイオ
ードD1を介して電流平滑用のコンデンサC1と並列に接
続されている。ダイオードD1は、トランス2の2次側
コイルLSに流れる電流iSを整流するためのダイオード
で、そのアノードがトランス2の2次側コイルLSの一
端に接続され、そのカソードがコンデンサC1の一端に
接続されている。
The secondary coil L S of the transformer 2 is connected in parallel with a current smoothing capacitor C 1 via a diode D 1 . The diode D 1 is a diode for rectifying the current i S flowing in the secondary coil L S of the transformer 2, its anode is connected to one end of the secondary coil L S of the transformer 2, and its cathode is the capacitor C. It is connected to one end of 1 .

【0004】制御回路41は、ダイオードD1とコンデ
ンサC1との接続点の電圧voを監視し、この電圧vo
所定の値Vになるように、スイッチ42をON/OFF
するパルスの幅を変えて、スイッチ42に出力する。
The control circuit 41 monitors the voltage v o at the connection point between the diode D 1 and the capacitor C 1, and turns on / off the switch 42 so that the voltage v o becomes a predetermined value V.
The pulse width to be changed is output to the switch 42.

【0005】なお、この他励式フライバック型スイッチ
ング電源においては、スイッチ42をON/OFFする
パルスの周期は一定であり、従ってスイッチ42がON
/OFF動作することにより電源にのるノイズ(スイッ
チングによるノイズ)の周波数も一定周波数だけにな
る。よって、容易にこのノイズを除去することができ、
ノイズののっていない電圧(電流)を提供することがで
きる。
In the separately-excited flyback type switching power supply, the period of the pulse for turning on / off the switch 42 is constant, so that the switch 42 is turned on.
By the ON / OFF operation, the frequency of noise (noise due to switching) on the power source becomes only a constant frequency. Therefore, this noise can be easily removed,
It is possible to provide a noise-free voltage (current).

【0006】このように構成される他励式フライバック
型スイッチング電源では、スイッチ42がON状態のと
き、コイルLPの両端に電圧viがかかり、 iP=(1/LP)∫vidt =(vi/LP)t (1) にしたがった電流iPが流れ、トランス2内(コイルLP
内およびコイルLS内)に磁束が発生する。
In the separately-excited flyback type switching power supply configured as described above, when the switch 42 is in the ON state, the voltage v i is applied to both ends of the coil L P , and i P = (1 / L P ) ∫v i dt = (v i / L P ) t A current i P according to (1) flows, and the current in the transformer 2 (coil L P
Magnetic flux is generated in the coil and in the coil L S.

【0007】スイッチ42がOFF状態になると、コイ
ルLPには電流が流れなくなり、トランス2内に発生し
た磁束が減少し始めるが、この磁束の変化(減少)に逆
らうように、コイルLSに電圧(逆起電力)が発生し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、 iS=−(1/LS)∫(vO+vF)dt =−((vO+vF)/LS)t (2) にしたがった電流iSが流れる。なお、電圧vFは、ダイ
オードD1における電圧降下、電圧vOは、コンデンサC
1の両端の電圧である。
When the switch 42 is turned off, no current flows in the coil L P , and the magnetic flux generated in the transformer 2 starts to decrease. However, in order to counter the change (decrease) in this magnetic flux, the coil L S does not. A voltage (back electromotive force) is generated, and in the order of coil L S → diode D 1 → capacitor C 1 → coil L S , i S =-(1 / L S ) ∫ (v O + v F ) dt =-( The current i S according to (v O + v F ) / L S ) t (2) flows. The voltage v F is the voltage drop in the diode D 1 and the voltage v O is the capacitor C
It is the voltage across 1 .

【0008】従って、図16に示すように、スイッチ4
2がON状態のときは、トランス2の1次側コイルLP
に、単位時間あたりvi/LPずつ増加する電流iPが流
れ、スイッチ42がOFF状態のときは、トランス2の
2次側コイルLSに、単位時間あたり(vO+vF)/LP
ずつ減少する電流iSが流れる。
Therefore, as shown in FIG.
When 2 is ON, the primary coil L P of transformer 2
, A current i P that increases by v i / L P per unit time flows, and when the switch 42 is in the OFF state, the secondary coil L S of the transformer 2 has (v O + v F ) / L per unit time. P
A current i S that gradually decreases flows.

【0009】トランス2の2次側に流れる電流(リップ
ル電流)iSは、コンデンサC1で平滑化されて、出力端
子10に接続される装置に供給される。
The current (ripple current) i S flowing through the secondary side of the transformer 2 is smoothed by the capacitor C 1 and supplied to the device connected to the output terminal 10.

【0010】[0010]

【発明が解決しようとする課題】ところで、図15の他
励式フライバック型スイッチング電源の起動直後におい
ては、平滑用のコンデンサC1にほとんど電荷がチャー
ジされていないので、即ち、 vO≒0 であるから、スイッチ42がOFF状態のときコイルL
Sを流れる電流iSは、式(2)より、 iS=−(vF/LS)t (3) となる。電圧vFは、ダイオードD1における電圧降下分
であるから、約0.7V前後であり、従って電流i
Sは、スイッチ42のOFF期間中にほとんど減少しな
い。
By the way, since the smoothing capacitor C 1 has almost no electric charge immediately after the start of the separately excited flyback type switching power supply shown in FIG. 15, that is, when v O ≈0. Therefore, when the switch 42 is in the OFF state, the coil L
From the equation (2), the current i S flowing through S is i S = − (v F / L S ) t (3). The voltage v F is about 0.7 V because it is the voltage drop in the diode D 1 , and therefore the current i
S hardly decreases during the OFF period of the switch 42.

【0011】よって、再びスイッチ42がON状態にな
ると、コイルLPにおいては、電流iSがコイルLSを流
れることによりトランス2内に発生していた磁束に対応
する電流iが、コイルLPに電圧viがかかることにより
流れる電流に重畳された、大きな電流iPが流れること
になる。
Therefore, when the switch 42 is turned on again, in the coil L P , the current i S flowing through the coil L S causes the current i corresponding to the magnetic flux generated in the transformer 2 to change to the coil L P. A large current i P , which is superimposed on the flowing current due to the voltage v i being applied to it, flows.

【0012】コンデンサC1は平滑用のコンデンサであ
るから、その容量は大きく、従ってコンデンサC1に電
荷がチャージされるまでに時間がかかるので、この間に
上述した動作が繰り返され(図17)、コイルLPに大
電流iPが流れてトランス2が飽和し、装置が破壊され
る課題があった。
Since the capacitor C 1 is a smoothing capacitor, its capacitance is large, and therefore it takes time for the capacitor C 1 to be charged. Therefore, the above operation is repeated during this period (FIG. 17), There has been a problem that a large current i P flows through the coil L P , the transformer 2 is saturated, and the device is destroyed.

【0013】そこで、コイルLPのインダクタンスを大
きくして、そこに流れる電流iPを制限し、トランス2
の飽和を防止する方法がある。しかしながら、コイルL
Pのインダクタンスを大きくするためには、コイルLP
物理的に大きく構成しなければならず、装置が大型化す
る課題があった。
Therefore, the inductance of the coil L P is increased to limit the current i P flowing therethrough, and the transformer 2
There is a method to prevent saturation. However, the coil L
In order to increase the inductance of P , the coil L P must be physically large, which causes a problem of increasing the size of the device.

【0014】本発明は、このような状況に鑑みてなされ
たものであり、装置が破壊されることを防止するととも
に、装置を小型に構成することができるようにするもの
である。
The present invention has been made in view of the above circumstances, and is intended to prevent the device from being destroyed and to make the device compact.

【0015】[0015]

【課題を解決するための手段】請求項1に記載の電源制
御装置は、他励式フライバック型スイッチング電源の1
次側コイルLPに流れる電流をスイッチングする、例え
ば電界効果トランジスタ9などのスイッチング素子に与
えるパルスの周期を起動時と定常時とで2段階に切り換
えるパルス周期切換手段としての起動/定常切換信号発
生器5(抵抗R31乃至R33、コンデンサC31、電源
R、およびコンパレータ21、または抵抗R4 1、抵抗
42、電源VTH、およびコンパレータ31)、三角波発
生器6、並びにコンパレータ7を備えることを特徴とす
る。
According to a first aspect of the present invention, there is provided a power supply control device for a separately excited flyback type switching power supply.
Generating a start / steady switching signal as pulse cycle switching means for switching the current flowing in the secondary coil L P , for example, switching the cycle of a pulse given to a switching element such as the field effect transistor 9 in two stages at startup and at steady state. vessel 5 (resistor R 31 to R 33, a capacitor C 31, the power source V R, and the comparator 21 or the resistor R 4 1, resistors R 42,, power V TH, and the comparator 31), the triangular wave generator 6, as well as the comparator 7 It is characterized by being provided.

【0016】この電源制御装置は、起動時に、電界効果
トランジスタ9に与えるパルスの周期に対するパルスの
幅の割合を制御するパルス幅制御手段としてのパルス幅
制限回路4(抵抗R21およびコンデンサC21、または電
源VL)、スイッチSW、並びにコンパレータ7をさら
に備えることができる。
This power supply control device has a pulse width limiting circuit 4 (resistor R 21 and capacitor C 21 , as pulse width control means for controlling the ratio of the pulse width to the period of the pulse given to the field effect transistor 9 at the time of start-up). Alternatively, the power source V L ), the switch SW, and the comparator 7 can be further provided.

【0017】[0017]

【作用】請求項1に記載の電源制御装置においては、他
励式フライバック型スイッチング電源の1次側コイルL
Pに流れる電流をスイッチングする電界効果トランジス
タ9に与えるパルスの周期を起動時と定常時とで2段階
に切り換える。従って、他励式フライバック型スイッチ
ング電源を起動するときに、1次側コイルLPに大電流
が流れて装置が破壊されることが防止される。
In the power supply control device according to the first aspect, the primary side coil L of the separately excited flyback type switching power supply is provided.
The period of the pulse given to the field effect transistor 9 for switching the current flowing in P is switched between two stages at the time of startup and the steady state. Therefore, when the separately-excited flyback type switching power supply is activated, it is possible to prevent a large current from flowing through the primary side coil L P and destroying the device.

【0018】起動時に、電界効果トランジスタ9に与え
るパルスの周期に対するパルスの幅の割合を制御する場
合においては、装置が破壊されることが防止される。
When the ratio of the pulse width to the pulse period applied to the field effect transistor 9 is controlled at startup, the device is prevented from being destroyed.

【0019】[0019]

【実施例】図1は、本発明の電源制御装置を応用した他
励式フライバック型スイッチング電源の一実施例の構成
を示すブロック図である。図15における場合と対応す
る部分については、同一の符号を付してある。電源1
は、例えば図2に示すような、直流電源(図2
(a))、交流電源12の出力をダイオードD11乃至D
14からなるダイオードブリッジで全波整流してコンデン
サC12で平滑するコンデンサインプット型電源(図2
(b))、またはコンデンサインプット型電源の平滑用
のコンデンサC12を取り去った力率改善型電源(図2
(c))などであり、トランス2の1次側コイルL
Pと、電界効果トランジスタ(FET)9を介して並列
に接続しており、直流電圧viを出力する。
1 is a block diagram showing the configuration of an embodiment of a separately excited flyback type switching power supply to which the power supply control device of the present invention is applied. The parts corresponding to those in FIG. 15 are designated by the same reference numerals. Power supply 1
Is a DC power supply (see FIG. 2).
(A)), the output of the AC power supply 12 is the diode D 11 to D
Capacitor-input type power supply that performs full-wave rectification with a diode bridge consisting of 14 and smoothes it with a capacitor C 12 (Fig. 2
(B)), or a power factor correction type power supply in which the smoothing capacitor C 12 of the capacitor input type power supply is removed (Fig. 2).
(C)) etc., and the primary coil L of the transformer 2
It is connected in parallel with P via a field effect transistor (FET) 9 and outputs a DC voltage v i .

【0020】図2(a)の直流電源においては、直流電
源11とバイパス用のコンデンサC11が並列に接続され
ており、直流電源11にのっているノイズがコンデンサ
11により除去されて出力されるようになっている。図
2(b)のコンデンサインプット型電源においては、交
流電源12の出力にのっているノイズがノイズフィルタ
13で除去され、ノイズフィルタ13の出力が、ダイオ
ードD11乃至D14からなるダイオードブリッジで全波整
流され、コンデンサC12で平滑されて出力されるように
なっている。図2(c)の力率改善型電源においては、
その構成が図2(b)のコンデンサインプット型電源の
平滑用のコンデンサC12を取り去ったものになってお
り、コンデンサインプット型電源と比べ、出力の力率が
大きくなるようになっている。
In the DC power supply shown in FIG. 2A, a DC power supply 11 and a bypass capacitor C 11 are connected in parallel, and noise on the DC power supply 11 is removed by the capacitor C 11 and output. It is supposed to be done. In the capacitor input type power supply of FIG. 2B, the noise on the output of the AC power supply 12 is removed by the noise filter 13, and the output of the noise filter 13 is a diode bridge composed of the diodes D 11 to D 14. Full-wave rectification is performed, smoothed by the capacitor C 12 , and output. In the power factor correction type power supply of FIG. 2 (c),
The configuration is such that the smoothing capacitor C 12 of the capacitor input type power supply of FIG. 2B is removed, and the power factor of the output is larger than that of the capacitor input type power supply.

【0021】なお、図2(b)または図2(c)に示す
ダイオードブリッジにおいては、ダイオードD11のカソ
ードとダイオードD12のアノード、ダイオードD12のカ
ソードとダイオードD13のカソード、ダイオードD13
アノードとダイオードD14のカソード、ダイオードD14
のアノードとダイオードD11のアノードがそれぞれ接続
されており、ダイオードD11およびD12の接続点と、ダ
イオードD13およびD14の接続点とに、ノイズフィルタ
13を介して交流電源12の電圧が印加されており、全
波整流した出力が、ダイオードD12およびD13の接続点
と、ダイオードD11およびD14の接続点とから得られる
ようになっている。
[0021] In the diode bridge shown in FIG. 2 (b) or FIG. 2 (c), the anode of the cathode and the diode D 12 of the diode D 11, the cathode of the cathode and the diode D 13 of the diode D 12, a diode D 13 The anode of the diode D 14 and the cathode of the diode D 14 , the diode D 14
And the anode of the diode D 11 are connected to each other, and the voltage of the AC power supply 12 is connected to the connection points of the diodes D 11 and D 12 and the connection points of the diodes D 13 and D 14 via the noise filter 13. The applied and full-wave rectified output is obtained from the connection point of the diodes D 12 and D 13 and the connection point of the diodes D 11 and D 14 .

【0022】FET9は、図15におけるスイッチ42
に対応するもので、そのドレインがトランス2の1次側
コイルLPの一端に、そのソースが電源の一端にそれぞ
れ接続されており、そのゲートはドライブ回路8に接続
されている。FET9は、ドライブ回路8よりそのゲー
トに供給されるドライブパルスに対応してON/OFF
し、コイルLPに流れる電流ipを制御(ON/OFF)
する。
The FET 9 is a switch 42 in FIG.
The drain is connected to one end of the primary side coil L P of the transformer 2 and the source is connected to one end of the power supply, and the gate is connected to the drive circuit 8. The FET 9 is turned on / off in response to the drive pulse supplied from the drive circuit 8 to its gate.
Control the current i p flowing through the coil L P (ON / OFF)
To do.

【0023】抵抗R1およびR2は直列に接続されてお
り、抵抗R1の、抵抗R2と接続されていない方の一端
は、ダイオードD1とコンデンサC1との接続点に接続さ
れている。抵抗R2の、抵抗R1と接続されていない方の
一端はグランドに接続されている。従って、抵抗R1
抵抗R2からなる直列回路は、ダイオードD1とコンデン
サC1との接続点の電圧vOを分圧する。
The resistors R 1 and R 2 are connected in series, and one end of the resistor R 1 which is not connected to the resistor R 2 is connected to the connection point between the diode D 1 and the capacitor C 1. There is. One end of the resistor R 2 which is not connected to the resistor R 1 is connected to the ground. Therefore, the series circuit including the resistors R 1 and R 2 divides the voltage v O at the connection point between the diode D 1 and the capacitor C 1 .

【0024】誤差増幅器3は、その反転入力端子が抵抗
1と抵抗R2との接続点に、その非反転入力端子が電源
refを介してグランドに、それぞれ接続されている。
抵抗R3は、その一端が誤差増幅器3の反転入力端子
に、他端が誤差増幅器3の出力端子に、それぞれ接続さ
れており、誤差増幅器3の出力を負帰還する。従って、
誤差増幅器3および抵抗R3からなる回路は、電圧Vref
と、電圧vOが抵抗R1と抵抗R2とで分圧された電圧と
の差分を増幅する。
The error amplifier 3 has its inverting input terminal connected to the connection point between the resistors R 1 and R 2, and its non-inverting input terminal connected to the ground via the power supply V ref .
The resistor R 3 has one end connected to the inverting input terminal of the error amplifier 3 and the other end connected to the output terminal of the error amplifier 3, and negatively feeds back the output of the error amplifier 3. Therefore,
The circuit including the error amplifier 3 and the resistor R 3 has a voltage V ref
And the voltage v O amplifies the difference between the voltage divided by the resistors R 1 and R 2 .

【0025】スイッチSWは、起動/定常切換信号発生
器5に制御され、誤差増幅器3の出力端子と接続されて
いる端子a、またはパルス幅制限回路4の出力端子と接
続されている端子bのうちの一方を選択し、コンパレー
タ7の非反転入力端子に接続する。
The switch SW is controlled by the start / steady switching signal generator 5 and is connected to the output terminal of the error amplifier 3 or the terminal a or the terminal b of the pulse width limiting circuit 4. One of them is selected and connected to the non-inverting input terminal of the comparator 7.

【0026】起動/定常切換信号発生器5は、例えば図
3に示すように抵抗R31乃至R33、コンデンサC31、電
源VR、およびコンパレータ21から構成され、スイッ
チSWおよび三角波発生器6を制御する。抵抗R31およ
びR32は直列に接続されており、その接続点はコンパレ
ータ21の反転入力端子に接続されている。抵抗R33
コンデンサC31は直列に接続されており、その接続点
は、コンパレータ21の非反転入力端子に接続されてい
る。抵抗R31の、抵抗R32と接続されていない方の一
端、または抵抗R33の、コンデンサC31と接続されてい
ない方の一端は、電源VRの+端子にそれぞれ接続され
ている。抵抗R32の、抵抗R31と接続されていない方の
一端、コンデンサC31の、抵抗R33と接続されていない
方の一端、または電源VRの−端子は、それぞれグラン
ドに接続されている。
The start-up / steady-state switching signal generator 5 comprises resistors R 31 to R 33 , a capacitor C 31 , a power supply V R , and a comparator 21, as shown in FIG. 3, and includes a switch SW and a triangular wave generator 6. Control. The resistors R 31 and R 32 are connected in series, and the connection point is connected to the inverting input terminal of the comparator 21. The resistor R 33 and the capacitor C 31 are connected in series, and the connection point is connected to the non-inverting input terminal of the comparator 21. One end of the resistor R 31 that is not connected to the resistor R 32 or one end of the resistor R 33 that is not connected to the capacitor C 31 is connected to the + terminal of the power supply V R , respectively. One end of the resistor R 32 that is not connected to the resistor R 31 , one end of the capacitor C 31 that is not connected to the resistor R 33 , or the negative terminal of the power supply V R is connected to the ground, respectively. ..

【0027】パルス幅制限回路4は、例えば図4に示す
ように、抵抗R21およびコンデンサC21より構成され
る。コンデンサC21の一端は、スイッチSWの端子bと
接続されており、その他端はグランドと接続されてい
る。抵抗R21の一端は、誤差増幅器3の出力端子と接続
されており、その他端は、スイッチSWの端子bとコン
デンサC21との接続点に接続されている。
The pulse width limiting circuit 4 is composed of a resistor R 21 and a capacitor C 21 , as shown in FIG. 4, for example. One end of the capacitor C 21 is connected to the terminal b of the switch SW, and the other end is connected to the ground. One end of the resistor R 21 is connected to the output terminal of the error amplifier 3, and the other end is connected to the connection point between the terminal b of the switch SW and the capacitor C 21 .

【0028】三角波発生器6は、起動/定常切換信号発
生器5に制御され、低周波数f1の三角波、または高周
波数f2の三角波を発生(発振)し、コンパレータ7の
反転入力端子に出力する。
The triangular wave generator 6 is controlled by the start / steady switching signal generator 5 to generate (oscillate) a triangular wave of low frequency f 1 or a triangular wave of high frequency f 2 and output it to the inverting input terminal of the comparator 7. To do.

【0029】コンパレータ7は、スイッチSWを介して
その非反転入力端子に入力される、誤差増幅器3の出
力、またはパルス幅制限回路4の出力と、その反転入力
端子に入力される、三角波発生器6より出力される三角
波とを比較し、その非反転入力端子に入力された信号電
圧の方が、その反転入力端子に入力された信号(三角
波)電圧より大きい場合、所定の正電圧(パルス)をド
ライブ回路8に出力する。
The comparator 7 is a triangular wave generator that receives the output of the error amplifier 3 or the output of the pulse width limiting circuit 4 and its inverting input terminal, which are input to its non-inverting input terminal via the switch SW. Compared with the triangular wave output from 6, if the signal voltage input to the non-inverting input terminal is higher than the signal (triangular wave) voltage input to the inverting input terminal, a predetermined positive voltage (pulse) Is output to the drive circuit 8.

【0030】ドライブ回路8は、コンパレータ7より出
力されるパルスに対応して、FET9のゲートにドライ
ブパルスを供給する。
The drive circuit 8 supplies a drive pulse to the gate of the FET 9 in response to the pulse output from the comparator 7.

【0031】なお、電源Vref(図1)および電源V
R(図3)は、装置の動作開始とともに電圧を発生する
ようになっている。
The power supply V ref (FIG. 1) and the power supply V
R (FIG. 3) is designed to generate a voltage when the device starts to operate.

【0032】次に、その動作について説明する。装置が
起動されると、電源Vref(図1)および電源VR(図
3)が電圧の発生を開始する。起動/定常切換信号発生
器5(図3)において、電圧VRが、抵抗R31と抵抗R
33に印加される。抵抗R31に印加された電圧VRは、抵
抗R31と抵抗R32とで分圧され、コンパレータ21の反
転入力端子に印加される。一方、コンパレータ21の非
反転入力端子に印加される、抵抗R33とコンデンサC31
の接続点の電圧は、コンデンサC31の遅延作用でゆっく
りと上昇していく。
Next, the operation will be described. When the device is activated, the power supply V ref (FIG. 1) and the power supply V R (FIG. 3) start to generate voltage. In the start-up / steady-state switching signal generator 5 (FIG. 3), the voltage V R is equal to the resistance R 31 and the resistance R.
Applied to 33 . The voltage V R applied to the resistor R 31 is divided by the resistors R 31 and R 32 and applied to the inverting input terminal of the comparator 21. On the other hand, the resistor R 33 and the capacitor C 31 applied to the non-inverting input terminal of the comparator 21.
The voltage at the connection point of rises slowly due to the delay action of the capacitor C 31 .

【0033】即ち、コンパレータ21の反転入力端子
(点H)と非反転入力端子(点G)には、図5(a)に
示す電圧が印加される。従って、コンパレータ21の出
力は、装置を起動してから所定の時間T0までLレベル
で、その後、Hレベルになる(図5(b))。
That is, the voltage shown in FIG. 5A is applied to the inverting input terminal (point H) and the non-inverting input terminal (point G) of the comparator 21. Therefore, the output of the comparator 21 is at the L level until the predetermined time T 0 after starting the device, and then becomes the H level (FIG. 5B).

【0034】起動/定常切換信号発生器5の出力がLレ
ベルの場合(装置を起動してから時間T0まで)(装置
の起動時)、三角波発生器6において、低周波数f1
三角波がコンパレータ7の反転入力端子に出力されると
ともに、スイッチSWにおいて、端子bが選択される。
また、起動/定常切換信号発生器5の出力がHレベルの
場合、三角波発生器6において、高周波数f2の三角波
がコンパレータ7の反転入力端子に出力されるととも
に、スイッチSWにおいて端子aが選択される。
When the output of the start-up / steady-state switching signal generator 5 is at L level (from the time when the apparatus is started to the time T 0 ) (when the apparatus is started), the triangular wave generator 6 generates a triangular wave of low frequency f 1 . The output is output to the inverting input terminal of the comparator 7, and the terminal b is selected by the switch SW.
When the output of the start-up / steady-state switching signal generator 5 is at the H level, the triangular wave generator 6 outputs the triangular wave of high frequency f 2 to the inverting input terminal of the comparator 7, and the terminal a is selected by the switch SW. To be done.

【0035】一方、誤差増幅器3において、装置の起動
直後に、その非反転入力端子に電圧Vrefが印加され
る。装置の起動直後に誤差増幅器3の反転入力端子に印
加される、電圧vOが抵抗R1と抵抗R2とで分圧された
電圧は、前述したようにコンデンサC1に電荷がほとん
どチャージされておらずほぼ0Vであるから、誤差増幅
器3および抵抗R3からなる回路において、電圧Vref
増幅されて、スイッチSWの端子a(点A)に出力され
る。
On the other hand, in the error amplifier 3, the voltage V ref is applied to its non-inverting input terminal immediately after the device is activated. Immediately after activation of the device to be applied to the inverting input terminal of the error amplifier 3, the voltage v O is the resistors R 1 and R 2 and de-divided voltage, charge to the capacitor C 1 is almost charged as described above not without because it is almost 0V, in the circuit composed of the error amplifier 3 and the resistor R 3, the voltage V ref is amplified and output to the switch SW of the terminal a (point a).

【0036】スイッチSWの端子aにおける電圧は、パ
ルス幅制限回路(図4)の抵抗R21に印加され、この電
圧は、抵抗R21とコンデンサC21とで分圧されてスイッ
チSWの端子b(点B)に出力される。なお、スイッチ
SWの端子b(点B)に出力される電圧は、コンデンサ
21の遅延作用により、誤差増幅器3の出力電圧までゆ
っくりと上昇していく(図6)。
The voltage at the terminal a of the switch SW is applied to the resistor R 21 of the pulse width limiting circuit (FIG. 4), this voltage is divided by the resistor R 21 and the capacitor C 21, and the terminal b of the switch SW is applied. It is output to (point B). The voltage output to the terminal b (point B) of the switch SW slowly rises to the output voltage of the error amplifier 3 due to the delay action of the capacitor C 21 (FIG. 6).

【0037】装置の起動直後においては、コンパレータ
7の反転入力端子(点D)には、上述したように、三角
波発生器6から出力された低周波数f1の三角波(図
7)が入力されており、その非反転入力端子(点C)に
は、スイッチSWで選択された端子bを介してパルス幅
制限回路4より出力された、ゆっくりと上昇していく電
圧(図6または図7)が印加されている。
Immediately after the start of the apparatus, the triangular wave of the low frequency f 1 (FIG. 7) output from the triangular wave generator 6 is input to the inverting input terminal (point D) of the comparator 7 as described above. At the non-inverting input terminal (point C), the slowly rising voltage (FIG. 6 or 7) output from the pulse width limiting circuit 4 via the terminal b selected by the switch SW is received. Is being applied.

【0038】従って、コンパレータ7の出力端子(点
E)から、図8に示すような低周波数f1で、周期に対
するパルス幅の割合が徐々に大きくなるパルスがドライ
ブ回路8に出力される。
Therefore, from the output terminal (point E) of the comparator 7, a pulse having a low frequency f 1 as shown in FIG. 8 in which the ratio of the pulse width to the cycle gradually increases is output to the drive circuit 8.

【0039】ドライブ回路8において、コンパレータ7
より出力されたパルスに対応した、FET9をドライブ
(ON/OFF)するためのドライブパルスがFET9
のゲートに供給される。FET9において、そのゲート
に印加された、低周波数f1で、周期に対するパルス幅
の割合が徐々に大きくなるドライブパルス(図8)に対
応して、そのドレインとソース間がON/OFFされ
る。
In the drive circuit 8, the comparator 7
The drive pulse for driving (ON / OFF) the FET 9 corresponding to the pulse output from the FET 9 is
Is supplied to the gate. In the FET 9, its drain and source are turned on / off in response to a drive pulse (FIG. 8) applied to its gate at a low frequency f 1 and the ratio of the pulse width to the cycle gradually increases.

【0040】FET9がON状態のとき、電源1により
印加される電圧viがコイルLPの両端にかかり、式
(1)にしたがった電流iPが流れ、トランス2内(コ
イルLP内およびコイルLS内)に磁束が発生する。
[0040] When FET9 is in the ON state, the voltage v i applied by the power source 1 is applied to the both ends of the coil L P, the current flows i P in accordance with equation (1), inside the transformer 2 (the coil L P and Magnetic flux is generated in the coil L S ).

【0041】FET9がOFF状態になると、コイルL
Pには電流が流れなくなり、トランス2内に発生した磁
束が減少し始めるが、この磁束の変化(減少)に逆らう
ように、コイルLSに電圧(逆起電力)が発生し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、式(2)にしたがった電流iSが流れる。
When the FET 9 is turned off, the coil L
No current flows to the P, although the magnetic flux generated in the transformer 2 starts to decrease, as against the change of the magnetic flux (reduction), the voltage (counter electromotive force) is generated in the coil L S, the coil L S In the order of → diode D 1 → capacitor C 1 → coil L S , the current i S according to the equation (2) flows.

【0042】ここで、前述したように、装置の起動直後
においては、電流平滑用のコンデンサC1に電荷がほと
んどチャージされていないので、FET9がOFF状態
のときコイルLSを流れる電流iSは、式(2)における
電圧vOを0にした式(3)にしたがって流れるが、F
ET9のゲートに供給されたドライブパルスは、低周波
数f1で、周期に対するパルス幅の割合が小さいので、
FET9のOFF期間が長く、従って、電流iSは、こ
のOFF期間中に充分減少する。
As described above, since the current smoothing capacitor C 1 has almost no electric charge immediately after the start-up of the device, the current i S flowing through the coil L S when the FET 9 is in the OFF state. , Flows according to the equation (3) in which the voltage v O in the equation (2) is set to 0,
The drive pulse supplied to the gate of the ET9 has a low frequency f 1 and a small ratio of the pulse width to the period.
The OFF period of the FET 9 is long, and thus the current i S is sufficiently reduced during this OFF period.

【0043】電流iSが減少するとともに、この電流iS
がコイルLSを流れることによりトランス2(コイル
S)内に発生していた磁束も減少する。再びFET9
がON状態になると、コイルLPにおいては、トランス
2(コイルLS)内に発生している、充分減少した磁束
に対応する電流iが、コイルLPに電源1の電圧viがか
かることにより流れる電流に重畳された、電流iPが流
れる。
As the current i S decreases, this current i S
There is also reduced magnetic flux that has been generated in the transformer 2 (coil L S) by flowing through the coil L S. FET9 again
If There turned ON, in the coil L P, it is generated in the transformer 2 (coil L S), a current i corresponding to the fully reduced magnetic flux, voltage v i of the power supply 1 can take in the coil L P A current i P superposed on the current flowing due to

【0044】以上の動作が装置を起動後、時間T0まで
繰り返され、コンデンサC1に所定量の電荷がチャージ
される。なお、時間T0は、抵抗R31もしくは抵抗
32、または抵抗R33もしくはコンデンサC31の値を変
化させることにより変更することができ、コンデンサC
1の容量に対応して設定される。
The above operation is repeated until the time T 0 after starting the device, and the capacitor C 1 is charged with a predetermined amount of electric charge. The time T 0 can be changed by changing the value of the resistor R 31 or the resistor R 32 , or the resistor R 33 or the capacitor C 31.
It is set according to the capacity of 1 .

【0045】装置の起動後、所定の時間T0だけ経つ
と、起動/定常切換信号発生器5(図3)のコンデンサ
31の電圧(点G)が、抵抗R31と抵抗R32との接続点
の電圧(点H)を越え(図5(a))、コンパレータ2
1の出力、即ち起動/定常切換信号発生器5の出力がH
レベルになる(図5(b))。
After a lapse of a predetermined time T 0 after the start-up of the device, the voltage (point G) of the capacitor C 31 of the start-up / steady-state switching signal generator 5 (FIG. 3) becomes equal to the resistance R 31 and the resistance R 32 . The voltage at the connection point (point H) is exceeded (Fig. 5 (a)), and the comparator 2
1, the output of the start / steady switching signal generator 5 is H
It becomes the level (Fig. 5 (b)).

【0046】起動/定常切換信号発生器5の出力がHレ
ベルになると、前述したように、三角波発生器6におい
て、高周波数f2の三角波(図7)がコンパレータ7の
反転入力端子(点D)に出力されるとともに、スイッチ
SWにおいて、端子aが選択される。
When the output of the start-up / steady-state switching signal generator 5 becomes the H level, as described above, in the triangular wave generator 6, the triangular wave of the high frequency f 2 (FIG. 7) is input to the inverting input terminal (point D ) And the terminal a is selected by the switch SW.

【0047】誤差増幅器3および抵抗R3からなる回路
において、誤差増幅器3の反転入力端子に印加されてい
る、装置の起動時にコンデンサC1にチャージされた電
荷に対応する電圧vOが抵抗R1と抵抗R2とで分圧され
た電圧と、その非反転入力端子に印加されている電圧V
refとの差分、即ち所定の基準電圧VREGに対する電圧v
Oの誤差(誤差電圧)(図7)が増幅され、スイッチS
Wの端子aを介してコンパレータ7の非反転入力端子
(点C)に供給される。
In the circuit composed of the error amplifier 3 and the resistor R 3 , the voltage v O applied to the inverting input terminal of the error amplifier 3 and corresponding to the charge charged in the capacitor C 1 at the time of starting the device is the resistor R 1 And the voltage divided by the resistor R 2 and the voltage V applied to its non-inverting input terminal
The difference from ref , that is, the voltage v with respect to a predetermined reference voltage V REG
The error (error voltage) of O (FIG. 7) is amplified, and the switch S
It is supplied to the non-inverting input terminal (point C) of the comparator 7 via the terminal a of W.

【0048】一方、前述したように、三角波発生器6に
おいて、高周波数f2の三角波(図77)がコンパレー
タ7の反転入力端子(点C)に出力されている。従っ
て、起動/定常切換信号発生器5の出力がHレベルにな
ると(装置が起動されてから時間T0だけ経った後)、
コンパレータ7において、その出力端子(点E)から、
図8に示すような高周波数f2のパルスがドライブ回路
8に出力される。
On the other hand, as described above, in the triangular wave generator 6, the triangular wave of high frequency f 2 (FIG. 77) is output to the inverting input terminal (point C) of the comparator 7. Therefore, when the output of the start-up / steady-state switching signal generator 5 becomes H level (after the time T 0 has passed since the device was started),
In the comparator 7, from its output terminal (point E),
A pulse having a high frequency f 2 as shown in FIG. 8 is output to the drive circuit 8.

【0049】ドライブ回路8において、コンパレータ7
より出力されたパルスに対応した、FET9をドライブ
(ON/OFF)するためのドライブパルスがFET9
のゲートに供給される。FET9において、そのゲート
に印加された、高周波数f2のドライブパルス(図8)
に対応して、そのドレインとソース間がON/OFFさ
れる。
In the drive circuit 8, the comparator 7
The drive pulse for driving (ON / OFF) the FET 9 corresponding to the pulse output from the FET 9 is
Is supplied to the gate. A drive pulse of high frequency f 2 applied to the gate of FET 9 (FIG. 8)
Corresponding to, the drain and the source are turned on / off.

【0050】FET9がON状態のとき、電源1により
印加される電圧viがコイルLPの両端にかかり、式
(1)にしたがった電流iPが流れ、トランス2内(コ
イルLP内およびコイルLS内)に磁束が発生する。
[0050] When FET9 is in the ON state, the voltage v i applied by the power source 1 is applied to the both ends of the coil L P, the current flows i P in accordance with equation (1), inside the transformer 2 (the coil L P and Magnetic flux is generated in the coil L S ).

【0051】FET9がOFF状態になると、コイルL
Pには電流が流れなくなり、トランス2内に発生した磁
束が減少し始めるが、この磁束の変化(減少)に逆らう
ように、コイルLSに電圧(逆起電力)が発生し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、式(2)にしたがった電流iSが流れる。
When the FET 9 is turned off, the coil L
No current flows to the P, although the magnetic flux generated in the transformer 2 starts to decrease, as against the change of the magnetic flux (reduction), the voltage (counter electromotive force) is generated in the coil L S, the coil L S In the order of → diode D 1 → capacitor C 1 → coil L S , the current i S according to the equation (2) flows.

【0052】以上のようにして、図16に示したよう
な、FET9がON状態のときは、トランス2の1次側
コイルLPに、単位時間あたりvi/LPずつ増加する電
流iPが流れ、FET9がOFF状態のときは、トラン
ス2の2次側コイルLSに、単位時間あたり(vO
F)/LPずつ減少する電流iSが流れる。
As described above, when the FET 9 is in the ON state as shown in FIG. 16, the primary coil L P of the transformer 2 has a current i P that increases by v i / L P per unit time. And the FET 9 is in the OFF state, the secondary coil L S of the transformer 2 receives (v O +
v F) / L P by decreasing current i S flows.

【0053】トランス2の2次側に流れる電流(リップ
ル電流)iSは、コンデンサC1で平滑化されて、出力端
子10に接続される装置に供給される。
The current (ripple current) i S flowing through the secondary side of the transformer 2 is smoothed by the capacitor C 1 and supplied to the device connected to the output terminal 10.

【0054】なお、出力端子10に重い負荷(負荷の重
い装置)が接続されている場合、その負荷に多くの電流
が流れ、コンデンサC1の両端の電圧vOが降下する。す
ると、抵抗R1を介して誤差増幅器3の反転入力端子に
入力される電圧vOに対応する電圧が降下するので、誤
差増幅器3より、スイッチSWを介してコンパレータ7
の非反転入力端子(点C)に出力される電圧は高くな
る。一方、三角波発生器6よりコンパレータ7の反転入
力端子(点D)に出力される三角波は波形の上の部分
(電圧の高い部分)が尖っているので、コンパレータ7
において、高周波数f2で、周期に対するパルス幅の割
合が大きいパルスが、その出力端子よりドライブ回路8
に出力される。ドライブ回路8において、コンパレータ
7より出力されたパルスに対応した、FET9をドライ
ブ(ON/OFF)するためのドライブパルスがFET
9のゲートに供給され、FET9において、そのゲート
に印加された、高周波数f2で、周期に対するパルス幅
の割合が大きいドライブパルスに対応して、そのドレイ
ンとソース間がON/OFFされる。
When a heavy load (a heavy load device) is connected to the output terminal 10, a large amount of current flows through the load, and the voltage v O across the capacitor C 1 drops. Then, the voltage corresponding to the voltage v O input to the inverting input terminal of the error amplifier 3 via the resistor R 1 drops, so that the error amplifier 3 causes the comparator 7 via the switch SW.
The voltage output to the non-inverting input terminal (point C) becomes high. On the other hand, the triangular wave output from the triangular wave generator 6 to the inverting input terminal (point D) of the comparator 7 has a sharp upper portion (high voltage portion), so the comparator 7
At the high frequency f 2 , a pulse having a large ratio of pulse width to the cycle is output from the output terminal of the drive circuit 8
Is output to. In the drive circuit 8, the drive pulse for driving (ON / OFF) the FET 9 corresponding to the pulse output from the comparator 7 is the FET
The FET 9 is turned on / off between its drain and source in response to a drive pulse having a high frequency f 2 and a large pulse width ratio to the cycle, which is supplied to the gate of the FET 9.

【0055】従って、電流iPがコイルLPに流れている
時間が多くなるので、コイルLSに流れる電流iSが増加
し、重い負荷が出力端子10に接続されることにより降
下したコンデンサC1の両端の電圧vOが上昇する。
[0055] Accordingly, since the time current i P flows in the coil L P increases, capacitor C current i S flowing through the coil L S increases, dropped by a heavy load is connected to the output terminal 10 The voltage v O across 1 rises.

【0056】また、出力端子10に軽い負荷(負荷の軽
い装置)が接続されている場合、その負荷には、ほとん
ど電流が流れないので、コンデンサC1の両端の電圧vO
が上昇する。すると、抵抗R1を介して誤差増幅器3の
反転入力端子に入力される電圧vOに対応する電圧が上
昇するので、誤差増幅器3より、スイッチSWを介して
コンパレータ7の非反転入力端子(点C)に出力される
電圧は低くなる。一方、三角波発生器6より、コンパレ
ータ7の反転入力端子(点D)に出力される三角波は、
波形の下の部分(電圧の低い部分)が広がっているの
で、コンパレータ7において、高周波数f2で、周期に
対するパルス幅の割合が小さいパルスが、その出力端子
よりドライブ回路8に出力される。ドライブ回路8にお
いて、コンパレータ7より出力されたパルスに対応し
た、FET9をドライブ(ON/OFF)するためのド
ライブパルスが、FET9のゲートに供給され、FET
9において、そのゲートに印加された、高周波数f
2で、周期に対するパルス幅の割合が小さいドライブパ
ルスに対応して、そのドレインとソース間がON/OF
Fされる。
When a light load (apparatus having a light load) is connected to the output terminal 10, almost no current flows through the load, so the voltage v O across the capacitor C 1 is reduced.
Rises. Then, the voltage corresponding to the voltage v O inputted to the inverting input terminal of the error amplifier 3 via a resistor R 1 is raised, from the error amplifier 3, the non-inverting input terminal (point of the comparator 7 via a switch SW The voltage output to C) is low. On the other hand, the triangular wave output from the triangular wave generator 6 to the inverting input terminal (point D) of the comparator 7 is
Since the lower part of the waveform (the part where the voltage is low) is widened, in the comparator 7, a pulse having a high frequency f 2 and a small ratio of the pulse width to the cycle is output from the output terminal to the drive circuit 8. In the drive circuit 8, a drive pulse for driving (ON / OFF) the FET 9 corresponding to the pulse output from the comparator 7 is supplied to the gate of the FET 9,
At 9, the high frequency f applied to its gate
In 2 , corresponding to the drive pulse whose ratio of the pulse width to the cycle is small, the drain and source are ON / OF.
F will be done.

【0057】従って、電流iPがコイルLPに流れている
時間が短くなるので、コイルLSに流れる電流iSが減少
し、軽い負荷が出力端子10に接続されることにより上
昇したコンデンサC1の両端の電圧vOが降下する。
[0057] Thus, since the time current i P flows in the coil L P becomes shorter, the capacitor C which current i S flowing through the coil L S is reduced, and increased by the light load is connected to the output terminal 10 The voltage v O across 1 drops.

【0058】次に、図9は、本発明の電源制御装置を応
用した他励式フライバック型スイッチング電源の第2実
施例の構成を示すブロック図である。図1または図15
における場合と対応する部分については、同一の符号を
付してある。抵抗R41およびR42は直列に接続されてお
り、抵抗R41の、抵抗R42と接続されていない方の一端
は、抵抗R1とコンデンサC1との接続点に接続されてい
る。抵抗R42の、抵抗R1と接続されていない方の一端
はグランドに接続されている。従って、抵抗R4 1と抵抗
42からなる直列回路は、コンデンサC1の両端の電圧
Oを分圧する。抵抗R41と抵抗R42との接続点は、コ
ンパレータ31の非反転入力端子に接続されており、コ
ンパレータ31の反転入力端子は、電源VTHを介してグ
ランドに接続されている。
Next, FIG. 9 is a block diagram showing the configuration of a second embodiment of a separately excited flyback type switching power supply to which the power supply control device of the present invention is applied. 1 or 15
The same reference numerals are given to the portions corresponding to the case of. The resistors R 41 and R 42 are connected in series, and one end of the resistor R 41 which is not connected to the resistor R 42 is connected to a connection point between the resistor R 1 and the capacitor C 1 . One end of the resistor R 42 which is not connected to the resistor R 1 is connected to the ground. Thus, the series circuit composed of the resistor R 4 1 and the resistor R 42 is dividing the voltage v O across the capacitor C 1. The connection point between the resistors R 41 and R 42 is connected to the non-inverting input terminal of the comparator 31, and the inverting input terminal of the comparator 31 is connected to the ground via the power supply V TH .

【0059】抵抗R41,R42、電源VTH、およびコンパ
レータ31より構成される回路は、図1の起動/定常切
換信号発生器5に対応するもので、コンパレータ31の
出力がLレベルの場合(装置の起動時)、三角波発生器
6において、低周波数f1の三角波がコンパレータ7の
反転入力端子に出力されるとともに、スイッチSWにお
いて、端子bが選択される。また、コンパレータ31の
出力がHレベルの場合、三角波発生器6において、高周
波数f2の三角波がコンパレータ7の反転入力端子に出
力されるとともに、スイッチSWにおいて、端子aが選
択される。
The circuit composed of the resistors R 41 , R 42 , the power supply V TH and the comparator 31 corresponds to the start / steady state switching signal generator 5 of FIG. 1, and when the output of the comparator 31 is L level. At the time of starting the apparatus, the triangular wave generator 6 outputs the triangular wave of the low frequency f 1 to the inverting input terminal of the comparator 7, and the switch SW selects the terminal b. When the output of the comparator 31 is at the H level, the triangular wave generator 6 outputs the triangular wave of the high frequency f 2 to the inverting input terminal of the comparator 7, and the switch SW selects the terminal a.

【0060】スイッチSWの端子bは、電源VLを介し
てグランドに接続されている。なお、電源VLは、図1
のパルス幅制限回路4に対応するものである。
The terminal b of the switch SW is connected to the ground via the power supply V L. In addition, the power supply V L is as shown in FIG.
It corresponds to the pulse width limiting circuit 4.

【0061】次に、その動作について説明する。装置の
起動直後においては、前述したようにコンデンサC1
電荷がほとんどチャージされておらず、電圧vOはほと
んど0Vになっている。従って、その電圧vOが抵抗R
41と抵抗R42とで分圧された電圧(図10)もほとんど
0Vであり、コンパレータ31の非反転入力端子(点
I)には、ほとんど0Vの電圧が印加される。一方、コ
ンパレータ31の反転入力端子(点J)には、電圧(正
の電圧)VTHが印加されているので、その出力はLレベ
ルになる(図14)。
Next, the operation will be described. Immediately after starting the device, as described above, the capacitor C 1 is hardly charged, and the voltage v O is almost 0V. Therefore, the voltage v O is
The voltage divided by the resistor 41 and the resistor R 42 (FIG. 10) is also almost 0V, and almost 0V is applied to the non-inverting input terminal (point I) of the comparator 31. On the other hand, since the voltage (positive voltage) V TH is applied to the inverting input terminal (point J) of the comparator 31, its output becomes L level (FIG. 14).

【0062】よって、装置の起動直後においては、三角
波発生器6において、低周波数f1の三角波がコンパレ
ータ7の反転入力端子に出力されるとともに、スイッチ
SWにおいて、端子bが選択される。
Therefore, immediately after the start-up of the apparatus, the triangular wave generator 6 outputs the triangular wave of the low frequency f 1 to the inverting input terminal of the comparator 7, and the switch SW selects the terminal b.

【0063】スイッチSWにおいて、端子b(点B)が
選択されると、コンパレータ7の非反転入力端子(点
C)には、電圧VL(図11または図12)が印加され
る。また、コンパレータ7の反転入力端子(点D)に
は、三角波発生器6から出力された低周波数f1の三角
波(図12)が入力されているので、そのコンパレータ
7の出力端子(点E)から、図13に示すような低周波
数f1で、周期に対するパルス幅の割合が小さいパルス
がドライブ回路8に出力される。
When the terminal b (point B) is selected by the switch SW, the voltage V L (FIG. 11 or FIG. 12) is applied to the non-inverting input terminal (point C) of the comparator 7. Further, the inverting input terminal (point D) of the comparator 7 receives the triangular wave of the low frequency f 1 output from the triangular wave generator 6 (FIG. 12), so the output terminal of the comparator 7 (point E). Therefore, a pulse having a low frequency f 1 and a small ratio of the pulse width to the cycle is output to the drive circuit 8 as shown in FIG.

【0064】ドライブ回路8において、コンパレータ7
より出力されたパルスに対応した、FET9をドライブ
(ON/OFF)するためのドライブパルスがFET9
のゲートに供給される。FET9において、そのゲート
に印加された、低周波数f1で、周期に対するパルス幅
の割合が小さいドライブパルス(図13)に対応して、
そのドレインとソース間がON/OFFされる。
In the drive circuit 8, the comparator 7
The drive pulse for driving (ON / OFF) the FET 9 corresponding to the pulse output from the FET 9 is
Is supplied to the gate. In the FET 9, in response to a drive pulse (FIG. 13) having a low frequency f 1 and a small ratio of the pulse width to the cycle, which is applied to the gate of the FET 9,
The drain and the source are turned on / off.

【0065】FET9がON状態のとき、電源1により
印加される電圧viがコイルLPの両端にかかり、式
(1)にしたがった電流iPが流れ、トランス2内(コ
イルLP内およびコイルLS内)に磁束が発生する。
[0065] When FET9 is in the ON state, the voltage v i applied by the power source 1 is applied to the both ends of the coil L P, the current flows i P in accordance with equation (1), inside the transformer 2 (the coil L P and Magnetic flux is generated in the coil L S ).

【0066】FET9がOFF状態になると、コイルL
Pには電流が流れなくなり、トランス2内に発生した磁
束が減少し始めるが、この磁束の変化(減少)に逆らう
ように、コイルLSに電圧(逆起電力)が発生し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、式(2)にしたがった電流iSが流れる。
When the FET 9 is turned off, the coil L
No current flows to the P, although the magnetic flux generated in the transformer 2 starts to decrease, as against the change of the magnetic flux (reduction), the voltage (counter electromotive force) is generated in the coil L S, the coil L S In the order of → diode D 1 → capacitor C 1 → coil L S , the current i S according to the equation (2) flows.

【0067】ここで、前述したように、装置の起動直後
においては、電流平滑用のコンデンサC1に電荷がチャ
ージされていないので、FET9がOFF状態のときコ
イルLSを流れる電流iSは、式(2)におけるvOを0
にした式(3)にしたがって流れるが、FET9のゲー
トに供給されたドライブパルスは、低周波数f1で、周
期に対するパルス幅の割合が小さいので、FET9のO
FF期間が長く、従って、電流iSは、このOFF期間
中に充分減少する。
As described above, since the current smoothing capacitor C 1 is not charged immediately after the device is started, the current i S flowing through the coil L S when the FET 9 is in the OFF state is as follows. a v O in the equation (2) 0
The drive pulse supplied to the gate of the FET 9 has a low frequency f 1 and a ratio of the pulse width to the period is small.
The FF period is long, so the current i S is sufficiently reduced during this OFF period.

【0068】電流iSが減少するとともに、この電流iS
がコイルLSを流れることによりトランス2(コイル
S)内に発生していた磁束も減少する。再びFET9
がON状態になると、コイルLPにおいては、トランス
2(コイルLS)内に発生している、充分減少した磁束
に対応する電流iが、コイルLPに電源1の電圧viがか
かることにより流れる電流に重畳された、電流iPが流
れる。
As the current i S decreases, this current i S
There is also reduced magnetic flux that has been generated in the transformer 2 (coil L S) by flowing through the coil L S. FET9 again
If There turned ON, in the coil L P, it is generated in the transformer 2 (coil L S), a current i corresponding to the fully reduced magnetic flux, voltage v i of the power supply 1 can take in the coil L P A current i P superposed on the current flowing due to

【0069】装置の起動後、以上の動作が繰り返され、
コンデンサC1に徐々に電荷がチャージされる。従っ
て、コンデンサC1の両端の電圧vOが上昇し、抵抗R41
と抵抗R42との接続点の電圧、即ちコンパレータ31の
非反転入力端子(点I)に印加される電圧が、その反転
入力端子(点J)に印加されている電圧VTHを越え(図
10)、コンパレータ31の出力がHレベルになる(図
14)。
After the device is activated, the above operation is repeated,
The capacitor C 1 is gradually charged. Therefore, the voltage v O across the capacitor C 1 rises and the resistance R 41
The voltage at the connection point between the resistor R 42 and the resistor R 42 , that is, the voltage applied to the non-inverting input terminal (point I) of the comparator 31 exceeds the voltage V TH applied to its inverting input terminal (point J) (see FIG. 10), the output of the comparator 31 becomes H level (FIG. 14).

【0070】コンパレータ31の出力がHレベルになる
と、三角波発生器6において、高周波数f2の三角波
(図12)がコンパレータ7の反転入力端子(点D)に
出力されるとともに、スイッチSWにおいて、端子aが
選択される。
When the output of the comparator 31 becomes H level, the triangular wave generator 6 outputs the triangular wave of high frequency f 2 (FIG. 12) to the inverting input terminal (point D) of the comparator 7 and the switch SW. The terminal a is selected.

【0071】ここで、スイッチSWの端子aにおける電
圧、即ち誤差増幅器3の出力電圧は、図1における場合
と同様に、電圧Vrefと、コンデンサC1にチャージされ
た電荷に対応する電圧vOが抵抗R1と抵抗R2とで分圧
された電圧との差分、即ち所定の基準電圧VREGに対す
る電圧vOの誤差(誤差電圧)が増幅されたものである
(図6または図11)。
Here, the voltage at the terminal a of the switch SW, that is, the output voltage of the error amplifier 3, is the same as in the case of FIG. 1, the voltage V ref and the voltage v O corresponding to the charge charged in the capacitor C 1. Is the difference between the voltage divided by the resistors R 1 and R 2 , that is, the error (error voltage) of the voltage v O with respect to the predetermined reference voltage V REG is amplified (FIG. 6 or FIG. 11). ..

【0072】従って、コンパレータ31の出力がHレベ
ルになると、コンパレータ7の非反転入力端子には、ス
イッチSWを介して図11(図6)に示す誤差増幅器3
の出力電圧が入力され、その反転入力端子には、高周波
数f2の三角波(図12)が入力される。
Therefore, when the output of the comparator 31 becomes H level, the error amplifier 3 shown in FIG. 11 (FIG. 6) is connected to the non-inverting input terminal of the comparator 7 via the switch SW.
Output voltage is input, and the triangular wave (FIG. 12) of high frequency f 2 is input to its inverting input terminal.

【0073】すると、コンパレータ7において、図13
に示す高周波数f2で、周期に対するパルス幅の割合が
大きいパルスがドライブ回路8に出力される。ドライブ
回路8において、コンパレータ7より出力されたパルス
に対応した、FET9をドライブ(ON/OFF)する
ためのドライブパルスがFET9のゲートに供給され
る。FET9において、そのゲートに印加された、高周
波周波数f2で、周期に対するパルス幅の割合が大きい
ドライブパルス(図13)に対応して、そのドレインと
ソース間がON/OFFされる。
Then, in the comparator 7, as shown in FIG.
A pulse having a high frequency f 2 and a large ratio of the pulse width to the cycle is output to the drive circuit 8. In the drive circuit 8, a drive pulse corresponding to the pulse output from the comparator 7 for driving (ON / OFF) the FET 9 is supplied to the gate of the FET 9. In the FET 9, its drain and source are turned on / off in response to a drive pulse (FIG. 13) applied to its gate at a high frequency f 2 and having a large ratio of pulse width to period.

【0074】FET9がON状態のとき、電源1により
印加される電圧viがコイルLPの両端にかかり、式
(1)にしたがった電流iPが流れ、トランス2内(コ
イルLP内およびコイルLS内)に磁束が発生する。
[0074] When FET9 is in the ON state, the voltage v i applied by the power source 1 is applied to the both ends of the coil L P, the current flows i P in accordance with equation (1), inside the transformer 2 (the coil L P and Magnetic flux is generated in the coil L S ).

【0075】FET9がOFF状態になると、コイルL
Pには電流が流れなくなり、トランス2内に発生した磁
束が減少し始めるが、この磁束の変化(減少)に逆らう
ように、コイルLSに電圧(逆起電力)が発生し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、式(2)にしたがった電流iSが流れる。
When the FET 9 is turned off, the coil L
No current flows to the P, although the magnetic flux generated in the transformer 2 starts to decrease, as against the change of the magnetic flux (reduction), the voltage (counter electromotive force) is generated in the coil L S, the coil L S In the order of → diode D 1 → capacitor C 1 → coil L S , the current i S according to the equation (2) flows.

【0076】以上のようにして、図16に示したよう
な、FET9がON状態のときは、トランス2の1次側
コイルLPに、単位時間あたりvi/LPずつ増加する電
流iPが流れ、FET9がOFF状態のときは、トラン
ス2の2次側コイルLSに、単位時間あたり(vO
F)/LPずつ減少する電流iSが流れる。
As described above, when the FET 9 is in the ON state as shown in FIG. 16, the primary coil L P of the transformer 2 has a current i P which increases by v i / L P per unit time. And the FET 9 is in the OFF state, the secondary coil L S of the transformer 2 receives (v O +
v F) / L P by decreasing current i S flows.

【0077】トランス2の2次側に流れる電流(リップ
ル電流)iSは、コンデンサC1で平滑化されて、出力端
子10に接続される装置に供給される。
The current (ripple current) i S flowing through the secondary side of the transformer 2 is smoothed by the capacitor C 1 and supplied to the device connected to the output terminal 10.

【0078】なお、出力端子10に接続される装置の負
荷に対応して、電圧vOが変化するのを一定値に制御す
る動作については、図1における場合と同様なので説明
を省略する。
The operation of controlling the change of the voltage v O to a constant value in accordance with the load of the device connected to the output terminal 10 is the same as in the case of FIG.

【0079】以上説明したように、他励式フライバック
型スイッチング電源の1次側コイルLPに流れる電流を
スイッチングする電界効果トランジスタ9に与えるパル
スの周期および周期に対するパルスの幅の割合を起動時
と定常時とで2段階に切り換えるようにしたので、他励
式フライバック型スイッチング電源を起動するときに、
1次側コイルLPに大電流が流れて装置が破壊されるこ
とが防止される。
As described above, the period of the pulse given to the field effect transistor 9 for switching the current flowing in the primary side coil L P of the separately excited flyback type switching power supply and the ratio of the pulse width to the period are defined as those at the time of starting. Since it has been set to switch to two stages with a constant time, when starting the separately excited flyback type switching power supply,
It is prevented that a large current flows through the primary coil L P and the device is destroyed.

【0080】[0080]

【発明の効果】請求項1に記載の電源制御装置によれ
ば、他励式フライバック型スイッチング電源の1次側コ
イルに流れる電流をスイッチングするスイッチング素子
に与えるパルスの周期を起動時と定常時とで2段階に切
り換える。従って、他励式フライバック型スイッチング
電源を起動するときに、その1次側コイルに大電流が流
れて装置が破壊されることが防止される。
According to the power supply control device of the first aspect of the present invention, the cycle of the pulse applied to the switching element for switching the current flowing through the primary side coil of the separately excited flyback type switching power supply is set at the start-up time and the steady-state time. Switch to two steps. Therefore, when the separately-excited flyback type switching power supply is started up, it is possible to prevent a large current from flowing through the primary coil of the switching power supply and destroying the device.

【0081】請求項2に記載の電源制御装置によれば、
起動時に、スイッチング素子に与えるパルスの周期に対
するパルスの幅の割合を制御するようにしたので、装置
が破壊されることが防止される。
According to the power supply control device of the second aspect,
At the time of start-up, the ratio of the pulse width to the pulse period given to the switching element is controlled, so that the device is prevented from being destroyed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電源制御装置を応用した他励式フライ
バック型スイッチング電源の一実施例の構成を示すブロ
ック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of a separately excited flyback type switching power supply to which a power supply control device of the present invention is applied.

【図2】図1の電源1のより詳細な構成を示す回路図で
ある
2 is a circuit diagram showing a more detailed configuration of the power supply 1 of FIG.

【図3】図1の起動/定常切換信号発生器5のより詳細
な回路図である。
3 is a more detailed circuit diagram of the start / steady state switching signal generator 5 of FIG.

【図4】図1のパルス幅制限回路4のより詳細な回路図
である。
FIG. 4 is a more detailed circuit diagram of a pulse width limiting circuit 4 of FIG.

【図5】図3のコンパレータ21に入力される電圧と出
力される電圧の波形図である。
5 is a waveform diagram of a voltage input and a voltage output to the comparator 21 of FIG.

【図6】図1のスイッチSWの端子aと端子bにおける
電圧の波形図である。
6 is a waveform diagram of voltages at terminals a and b of the switch SW of FIG.

【図7】図1のコンパレータ7に入力される電圧の波形
図である。
7 is a waveform diagram of a voltage input to the comparator 7 in FIG.

【図8】図1のコンパレータ7より出力される電圧の波
形図である。
8 is a waveform diagram of a voltage output from the comparator 7 of FIG.

【図9】本発明の電源制御装置を応用した他励式フライ
バック型スイッチング電源の第2実施例の構成を示すブ
ロック図である。
FIG. 9 is a block diagram showing the configuration of a second embodiment of a separately excited flyback type switching power supply to which the power supply control device of the present invention is applied.

【図10】図9のコンパレータ31に入力される電圧の
波形図である。
10 is a waveform diagram of a voltage input to the comparator 31 of FIG.

【図11】図9のスイッチSWの端子aと端子bにおけ
る電圧の波形図である。
11 is a waveform diagram of voltages at terminals a and b of the switch SW of FIG.

【図12】図9のコンパレータ7に入力される電圧の波
形図である。
12 is a waveform diagram of a voltage input to the comparator 7 of FIG.

【図13】図9のコンパレータ7より出力される電圧の
波形図である。
13 is a waveform diagram of a voltage output from the comparator 7 of FIG.

【図14】図9のコンパレータ31より出力される電圧
の波形図である。
14 is a waveform diagram of a voltage output from the comparator 31 of FIG.

【図15】従来の他励式フライバック型スイッチング電
源の一例の構成を示すブロック図である。
FIG. 15 is a block diagram showing a configuration of an example of a conventional separately excited flyback type switching power supply.

【図16】図1、図9、または図15の他励式フライバ
ック型スイッチング電源の定常時において、コイルLP
とコイルLSに流れる電流の波形図である。
[16] Figure 1, in the steady state of the separately excited flyback type switching power supply of FIG. 9 or FIG. 15, the coil L P
3 is a waveform diagram of a current flowing through a coil L S and a coil L S.

【図17】図15の他励式フライバック型スイッチング
電源の起動時において、コイルLPとコイルLSに流れる
電流の波形図である。
17 is a waveform diagram of currents flowing through the coil L P and the coil L S when the separately excited flyback type switching power supply shown in FIG. 15 is started.

【符号の説明】[Explanation of symbols]

1 電源 2 トランス 3 誤差増幅器 4 パルス幅制限回路 5 起動/定常切換信号発生器 6 三角波発生器 7 コンパレータ 8 ドライブ回路 9 電界効果トランジスタ(FET) 11 直流電源 12 交流電源 13 ノイズフィルタ 21,31 コンパレータ 41 制御回路 42 スイッチ 1 power supply 2 transformer 3 error amplifier 4 pulse width limiting circuit 5 start / steady switching signal generator 6 triangular wave generator 7 comparator 8 drive circuit 9 field effect transistor (FET) 11 DC power supply 12 AC power supply 13 noise filter 21, 31 comparator 41 Control circuit 42 switch

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年9月8日[Submission date] September 8, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0002[Name of item to be corrected] 0002

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0002】[0002]

【従来の技術】図15は、従来の他励式フライバック型
スイッチング電源の一例の構成を示すブロック図であ
る。トランス2の1次側コイルLPは、スイッチ42を
介して電源(直流電源)viと並列に接続されている。
スイッチ42は、制御回路41の出力するパルス(PW
M波)に対応してON/OFFし、トランス2の1次側
コイルLPに流れる電流iPを制御(ON/OFF)す
る。
2. Description of the Related Art FIG. 15 is a block diagram showing the configuration of an example of a conventional separately excited flyback type switching power supply. The primary coil L P of the transformer 2 is connected via a switch 42 in parallel with the power source (DC power source) v i.
Switch 42, the output pulses of the control circuit 41 (PW
ON / OFF corresponding to the M wave), and controls (ON / OFF) the current i P flowing through the primary coil L P of the transformer 2.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0006】 このように構成される他励式フライバッ
ク型スイッチング電源では、スイッチ42がON状態の
とき、コイルLPの両端に電圧viがかかり、コイルLP
に流れる電流の傾きΔiP ΔiP=d((1/LP)∫vidt)/dt =(vi/LP (1) にしたがった電流iPが流れ、トランス2内(コイルLP
内およびコイルLS内)に磁束が発生する。
[0006] In another exciting flyback type switching power supply configured as described above, when the switch 42 is in the ON state, a voltage is applied v i across the coil L P, the coil L P
Inclination .DELTA.i P of the current flowing in the Δi P = d ((1 / L P) ∫v i dt) / dt = (v i / L P) current i P in accordance with the flow (1), trans within 2 ( Coil L P
Magnetic flux is generated in the coil and in the coil L S.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0007[Correction target item name] 0007

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0007】 スイッチ42がOFF状態になると、コ
イルLPには電流が流れなくなり、ト ランス2内に発生
した磁束が減少し始めるが、この磁束の変化(減少)に
逆らうように、コイルLSに電圧(逆起電力)が発生
し、 コイルLS→ダイオードD1→コンデンサC1→コイルLS の順番で、コイルLSに流れる電流の傾きΔiS ΔiS=d(−(1/LS)∫(vO+vF)dt)/dt =−((vO+vF)/LS (2) にしたがった電流iSが流れる。なお、電圧vFは、ダイ
オードD1における電圧降下、電圧vOは、コンデンサC
1の両端の電圧である。
When the switch 42 is turned off, the current stops flowing through the coil L P , and the magnetic flux generated in the transformer 2 starts to decrease. However, the coil L S should be opposed to the change (reduction) of this magnetic flux. voltage (counter electromotive force) is generated in the coil L S → diode D 1 → in the order of the capacitor C 1 → coil L S, the inclination .DELTA.i S of the current flowing through the coil L S is Δi S = d (- (1 / L S ) ∫ (v O + v F ) dt) / dt = − ((v O + v F ) / L S ) . The current i S according to (2) flows. The voltage v F is the voltage drop in the diode D 1 and the voltage v O is the capacitor C
It is the voltage across 1 .

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0020】 図2(a)の直流電源においては、直流
電源11とバイパス用のコンデンサC11が並列に接続さ
れており、直流電源11にのっているノイズがコンデン
サC11により除去されて出力されるようになっている。
図2(b)のコンデンサインプット型電源においては、
交流電源12の出力にのっているノイズがノイズフィル
タ13で除去され、ノイズフィルタ13の出力が、ダイ
オードD11乃至D14からなるダイオードブリッジで全波
整流され、コンデンサC12で平滑されて出力されるよう
になっている。図2(c)の力率改善型電源において
は、その構成が図2(b)のコンデンサインプット型電
源の平滑用のコンデンサC12を取り去ったものになって
おり、コンデンサインプット型電源と比べ、力率が大き
くなるようになっている。
In the DC power supply of FIG. 2A, the DC power supply 11 and the bypass capacitor C 11 are connected in parallel, and the noise on the DC power supply 11 is removed by the capacitor C 11 and output. It is supposed to be done.
In the capacitor input type power supply of FIG. 2 (b),
The noise on the output of the AC power supply 12 is removed by the noise filter 13, and the output of the noise filter 13 is full-wave rectified by the diode bridge composed of the diodes D 11 to D 14 and smoothed by the capacitor C 12 and output. It is supposed to be done. In the power factor correction type power supply of FIG. 2 (c), the configuration is such that the smoothing capacitor C 12 of the capacitor input type power supply of FIG. 2 (b) is removed . The power factor is getting bigger.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0043[Correction target item name] 0043

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0043】 電流iSが減少するとともに、この電流
SがコイルLSを流れることによりト ランス2(コイ
ルLS)内に発生していた磁束も減少する。再びFET
9がON状態になると、コイルLPにおいては、トラン
ス2(コイルLS)内に発生している、充分減少した磁
束に対応する電流iが、コイルLPに電源1の電圧vi
かかることにより流れる電流に重畳された、電流iP
流れる。この場合、重畳される電流は充分小さいため、
電流iPがON/OFFを繰り返すことにより、それが
大電流となり、トランス2が飽和することはない。
[0043] with a current i S is decreased, the current i S is also reduced magnetic flux that has been generated in the transformer 2 (coil L S) by flowing through the coil L S. FET again
When 9 is turned ON, in the coil L P, is generated in the transformer 2 (coil L S), a current i corresponding to the fully reduced magnetic flux, voltage v i of the power supply 1 is applied to the coil L P As a result, the current i P superimposed on the flowing current flows. In this case, the superimposed current is small enough,
By repeating ON / OFF of the current i P ,
It becomes a large current and the transformer 2 is never saturated.

【手続補正6】[Procedure Amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0058[Correction target item name] 0058

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0058】 次に、図9は、本発明の電源制御装置を
応用した他励式フライバック型スイッチング電源の第2
実施例の構成を示すブロック図である。図1または図1
5における場合と対応する部分については、同一の符号
を付してある。抵抗R41およびR42は直列に接続されて
おり、抵抗R41の、抵抗R42と接続されていない方の一
端は、抵抗R1とコンデンサC1との接続点に接続されて
いる。抵抗R42の、抵抗R41 と接続されていない方の一
端はグランドに接続されている。従って、抵抗R41と抵
抗R42からなる直列回路は、コンデンサC1の両端の電
圧vOを分圧する。抵抗R41と抵抗R42との接続点は、
コンパレータ31の非反転入力端子に接続されており、
コンパレータ31の反転入力端子は、電源VTHを介して
グランドに接続されている。
Next, FIG. 9 shows a second embodiment of a separately excited flyback type switching power supply to which the power supply control device of the present invention is applied.
It is a block diagram which shows the structure of an Example. 1 or FIG.
The same reference numerals are given to the portions corresponding to the case in FIG. The resistors R 41 and R 42 are connected in series, and one end of the resistor R 41 which is not connected to the resistor R 42 is connected to a connection point between the resistor R 1 and the capacitor C 1 . One end of the resistor R 42 , which is not connected to the resistor R 41, is connected to the ground. Therefore, the series circuit composed of the resistor R 41 and the resistor R 42 divides the voltage v O across the capacitor C 1 . The connection point between the resistor R 41 and the resistor R 42 is
It is connected to the non-inverting input terminal of the comparator 31,
The inverting input terminal of the comparator 31 is connected to the ground via the power supply V TH .

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0068[Correction target item name] 0068

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0068】 電流iSが減少するとともに、この電流
SがコイルLSを流れることによりト ランス2(コイ
ルLS)内に発生していた磁束も減少する。再びFET
9がON 状態になると、コイルLPにおいては、トラン
ス2(コイルLS)内に発生している、充分減少した磁
束に対応する電流iが、コイルLPに電源1の電圧vi
かかることにより流れる電流に重畳された、電流iP
流れる。この場合、重畳される電流は充分小さいため、
電流iPがON/OFFを繰り返すことにより、それが
大電流となり、トランス2が飽和することはない。
As the current i S decreases, the current i S also flows through the coil L S , so that the magnetic flux generated in the transformer 2 (coil L S ) also decreases. FET again
When 9 is turned ON, in the coil L P, is generated in the transformer 2 (coil L S), a current i corresponding to the fully reduced magnetic flux, voltage v i of the power supply 1 is applied to the coil L P As a result, the current i P superimposed on the flowing current flows. In this case, the superimposed current is small enough,
By repeating ON / OFF of the current i P ,
It becomes a large current and the transformer 2 is never saturated.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 他励式フライバック型スイッチング電源
の1次側コイルに流れる電流をスイッチングするスイッ
チング素子に与えるパルスの周期を、起動時と定常時と
で2段階に切り換えるパルス周期切換手段を備えること
を特徴とする電源制御装置。
1. A pulse cycle switching means for switching a cycle of a pulse given to a switching element for switching a current flowing through a primary side coil of a separately excited flyback type switching power supply between two stages at startup and at steady time. Power control device characterized by.
【請求項2】 前記起動時に、前記スイッチング素子に
与える前記パルスの周期に対する前記パルスの幅の割合
を制御するパルス幅制御手段をさらに備えることを特徴
とする請求項1に記載の電源制御装置。
2. The power supply control device according to claim 1, further comprising pulse width control means for controlling a ratio of a width of the pulse to a cycle of the pulse given to the switching element at the time of starting.
JP12406992A 1992-04-17 1992-04-17 Controller for power source Withdrawn JPH05316729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12406992A JPH05316729A (en) 1992-04-17 1992-04-17 Controller for power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12406992A JPH05316729A (en) 1992-04-17 1992-04-17 Controller for power source

Publications (1)

Publication Number Publication Date
JPH05316729A true JPH05316729A (en) 1993-11-26

Family

ID=14876178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12406992A Withdrawn JPH05316729A (en) 1992-04-17 1992-04-17 Controller for power source

Country Status (1)

Country Link
JP (1) JPH05316729A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002010633A (en) * 2000-06-27 2002-01-11 Funai Electric Co Ltd Switching power supply source
WO2004010743A1 (en) * 2002-07-23 2004-01-29 Sumida Technologies Incorporated High-voltage discharge lamp operating device
JP2009004177A (en) * 2007-06-20 2009-01-08 Shishido Seidenki Kk High-voltage power supply and ion generating device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002010633A (en) * 2000-06-27 2002-01-11 Funai Electric Co Ltd Switching power supply source
WO2004010743A1 (en) * 2002-07-23 2004-01-29 Sumida Technologies Incorporated High-voltage discharge lamp operating device
US7161308B2 (en) 2002-07-23 2007-01-09 Sumida Corporation High-voltage discharge lamp operating device
JP2009004177A (en) * 2007-06-20 2009-01-08 Shishido Seidenki Kk High-voltage power supply and ion generating device

Similar Documents

Publication Publication Date Title
US6011382A (en) Circuit and method for directly regulating the output voltage of an electroluminescent lamp driver
JP3962466B2 (en) Switching type DC power supply
JP2008312359A (en) Switching power supply device and regulation circuit
JP3492882B2 (en) Switching power supply
JP3425403B2 (en) Semiconductor device and switching power supply device using this semiconductor device
JP2001069748A (en) Power factor improving circuit
JPH1014217A (en) Switching power supply
JPH05316729A (en) Controller for power source
EP0785611A2 (en) Electric power apparatus
JPH0662568A (en) Switching power device
JPS6024669B2 (en) Intermittent transistor DC converter
JPH10127047A (en) Switching power unit and phase controller
KR100439848B1 (en) Power factor compensation circuit, especially including output voltage sensing unit and input current sensing unit and pulse width control unit and soft start current control unit
JP3116835B2 (en) Switching power supply
JPH1132480A (en) Switching type dc power supply device
JPH07264866A (en) Ac-dc converter
JPH06121528A (en) Resonance dc-dc converter
JP3221051B2 (en) Step-up chopper type DC power supply
JPH08317650A (en) Switching power-supply apparatus
JP3571959B2 (en) Switching power supply
JP2600103Y2 (en) Power circuit
JPH04156275A (en) Switching regulator
JP2002139474A (en) Simple cataphoresis device
JPH05336747A (en) Switching power supply
JPH02114859A (en) Control system for dc-dc converter load current limiting characteristics

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706