JPH05315334A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05315334A
JPH05315334A JP8015492A JP8015492A JPH05315334A JP H05315334 A JPH05315334 A JP H05315334A JP 8015492 A JP8015492 A JP 8015492A JP 8015492 A JP8015492 A JP 8015492A JP H05315334 A JPH05315334 A JP H05315334A
Authority
JP
Japan
Prior art keywords
film
tungsten
contact
titanium nitride
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8015492A
Other languages
Japanese (ja)
Inventor
Koji Yamazaki
孝二 山崎
Yumi Sumihara
由美 角原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8015492A priority Critical patent/JPH05315334A/en
Publication of JPH05315334A publication Critical patent/JPH05315334A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make a metal interconnection line at a contact smooth by causing a CVD tungsten to be buried in an area of the contact which is incompletely filled when the tungsten is used for filling the contact and also used as an interconnection. CONSTITUTION:An interlayer dielectric film 4 is deposited on a silicon substrate 1 on which a lower layer interconnection line 3 is formed with a dielectric film 2 interposed between them, and a contact is opened. A sputtered titanium tungsten 5a is then deposited, and a CVD tungsten 7 is deposited. An aluminum alloy 8 is sputtered, and then a sputtered titanium tungsten 9b is deposited. A CVD tungsten 10 is deposited to fill the contact. The CVD tung-sten 10 and the sputtered titanium tungsten 5a are etched back. With the use of a resist as a mask, the aluminum allay 8, the CVD tungsten 7 and the sputtered titanium tungsten 5a are selectively etched away.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に金属配線形成工程におけるコンタクトホール
の埋め込み方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for filling a contact hole in a metal wiring forming process.

【0002】[0002]

【従来の技術】半導体基板表面に金属配線を接続した
り、半導体基板表面の下層配線に上層配線を接続するに
は、アルミニウム合金をスパッタしてからレジストをマ
スクとして選択エッチングする方法が一般的であった。
2. Description of the Related Art To connect a metal wiring to the surface of a semiconductor substrate or to connect an upper wiring to a lower wiring of the semiconductor substrate, a method of sputtering aluminum alloy and then selectively etching using a resist as a mask is generally used. there were.

【0003】しかし、半導体集積回路の高速化・高集積
化に伴ない、コンタクト径が微細化して図6(a)に示
すように、下層配線3を覆う層間絶縁膜4にコンタクト
を開口してアルミニウム合金8をスパッタしても、コン
タクト内部にほとんど堆積されなくてオープンになる。
However, as semiconductor integrated circuits have become faster and more highly integrated, the contact diameter has become finer, and as shown in FIG. 6A, a contact is opened in the interlayer insulating film 4 covering the lower layer wiring 3. Even if the aluminum alloy 8 is sputtered, the aluminum alloy 8 is opened almost without being deposited inside the contact.

【0004】そこでCVD(化学気相成長)法により、
コンタクトホールにタングステンを完全に埋め込んでか
らアルミニウム合金配線を形成する方法が、例えばH.
H.Hoangらによって多層配線国際会議録(199
0 Proceedings7th Internat
ional IEEE VLSI Interconn
ection Conference)pp.133〜
141で報告されている。
Then, by the CVD (chemical vapor deposition) method,
A method of completely filling tungsten in a contact hole and then forming an aluminum alloy wiring is disclosed in, for example, H. H. et al.
H. International Conference on Multilayer Wiring by Hoang et al.
0 Proceedings 7th Internet
Ional IEEE VLSI Intercon
ection Conference) pp. 133 ~
141.

【0005】第1の方法について、図6(b)を参照し
て説明する。
The first method will be described with reference to FIG.

【0006】シリコン基板1上の層間絶縁膜4にコンタ
クトを開口したのち、スパッタ法によりチタンタングス
テンまたは窒化チタンからなる厚さ100nmの高融点
金属5を堆積したのち、CVD法によりタングステン7
を埋め込む。
After opening a contact in the interlayer insulating film 4 on the silicon substrate 1, a refractory metal 5 made of titanium tungsten or titanium nitride having a thickness of 100 nm is deposited by a sputtering method, and then tungsten 7 is deposited by a CVD method.
Embed.

【0007】高融点金属5は層間絶縁膜4とCVDタン
グステン7との密着性を改善する。また、タングステン
7を成長するときの反応ガスであるWF6 (6弗化タン
グステン)およびH2 (水素)とシリコン基板1との反
応を抑制する。一般にチタンタングステンまたは窒化チ
タンが用いられている。
The refractory metal 5 improves the adhesion between the interlayer insulating film 4 and the CVD tungsten 7. Further, it suppresses the reaction between WF 6 (tungsten hexafluoride) and H 2 (hydrogen), which are reaction gases when growing tungsten 7, with the silicon substrate 1. Generally, titanium tungsten or titanium nitride is used.

【0008】このあと層間絶縁膜4上のCVDタングス
テン7およびスパッタ高融点金属5をエッチバックして
から、金属配線となるアルミニウム合金8を形成する。
このときエッチバックし過ぎると、コンタクト内のCV
Dタングステン7が薄くなって段差が残るので、アルミ
ニウム合金8がオープンになり、配線抵抗が大きくなっ
て歩留りが低下する。一方、層間絶縁膜4上にCVDタ
ングステン7が残っていると、アルミニウム合金8から
なる金属配線がショートする。
After that, the CVD tungsten 7 and the sputtered refractory metal 5 on the interlayer insulating film 4 are etched back, and then an aluminum alloy 8 to be a metal wiring is formed.
At this time, if the etch back is too much, the CV in the contact
Since the D-tungsten 7 becomes thin and a step remains, the aluminum alloy 8 becomes open, the wiring resistance increases, and the yield decreases. On the other hand, if the CVD tungsten 7 remains on the interlayer insulating film 4, the metal wiring made of the aluminum alloy 8 is short-circuited.

【0009】つぎに第2の方法について、図6(c)を
参照して説明する。
Next, the second method will be described with reference to FIG.

【0010】これは層間絶縁膜4上のスパッタ高融点金
属5およびCVDタングステン7をエッチバックしない
で、金属配線となるアルミニウム合金8を形成するもの
である。
This is for forming an aluminum alloy 8 to be a metal wiring without etching back the sputtered refractory metal 5 and the CVD tungsten 7 on the interlayer insulating film 4.

【0011】つぎに第3の方法について、図7(a)〜
(d)を参照して説明する。
Next, the third method will be described with reference to FIGS.
This will be described with reference to (d).

【0012】はじめに図7(a)に示すように、絶縁膜
2を隔てて下層配線3が形成されたシリコン基板1に層
間絶縁膜4を堆積したのち、コンタクトを開口する。
First, as shown in FIG. 7A, an interlayer insulating film 4 is deposited on the silicon substrate 1 on which the lower wiring 3 is formed across the insulating film 2, and then contacts are opened.

【0013】つぎに図7(b)に示すように、スパッタ
法により窒化チタン5aを堆積する。
Next, as shown in FIG. 7B, titanium nitride 5a is deposited by the sputtering method.

【0014】つぎに図7(c)に示すように、CVD法
によりタングステン7を堆積してコンタクトを埋め込
む。このときコンタクト側面で成長したタングステンが
中央で継目(シーム)を作る。
Next, as shown in FIG. 7C, tungsten 7 is deposited by the CVD method to fill the contact. At this time, the tungsten grown on the side surface of the contact forms a seam at the center.

【0015】つぎに図7(d)に示すように、SF
6 (6弗化イオウ)を主成分とするプラズマによりCV
Dタングステン7をエッチバックする。つぎにCl
2 (塩素)を主成分とするプラズマにより層間絶縁膜4
表面のスパッタタングステン5aをエッチバックする。
このあとアルムニウム合金からなる上層配線(図示せ
ず)を形成する。
Next, as shown in FIG.
CV by plasma containing 6 (sulfur hexafluoride) as the main component
D Tungsten 7 is etched back. Then Cl
Interlayer insulating film 4 by plasma mainly composed of 2 (chlorine)
The sputtered tungsten 5a on the surface is etched back.
After that, an upper wiring (not shown) made of an aluminum alloy is formed.

【0016】つぎに第4の方法について、図8(a)〜
(d)を参照して説明する。
Next, the fourth method will be described with reference to FIGS.
This will be described with reference to (d).

【0017】はじめに図8(a)に示すように、絶縁膜
2を隔てて下層配線3が形成されたシリコン基板1に層
間絶縁膜4を堆積したのち、コンタクトを開口する。
First, as shown in FIG. 8A, an interlayer insulating film 4 is deposited on the silicon substrate 1 on which the lower wiring 3 is formed with the insulating film 2 interposed therebetween, and then contacts are opened.

【0018】つぎに図8(b)に示すように、スパッタ
法によりタングステン6を堆積する。
Next, as shown in FIG. 8B, tungsten 6 is deposited by the sputtering method.

【0019】つぎに図8(c)に示すように、CVD法
によりタングステン7を堆積してコンタクトを埋め込
む。このときコンタクト側面で成長したタングステンが
中央で継目(シーム)を作る。
Next, as shown in FIG. 8C, tungsten 7 is deposited by the CVD method to fill the contact. At this time, the tungsten grown on the side surface of the contact forms a seam at the center.

【0020】つぎに図8(d)に示すように、SF6
主成分とするプラズマによりCVDタングステン7およ
びスパッタタングステン6をエッチバックする。このあ
とアルムニウム合金からなる上層配線(図示せず)を形
成する。
Next, as shown in FIG. 8D, the CVD tungsten 7 and the sputtered tungsten 6 are etched back by plasma containing SF 6 as a main component. After that, an upper wiring (not shown) made of an aluminum alloy is formed.

【0021】[0021]

【発明が解決しようとする課題】第1および第2の方法
で電源や接地など低抵抗で接続しなければならない大口
径のコンタクトにCVD法によるタングステンを完全に
埋め込もうとすると、タングステン膜が厚くなって配線
抵抗が高くなる。そこで図6(d)に示すようにCVD
タングステン7でコンタクトを完全に埋め込まずにアル
ミニウム合金8を形成すると、コンタクト中央に凹みが
生じて、コンタクトでのアルミニウム配線に段差が発生
する。またCVDタングステンで完全に埋めんだ場合に
比べてアルミニウム配線との接続面積が小さいので、コ
ンタクトでの抵抗が高くなるという問題がある。
When the CVD method is used to completely bury tungsten in a large-diameter contact that must be connected with low resistance such as power supply and ground by the first and second methods, the tungsten film is not formed. The thicker the wiring, the higher the wiring resistance. Therefore, as shown in FIG.
If the aluminum alloy 8 is formed without completely filling the contact with the tungsten 7, a recess is formed in the center of the contact, and a step is formed in the aluminum wiring at the contact. In addition, since the connection area with the aluminum wiring is smaller than that in the case where it is completely filled with CVD tungsten, there is a problem that the resistance at the contact increases.

【0022】第3の方法でスパッタ窒化チタンをエッチ
バックするとき、図7(d)に示すように層間絶縁膜4
側面の窒化チタン5aまでエッチングされて、リセス
(隙間)が発生する。プラズマエッチングの均一性が悪
いときは、リセスがコンタクトの底面にまで達して下層
配線3までエッチングされるという問題がある。
When the sputtered titanium nitride is etched back by the third method, as shown in FIG. 7D, the interlayer insulating film 4 is formed.
The titanium nitride 5a on the side surface is also etched to form a recess (gap). When the uniformity of plasma etching is poor, there is a problem that the recess reaches the bottom surface of the contact and the lower layer wiring 3 is etched.

【0023】第4の方法でCVDタングステンおよびス
パッタタングステンを同時にエッチバックすると、図8
(d)に示すように、層間絶縁膜4がエッチングされて
表面が荒れてしまう。さらに層間絶縁膜4のエッチング
が進むと層間絶縁膜4が薄くなって下層配線3と上層配
線との絶縁耐圧が低下してしまう。
When CVD tungsten and sputtered tungsten are simultaneously etched back by the fourth method, as shown in FIG.
As shown in (d), the interlayer insulating film 4 is etched and the surface is roughened. Further, as the etching of the inter-layer insulation film 4 progresses, the inter-layer insulation film 4 becomes thin and the withstand voltage between the lower layer wiring 3 and the upper layer wiring decreases.

【0024】[0024]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面上に形成された層間絶縁
膜にコンタクトを開口する工程と、前記コンタクトにス
パッタ法により第1の高融点金属を堆積したのち、CV
D法により第2の高融点金属膜を堆積する工程と、前記
第2の高融点金属膜上にスパッタ法によりアルミニウム
合金膜を堆積する工程と、前記アルミニウム合金膜上お
よび前記コンタクト内にスパッタ法により第3の高融点
金属膜を堆積したのち、CVD法により第4の高融点金
属膜を堆積する工程と、ドライエッチング法により前記
アルミニウム合金上の前記第4の高融点金属膜および前
記第3の高融点金属膜をエッチバックする工程と、前記
アルミニウム合金膜、前記第2の高融点金属膜および前
記第1の高融点金属膜からなる積層金属膜をパターニン
グする工程とを含むものである。
A method of manufacturing a semiconductor device according to the present invention comprises a step of opening a contact in an interlayer insulating film formed on one main surface of a semiconductor substrate, and a first sputtering method for the contact. After depositing refractory metal, CV
A step of depositing a second refractory metal film by the D method, a step of depositing an aluminum alloy film on the second refractory metal film by a sputtering method, and a sputtering method on the aluminum alloy film and in the contact. A step of depositing a third refractory metal film by a CVD method and then a fourth refractory metal film by a CVD method, and the fourth refractory metal film and the third refractory metal film on the aluminum alloy by a dry etching method. Of etching back the refractory metal film, and patterning the laminated metal film composed of the aluminum alloy film, the second refractory metal film and the first refractory metal film.

【0025】あるいは本発明の半導体装置の製造方法
は、半導体基板の一主面上に層間絶縁膜を形成する工程
と、前記層間絶縁膜上に窒化チタン膜を堆積する工程
と、前記窒化チタン膜および前記層間絶縁膜を選択エッ
チングしてコンタクトを開口する工程と、前記窒化チタ
ン膜上および前記コンタクト内にタングステン膜を堆積
して前記コンタクトを埋め込む工程と、プラズマエッチ
ングにより前記窒化チタン膜上の前記タングステン膜を
エッチバックする工程と、前記窒化チタン膜をエッチン
グする工程とを含むものである。
Alternatively, in the method of manufacturing a semiconductor device of the present invention, a step of forming an interlayer insulating film on one main surface of a semiconductor substrate, a step of depositing a titanium nitride film on the interlayer insulating film, and the titanium nitride film. And selectively etching the interlayer insulating film to open a contact, depositing a tungsten film on the titanium nitride film and in the contact to fill the contact, and plasma etching the titanium nitride film on the titanium nitride film. It includes a step of etching back the tungsten film and a step of etching the titanium nitride film.

【0026】[0026]

【実施例】本発明の第1の実施例について、図1(a)
〜(c)を参照して説明する。
EXAMPLE FIG. 1A shows a first example of the present invention.
This will be described with reference to (c).

【0027】はじめに図1(a)に示すように、絶縁膜
2を隔てて下層配線3が形成されたシリコン基板1に層
間絶縁膜4を堆積したのち、径1μmのコンタクトを開
口する。つぎにスパッタ法により厚さ100nmのチタ
ンタングステン5aを堆積する。つぎに350〜400
sccmのWF6 および600〜700sccmのH2
を反応ガスとし、基板温度を400〜450℃とするC
VD法により厚さ200nmのタングステン7を堆積す
る。つぎに基板温度を130℃以下とするスパッタ法に
より厚さ500nmのアルミニウム合金8を堆積する。
First, as shown in FIG. 1A, an interlayer insulating film 4 is deposited on a silicon substrate 1 on which an insulating film 2 is formed and a lower wiring 3 is formed, and a contact having a diameter of 1 μm is opened. Next, titanium-tungsten 5a having a thickness of 100 nm is deposited by the sputtering method. Next 350-400
WF 6 at sccm and H 2 at 600-700 sccm
As a reaction gas and the substrate temperature is 400 to 450 ° C.
Tungsten 7 having a thickness of 200 nm is deposited by the VD method. Next, the aluminum alloy 8 having a thickness of 500 nm is deposited by the sputtering method in which the substrate temperature is 130 ° C. or lower.

【0028】つぎに図1(b)に示すように、スパッタ
法により厚さ100nmのチタンタングステン9bを堆
積する。つぎに350〜400sccmのWF6 および
600〜700sccmのH2 を反応ガスとし、基板温
度を400〜450℃とするCVD法により、厚さ20
0nmのタングステン10を堆積してコンタクトを埋め
込む。
Next, as shown in FIG. 1B, titanium-tungsten 9b having a thickness of 100 nm is deposited by a sputtering method. Next, WF 6 of 350 to 400 sccm and H 2 of 600 to 700 sccm are used as reaction gases, and a thickness of 20
Deposit 0 nm of tungsten 10 to fill the contact.

【0029】つぎに図1(c)に示すように、SF6
よびC2 4 を反応ガスとするドライエッチングによ
り、アルミニウム合金8上のCVDタングステン10お
よびスパッタチタンタングステン5aをエッチバックす
る。つぎにレジスト(図示せず)をマスクとしてアルミ
ニウム合金8、CVDタングステン7、スパッタチタン
タングステン5aを選択エッチングする。
Next, as shown in FIG. 1C, the CVD tungsten 10 and the sputtered titanium tungsten 5a on the aluminum alloy 8 are etched back by dry etching using SF 6 and C 2 F 4 as reaction gases. Next, the aluminum alloy 8, the CVD tungsten 7, and the sputtered titanium tungsten 5a are selectively etched using a resist (not shown) as a mask.

【0030】本実施例において、コンタクトにおける上
層配線5a,7,8による平坦化が可能になった。コン
タクトがチタンタングステン5a、タングステン7、チ
タンタングステン9bおよびタングステン10によって
完全に埋め込まれて、コンタクト(接続)抵抗も低減す
ることができた。
In this embodiment, the contact can be flattened by the upper wirings 5a, 7 and 8. The contact was completely filled with titanium-tungsten 5a, tungsten 7, titanium-tungsten 9b and tungsten 10, and the contact (connection) resistance could be reduced.

【0031】つぎに本発明の第2の実施例について、図
2(a)および(b)を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS. 2 (a) and 2 (b).

【0032】はじめに図2(a)に示すように、絶縁膜
2を隔てて下層配線3が形成されたシリコン基板1に層
間絶縁膜4を堆積したのち、径1μmのコンタクトを開
口する。つぎにスパッタチタンタングステン5a、CV
Dタングステン7、アルミニウム合金8を順次堆積す
る。ここまでは第1の実施例と同様である。
First, as shown in FIG. 2A, an interlayer insulating film 4 is deposited on the silicon substrate 1 on which the lower wiring 3 is formed with the insulating film 2 interposed therebetween, and then a contact having a diameter of 1 μm is opened. Next, sputtered titanium tungsten 5a, CV
D tungsten 7 and aluminum alloy 8 are sequentially deposited. The process up to this point is the same as in the first embodiment.

【0033】つぎにスパッタ法により厚さ100nmの
窒化チタン9aを堆積する。つぎにCVD法によりタン
グステン10を堆積してコンタクトを埋め込む。
Next, titanium nitride 9a having a thickness of 100 nm is deposited by the sputtering method. Next, tungsten 10 is deposited by the CVD method to fill the contact.

【0034】つぎに図2(b)に示すように、ドライエ
ッチングによりスパッタ窒化チタン9a上のCVDタン
グステン10をエッチバックする。このとき弗素系のS
6ガスを用いると、エッチングされない窒化チタン9
a表面でストップすることができる。つぎにレジスト
(図示せず)をマスクとしてスパッタ窒化チタン9a、
アルミニウム合金8、CVDタングステン7、スパッタ
チタンタングステン5aを選択エッチングする。
Next, as shown in FIG. 2B, the CVD tungsten 10 on the sputtered titanium nitride 9a is etched back by dry etching. At this time, fluorine-based S
With F 6 gas, titanium nitride that is not etched 9
a You can stop at the surface. Next, using a resist (not shown) as a mask, sputtered titanium nitride 9a,
The aluminum alloy 8, the CVD tungsten 7, and the sputtered titanium tungsten 5a are selectively etched.

【0035】本実施例において、アルミニウム合金8上
に窒化チタン9aを堆積することにより、アルミニウム
合金8のヒロック発生を抑えることができた。さらにレ
ジスト工程において、窒化チタン9aが反射防止膜とな
るので、露光条件が改善された。
In this example, by depositing titanium nitride 9a on the aluminum alloy 8, it was possible to suppress the generation of hillocks in the aluminum alloy 8. Further, in the resist process, the titanium nitride 9a serves as an antireflection film, so that the exposure conditions are improved.

【0036】つぎに本発明の第3の実施例について、図
3(a)〜(f)を参照して説明する。
Next, a third embodiment of the present invention will be described with reference to FIGS.

【0037】はじめに図3(a)に示すように、シリコ
ン基板1上の絶縁膜2上に厚さ800nmのアルミニウ
ム合金からなる下層配線3を形成する。つぎにプラズマ
CVD法により酸化シリコン膜を堆積したのち、SOG
(spin on glass)を塗布してからリフロ
ーおよびエッチバックして平坦な層間絶縁膜4を形成す
る。つぎにチタンをターゲットとして、アルゴンおよび
窒素の混合ガスを用いた反応性スパッタにより、厚さ1
00nmの窒化チタン5aを堆積する。
First, as shown in FIG. 3A, a lower wiring 3 made of an aluminum alloy having a thickness of 800 nm is formed on the insulating film 2 on the silicon substrate 1. Next, after depositing a silicon oxide film by the plasma CVD method, SOG is performed.
After applying (spin on glass), a flat interlayer insulating film 4 is formed by reflowing and etching back. Next, using titanium as a target, reactive sputtering using a mixed gas of argon and nitrogen was performed to obtain a thickness of 1
Deposit 00 nm titanium nitride 5a.

【0038】つぎに図3(b)に示すように、レジスト
(図示せず)をマスクとしてスパッタ窒化チタン5aお
よび層間絶縁膜4をエッチングすることによりコンタク
トを開口したのち、レジストを除去する。
Next, as shown in FIG. 3B, the sputtered titanium nitride 5a and the interlayer insulating film 4 are etched by using a resist (not shown) as a mask to open contacts, and then the resist is removed.

【0039】つぎに図3(c)に示すように、スパッタ
法により厚さ100nmのタングステン6を堆積する。
Next, as shown in FIG. 3C, 100 nm thick tungsten 6 is deposited by the sputtering method.

【0040】つぎに図3(d)に示すように、WF6
2 を用いたCVD法により厚さ0.8μmのタングス
テン7を堆積してコンタクトを埋め込む。このときコン
タクト側面で成長したタングステンが中央で継目(シー
ム)を作る。この前のスパッタタングステン6の役割は
CVDタングステン7を堆積するとき、下層配線3とW
6 とが反応して、絶縁物であるAlF3 (6弗化アル
ミニウム)を形成するのを防ぐためである。
Next, as shown in FIG. 3D, a tungsten film 7 having a thickness of 0.8 μm is deposited by the CVD method using WF 6 and H 2 to fill the contact. At this time, the tungsten grown on the side surface of the contact forms a seam at the center. The role of the sputtered tungsten 6 before this is that when the CVD tungsten 7 is deposited, the lower wiring 3 and the W are formed.
This is to prevent the reaction with F 6 to form AlF 3 (aluminum hexafluoride) which is an insulator.

【0041】つぎに図3(e)に示すように、SF6
用いたプラズマによりスパッタ窒化チタン5a表面のC
VDタングステン7およびスパッタタングステン6をエ
ッチバックする。
Next, as shown in FIG. 3 (e), C on the surface of the sputtered titanium nitride 5a was removed by plasma using SF 6.
The VD tungsten 7 and sputtered tungsten 6 are etched back.

【0042】つぎに図3(f)に示すように、Cl2
用いたプラズマによりスパッタ窒化チタン5aをエッチ
ングして、コンタクトがスパッタタングステン6および
CVDタングステン7によって埋め込まれる。このあと
アルミニウム合金による上層配線(図示せず)を形成し
て、2層配線が完成する。
Next, as shown in FIG. 3 (f), the sputtered titanium nitride 5a is etched by plasma using Cl 2 so that the contact is filled with sputtered tungsten 6 and CVD tungsten 7. Thereafter, an upper layer wiring (not shown) made of aluminum alloy is formed to complete the two-layer wiring.

【0043】本実施例で用いたスパッタ法で窒化タング
ステン5aを堆積する代りに、スパッタ法により厚さ1
00nmのTi(チタン)を堆積してから、800℃の
窒素雰囲気で熱処理して窒化タングステンを形成するこ
ともできる。
Instead of depositing the tungsten nitride 5a by the sputtering method used in this embodiment, the thickness of the tungsten nitride 5a is set to 1 by the sputtering method.
Tungsten nitride can be formed by depositing Ti (titanium) having a thickness of 00 nm and then performing heat treatment in a nitrogen atmosphere at 800 ° C.

【0044】また窒化タングステン5aをCl2 を用い
たプラズマによりエッチングする代りに、過酸化水素お
よびアンモニアの水溶液でウェットエッチングすること
もできる。
Further, instead of etching the tungsten nitride 5a with plasma using Cl 2 , it is also possible to carry out wet etching with an aqueous solution of hydrogen peroxide and ammonia.

【0045】つぎに本発明の第4の実施例について、図
4(a)〜(f)を参照して説明する。
Next, a fourth embodiment of the present invention will be described with reference to FIGS.

【0046】はじめに図4(a)に示すように、シリコ
ン基板1上の絶縁膜2上に下層配線3を形成したのち、
層間絶縁膜4を形成してから平坦化する。つぎに反応性
スパッタにより窒化チタン5aを堆積したのち、コンタ
クトを開口する。ここまでは第3の実施例と同様であ
る。
First, as shown in FIG. 4A, after forming the lower layer wiring 3 on the insulating film 2 on the silicon substrate 1,
The interlayer insulating film 4 is formed and then planarized. Next, titanium nitride 5a is deposited by reactive sputtering, and the contact is opened. The process up to this point is the same as in the third embodiment.

【0047】つぎに図4(b)に示すように、WF6
よびSiH4 (モノシラン)を用いた選択CVD法によ
り、厚さ500nmのタングステン7を成長する。ここ
でコンタクトを完全に埋め込まないのは、場所によって
層間絶縁膜4の厚さが異なり、深さの異なるコンタクト
が存在するからである。最も浅いコンタクトに合わせて
タングステン7を埋め込むと、深いコンタクトには途中
までしか埋め込まれない。
Next, as shown in FIG. 4B, a tungsten film 7 having a thickness of 500 nm is grown by the selective CVD method using WF 6 and SiH 4 (monosilane). The reason why the contact is not completely buried here is that the thickness of the interlayer insulating film 4 differs depending on the location, and there are contacts with different depths. When the tungsten 7 is filled to match the shallowest contact, the deep contact is filled only part way.

【0048】つぎに図4(c)に示すように、スパッタ
法により厚さ100nmのタングステン6を堆積する。
Next, as shown in FIG. 4C, 100 nm thick tungsten 6 is deposited by the sputtering method.

【0049】つぎに図4(d)に示すように、WF6
2 を用いたCVD法により厚さ0.8μmのタングス
テン7を堆積してコンタクトを埋め込む。このときコン
タクト側面で成長したタングステンが中央で継目(シー
ム)を作る。
Next, as shown in FIG. 4D, 0.8 μm thick tungsten 7 is deposited by the CVD method using WF 6 and H 2 to fill the contact. At this time, the tungsten grown on the side surface of the contact forms a seam at the center.

【0050】つぎに図4(e)に示すように、SF6
用いたプラズマによりスパッタ窒化チタン5a表面のC
VDタングステン7およびスパッタタングステン6をエ
ッチバックする。
Next, as shown in FIG. 4 (e), C on the surface of the sputtered titanium nitride 5a is removed by plasma using SF 6.
The VD tungsten 7 and sputtered tungsten 6 are etched back.

【0051】つぎに図4(f)に示すように、Cl2
用いたプラズマによりスパッタ窒化チタン5aをエッチ
ングして、コンタクトがCVDタングステン7c、スパ
ッタタングステン6およびCVDタングステン7によっ
て埋め込まれる。このあとアルミニウム合金による上層
配線(図示せず)を形成して、2層配線が完成する。
Next, as shown in FIG. 4 (f), the sputtered titanium nitride 5a is etched by plasma using Cl 2 so that the contacts are filled with CVD tungsten 7c, sputtered tungsten 6 and CVD tungsten 7. Thereafter, an upper layer wiring (not shown) made of aluminum alloy is formed to complete the two-layer wiring.

【0052】第3の実施例ではタングステンをプラズマ
でエッチバックするとき、シーム(継目)部分のエッチ
ングレートが大きい。そのため第3の実施例では、図5
に示すように、下層配線3までエッチングされてしま
う。
In the third embodiment, when tungsten is etched back by plasma, the etching rate of the seam portion is large. Therefore, in the third embodiment, as shown in FIG.
As shown in, the lower wiring 3 is also etched.

【0053】一方、第4の実施例では図4(e)に示す
ように、コンタクトに選択CVDタングステン7cおよ
びスパッタタングステン6が埋め込まれている。そのた
めエッチバックがオーバーしても、下層配線3がエッチ
ングされることはない。
On the other hand, in the fourth embodiment, as shown in FIG. 4E, the selective CVD tungsten 7c and the sputtered tungsten 6 are buried in the contact. Therefore, even if the etch back is over, the lower layer wiring 3 is not etched.

【0054】以上、上層配線の形成について述べたが、
本発明はこのほか半導体基板表面の拡散層に接続する下
層配線にも適用することができる。
The formation of the upper layer wiring has been described above.
The present invention can also be applied to the lower layer wiring connected to the diffusion layer on the surface of the semiconductor substrate.

【0055】[0055]

【発明の効果】コンタクトにCVDタングステンを堆積
したのち、アルミニウム合金をスパッタしてから、コン
タクト中央部にCVDタングステンを埋め込む。その結
果、コンタクトにおいて金属配線が平坦化されて、コン
タクト抵抗を低減することができた。
EFFECTS OF THE INVENTION After CVD tungsten is deposited on a contact, an aluminum alloy is sputtered, and then CVD tungsten is embedded in the center of the contact. As a result, the metal wiring was flattened at the contact, and the contact resistance could be reduced.

【0056】コンタクトの側面にスパッタ窒化チタンを
形成しないので、CVDタングステンおよびスパッタタ
ングステンをエッチバックするとき、リセス(隙間)が
発生することがない。
Since sputtered titanium nitride is not formed on the side surface of the contact, a recess (gap) does not occur when the CVD tungsten and the sputtered tungsten are etched back.

【0057】また層間絶縁膜上にスパッタ窒化チタンが
形成されているので、CVDタングステンおよびスパッ
タタングステンをエッチバックするとき、スパッタ窒化
チタンのところでエッチングが止まる。
Further, since sputtered titanium nitride is formed on the interlayer insulating film, when the CVD tungsten and the sputtered tungsten are etched back, the etching stops at the sputtered titanium nitride.

【0058】したがって、層間絶縁膜表面が荒れたり、
層間絶縁膜が薄くなるという問題を解決することができ
た。
Therefore, the surface of the interlayer insulating film becomes rough,
The problem that the interlayer insulating film becomes thin could be solved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を工程順に示す断面図で
ある。
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention in process order.

【図2】本発明の第2の実施例を工程順に示す断面図で
ある。
FIG. 2 is a cross-sectional view showing a second embodiment of the present invention in process order.

【図3】本発明の第3の実施例を工程順に示す断面図で
ある。
FIG. 3 is a sectional view showing a third embodiment of the present invention in the order of steps.

【図4】本発明の第4の実施例を工程順に示す断面図で
ある。
FIG. 4 is a sectional view showing a fourth embodiment of the present invention in process order.

【図5】本発明の第3の実施例と第4の実施例とを比較
する断面図である。
FIG. 5 is a cross-sectional view comparing a third embodiment of the present invention with a fourth embodiment.

【図6】従来のコンタクトホールを埋め込んで金属配線
を形成する方法を示す断面図である。
FIG. 6 is a cross-sectional view showing a conventional method for filling a contact hole to form a metal wiring.

【図7】従来のコンタクトホールを埋め込んで金属配線
を形成する方法を示す断面図である。
FIG. 7 is a cross-sectional view showing a conventional method for filling a contact hole to form a metal wiring.

【図8】従来のコンタクトホールを埋め込んで金属配線
を形成する方法を示す断面図である。
FIG. 8 is a cross-sectional view showing a conventional method of filling a contact hole to form a metal wiring.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 絶縁膜 3 下層配線 4 層間絶縁膜 5 スパッタ高融点金属 5a スパッタ窒化チタン 5b スパッタチタンタングステン 6 スパッタタングステン 7 CVDタングステン 8 アルミニウム合金 9a スパッタ窒化チタン 9b スパッタチタンタングステン 10 CVDタングステン DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Insulating film 3 Lower layer wiring 4 Interlayer insulating film 5 Sputter refractory metal 5a Sputtered titanium nitride 5b Sputtered titanium tungsten 6 Sputtered tungsten 7 CVD tungsten 8 Aluminum alloy 9a Sputtered titanium nitride 9b Sputtered titanium tungsten 10 CVD tungsten

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の一主面上に形成された層間
絶縁膜にコンタクトを開口する工程と、前記コンタクト
にスパッタ法により第1の高融点金属を堆積したのち、
CVD法により第2の高融点金属膜を堆積する工程と、
前記第2の高融点金属膜上にスパッタ法によりアルミニ
ウム合金膜を堆積する工程と、前記アルミニウム合金膜
上および前記コンタクト内にスパッタ法により第3の高
融点金属膜を堆積したのち、CVD法により第4の高融
点金属膜を堆積する工程と、ドライエッチング法により
前記アルミニウム合金上の前記第4の高融点金属膜およ
び前記第3の高融点金属膜をエッチバックする工程と、
前記アルミニウム合金膜、前記第2の高融点金属膜およ
び前記第1の高融点金属膜からなる積層金属膜をパター
ニングする工程とを含む半導体装置の製造方法。
1. A step of forming a contact in an interlayer insulating film formed on one main surface of a semiconductor substrate, and a step of depositing a first refractory metal on the contact by a sputtering method,
A step of depositing a second refractory metal film by a CVD method,
A step of depositing an aluminum alloy film on the second refractory metal film by a sputtering method, and a step of depositing a third refractory metal film on the aluminum alloy film and in the contact by a sputter method, and then by a CVD method. Depositing a fourth refractory metal film, and etching back the fourth refractory metal film and the third refractory metal film on the aluminum alloy by a dry etching method,
And a step of patterning a laminated metal film including the aluminum alloy film, the second refractory metal film, and the first refractory metal film.
【請求項2】 半導体基板の一主面上に形成された層間
絶縁膜にコンタクトを開口する工程と、前記コンタクト
にスパッタ法により第1の高融点金属を堆積したのち、
CVD法により第2の高融点金属膜を堆積する工程と、
前記第2の高融点金属膜上にスパッタ法によりアルミニ
ウム合金膜を堆積する工程と、前記アルミニウム合金膜
上および前記コンタクト内にスパッタ法により第3の高
融点金属膜を堆積したのち、CVD法により第4の高融
点金属膜を堆積する工程と、ドライエッチング法により
前記第3の高融点金属膜上の前記第4の高融点金属膜を
エッチバックする工程と、前記第3の高融点金属膜、前
記アルミニウム合金膜、前記第2の高融点金属膜および
前記第1の高融点金属膜からなる積層金属膜をパターニ
ングする工程とを含む半導体装置の製造方法。
2. A step of forming a contact in an interlayer insulating film formed on one main surface of a semiconductor substrate, and a step of depositing a first refractory metal on the contact by a sputtering method,
A step of depositing a second refractory metal film by a CVD method,
A step of depositing an aluminum alloy film on the second refractory metal film by a sputtering method, and a step of depositing a third refractory metal film on the aluminum alloy film and in the contact by a sputter method, and then by a CVD method. Depositing a fourth refractory metal film, etching back the fourth refractory metal film on the third refractory metal film by a dry etching method, and the third refractory metal film And a step of patterning a laminated metal film including the aluminum alloy film, the second refractory metal film, and the first refractory metal film.
【請求項3】 第3の高融点金属膜がチタンタングステ
ン膜および窒化チタン膜のうちの1つである請求項1お
よび請求項2記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the third refractory metal film is one of a titanium tungsten film and a titanium nitride film.
【請求項4】 半導体基板の一主面上に層間絶縁膜を形
成する工程と、前記層間絶縁膜上に窒化チタン膜を堆積
する工程と、前記窒化チタン膜および前記層間絶縁膜を
選択エッチングしてコンタクトを開口する工程と、前記
窒化チタン膜上および前記コンタクト内にタングステン
膜を堆積して前記コンタクトを埋め込む工程と、プラズ
マエッチングにより前記窒化チタン膜上の前記タングス
テン膜をエッチバックする工程と、前記窒化チタン膜を
エッチングする工程とを含む半導体装置の製造方法。
4. A step of forming an interlayer insulating film on one main surface of a semiconductor substrate, a step of depositing a titanium nitride film on the interlayer insulating film, and a step of selectively etching the titanium nitride film and the interlayer insulating film. Opening a contact with the titanium nitride film, depositing a tungsten film on the titanium nitride film and in the contact to fill the contact, and etching back the tungsten film on the titanium nitride film by plasma etching, And a step of etching the titanium nitride film.
【請求項5】 スパッタ法により窒化チタン膜を堆積す
る請求項4記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein the titanium nitride film is deposited by a sputtering method.
【請求項6】 半導体基板の一主面上に層間絶縁膜を形
成する工程と、前記層間絶縁膜上にチタン膜を堆積した
のち、窒素雰囲気で熱処理することにより前記チタン膜
を窒化チタン膜に変える工程と、前記窒化チタン膜およ
び前記層間絶縁膜を選択エッチングしてコンタクトを開
口する工程と、前記窒化チタン膜上および前記コンタク
ト内にタングステン膜を堆積して前記コンタクトを埋め
込む工程と、プラズマエッチングにより前記窒化チタン
膜上の前記タングステン膜をエッチバックする工程と、
前記窒化チタン膜をエッチングする工程とを含む半導体
装置の製造方法。
6. A step of forming an interlayer insulating film on one main surface of a semiconductor substrate, and a titanium film is deposited on the interlayer insulating film, followed by heat treatment in a nitrogen atmosphere to convert the titanium film into a titanium nitride film. Changing step, selectively etching the titanium nitride film and the interlayer insulating film to open a contact, depositing a tungsten film on the titanium nitride film and in the contact to fill the contact, and plasma etching Etching back the tungsten film on the titanium nitride film by
And a step of etching the titanium nitride film.
【請求項7】 半導体基板の一主面上に層間絶縁膜を形
成する工程と、前記層間絶縁膜上に窒化チタン膜を堆積
する工程と、前記窒化チタン膜および前記層間絶縁膜を
選択エッチングしてコンタクトを開口する工程と、前記
窒化チタン膜上および前記コンタクト内にスパッタ法に
より第1のタングステン膜を堆積したのち、CVD法に
より第2のタングステン膜を堆積して前記コンタクトを
埋め込む工程と、プラズマエッチングにより前記窒化チ
タン膜上の前記第2のタングステン膜および前記第1の
タングステン膜をエッチバックする工程と、前記窒化チ
タン膜をエッチングする工程とを含む半導体装置の製造
方法。
7. A step of forming an interlayer insulating film on one main surface of a semiconductor substrate, a step of depositing a titanium nitride film on the interlayer insulating film, and a step of selectively etching the titanium nitride film and the interlayer insulating film. A contact is opened, and a step of depositing a first tungsten film on the titanium nitride film and in the contact by a sputtering method, and then depositing a second tungsten film by a CVD method to fill the contact. A method of manufacturing a semiconductor device, comprising: a step of etching back the second tungsten film and the first tungsten film on the titanium nitride film by plasma etching; and a step of etching the titanium nitride film.
【請求項8】 半導体基板の一主面上に層間絶縁膜を形
成する工程と、前記層間絶縁膜上に窒化チタン膜を堆積
する工程と、前記窒化チタン膜および前記層間絶縁膜を
選択エッチングしてコンタクトを開口する工程と、前記
コンタクトに選択CVD法により第1のタングステン膜
を堆積したのち、前記窒化チタン膜上および前記コンタ
クト内に第2のタングステン膜を堆積したのち、前記コ
ンタクトを埋め込む工程と、プラズマエッチングにより
前記窒化チタン膜上の前記第2のタングステン膜をエッ
チバックする工程と、前記窒化チタン膜をエッチングす
る工程とを含む半導体装置の製造方法。
8. A step of forming an interlayer insulating film on one main surface of a semiconductor substrate, a step of depositing a titanium nitride film on the interlayer insulating film, and a step of selectively etching the titanium nitride film and the interlayer insulating film. Opening a contact, and depositing a first tungsten film on the contact by a selective CVD method, depositing a second tungsten film on the titanium nitride film and in the contact, and then burying the contact And a step of etching back the second tungsten film on the titanium nitride film by plasma etching, and a step of etching the titanium nitride film.
JP8015492A 1992-04-02 1992-04-02 Manufacture of semiconductor device Withdrawn JPH05315334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8015492A JPH05315334A (en) 1992-04-02 1992-04-02 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8015492A JPH05315334A (en) 1992-04-02 1992-04-02 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05315334A true JPH05315334A (en) 1993-11-26

Family

ID=13710386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8015492A Withdrawn JPH05315334A (en) 1992-04-02 1992-04-02 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05315334A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203899A (en) * 1995-01-30 1996-08-09 Nec Corp Fabrication of semiconductor device
JPH08316314A (en) * 1995-05-18 1996-11-29 Matsushita Electron Corp Semiconductor device and its production
US6809025B2 (en) 1997-02-18 2004-10-26 Micron Technology, Inc. Method of making a void-free aluminum film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203899A (en) * 1995-01-30 1996-08-09 Nec Corp Fabrication of semiconductor device
JPH08316314A (en) * 1995-05-18 1996-11-29 Matsushita Electron Corp Semiconductor device and its production
US6809025B2 (en) 1997-02-18 2004-10-26 Micron Technology, Inc. Method of making a void-free aluminum film

Similar Documents

Publication Publication Date Title
JP3216345B2 (en) Semiconductor device and manufacturing method thereof
JPH04142061A (en) Formation of tungsten plug
JPH04293233A (en) Forming method of metal plug
JP2000323571A (en) Manufacture of semiconductor device
KR100259692B1 (en) Semiconductor device manufacturing method having contact structure
JP2000306997A (en) Semiconductor device having barrier metal layer and fabrication thereof
US6043148A (en) Method of fabricating contact plug
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
JP2000332106A (en) Semiconductor device for its manufacture
JPH09283624A (en) Manufacture of semiconductor device
JPH0982798A (en) Semiconductor device and manufacture thereof
JPH05315334A (en) Manufacture of semiconductor device
JP2736370B2 (en) Semiconductor device and manufacturing method thereof
JP3301466B2 (en) Method for manufacturing semiconductor device
JPH05299397A (en) Forming method for metal plug
JPH04316351A (en) Manufacture of semiconductor device
JP3269490B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH09275136A (en) Semiconductor device and its manufacture
JPH05283363A (en) Manufacture of semiconductor device
JPH08203899A (en) Fabrication of semiconductor device
JPH08125013A (en) Semiconductor device and its manufacture
JP2000294636A (en) Semiconductor device and manufacture of the same
JPH0410426A (en) Manufacture of semiconductor device
JPH04142062A (en) Formation of tungsten plug

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608