JPH05313673A - Acoustic system echo canceler - Google Patents

Acoustic system echo canceler

Info

Publication number
JPH05313673A
JPH05313673A JP4120960A JP12096092A JPH05313673A JP H05313673 A JPH05313673 A JP H05313673A JP 4120960 A JP4120960 A JP 4120960A JP 12096092 A JP12096092 A JP 12096092A JP H05313673 A JPH05313673 A JP H05313673A
Authority
JP
Japan
Prior art keywords
circuit
output
input signal
signal
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4120960A
Other languages
Japanese (ja)
Other versions
JP2848114B2 (en
Inventor
Atsushi Hasegawa
厚志 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4120960A priority Critical patent/JP2848114B2/en
Publication of JPH05313673A publication Critical patent/JPH05313673A/en
Application granted granted Critical
Publication of JP2848114B2 publication Critical patent/JP2848114B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the generation time of a training noise when an initial echo path is estimated. CONSTITUTION:A noise having a certain period tau is generated by a noise generating circuit 40 and supplied to a received input signal Rin by a switching circuit 70. A switching circuit 80 outputs the noise to a received output signal Rout (speaker) repeatedly for a certain time. A transmitted input signal Sin as a current echo is stored by a switching circuit 60 and a storage circuit 50 at certain timing for a time tau. After the signal is stored, the received output signal Rout is disconnected by the switching circuit 80 and the output of the storage circuit 50 is inputted to a subtracting circuit 20 by the switching circuit 60.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、音声会議のスピーカか
らマイクへの回り込み(室内エコー)を消去する音響系
エコーキャンセラに関し、特に、初期エコー経路推定時
にノイズによるトレーニングが必要な音響系エコーキャ
ンセラに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an acoustic echo canceller for eliminating the wraparound (room echo) from a speaker to a microphone in a voice conference, and more particularly to an acoustic echo canceller which requires training by noise when estimating an initial echo path. Regarding

【0002】[0002]

【従来の技術】従来の音響系エコーキャンセラを図3に
より説明する。
2. Description of the Related Art A conventional acoustic echo canceller will be described with reference to FIG.

【0003】音響系エコーキャンセラは、通常運用する
前に室内エコーを推定するためトレーニングを行う。
Acoustic echo cancellers perform training to estimate room echoes before normal operation.

【0004】トレーニングに用いる音源にはホワイトノ
イズが使われる。ノイズを数秒間発生させ、十分に推定
を済ませてから、通常運用にはいる。
White noise is used as a sound source used for training. Generate noise for a few seconds, make a sufficient estimation, and then start normal operation.

【0005】タイマ回路30は、起動制御信号によって
数秒間、切替回路制御信号を出力する。これにより切替
回路70は、雑音発生回路40からの入力を出力する。
従って、数秒間、受信出力信号Rout(スピーカ)か
らノイズが発生する。その後、切替回路70は、受信入
力信号Rinを出力し、通常運用にはいる。
The timer circuit 30 outputs a switching circuit control signal for several seconds in response to a start control signal. As a result, the switching circuit 70 outputs the input from the noise generating circuit 40.
Therefore, noise is generated from the reception output signal Rout (speaker) for several seconds. After that, the switching circuit 70 outputs the reception input signal Rin to start the normal operation.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の音響系
エコーキャンセラでは、通常運用する前に室内エコーを
推定するためにノイズによるトレーニングを行うが、ト
レーニングノイズの出力時間が長く(例えば10秒)、
使用する度に長い時間ノイズを聞かなくてはならないと
いう問題点があった。
In the above-mentioned conventional acoustic echo canceller, training by noise is performed to estimate the room echo before the normal operation, but the training noise output time is long (for example, 10 seconds). ,
There was a problem that the noise had to be heard for a long time each time it was used.

【0007】本発明の目的は、このトレーニングノイズ
の発生時間を短くすることができる音響系エコーキャン
セラを提供することにある。
It is an object of the present invention to provide an acoustic echo canceller capable of shortening the training noise generation time.

【0008】[0008]

【課題を解決するための手段】本発明は、受信出力信号
が送信入力信号に回り込むエコーを受信入力信号と送信
出力信号を参照して推定する推定回路と、推定されたエ
コーを送信入力信号から減算して送信出力信号とする減
算回路と、起動制御信号によりスタートする5点独立制
御可能なタイマ回路と、タイマ回路の出力3によってあ
る特定パターンのノイズを発生する雑音発生回路と、雑
音発生回路の出力と受信入力信号とをタイマ回路の第1
の出力によって切り替える第1の切替回路と、タイマ回
路の第4の出力によって入出力制御可能な記憶回路と、
タイマ回路の第2の出力によって送信入力信号と記憶回
路の入出力とエコーキャンセラへの出力の3点から2点
を選び接続する第2の切替回路と、タイマ回路の第5の
出力5によって受信入力信号を受信出力信号に出力する
かどうか切り替える第3の切替回路とを備えることを特
徴としている。
According to the present invention, an estimation circuit for estimating an echo in which a reception output signal wraps around a transmission input signal with reference to the reception input signal and the transmission output signal, and an estimated echo from the transmission input signal. A subtraction circuit that subtracts to obtain a transmission output signal, a timer circuit that can be controlled independently by 5 points and that starts with a start control signal, a noise generation circuit that generates noise of a specific pattern by the output 3 of the timer circuit, and a noise generation circuit Of the output and the received input signal of the timer circuit
A first switching circuit that switches according to the output of the memory circuit, and a storage circuit that can be input / output controlled by the fourth output of the timer circuit,
Received by the second output of the timer circuit, the second switching circuit which connects and selects two points from the input of the transmission signal, the input / output of the storage circuit and the output to the echo canceller, and the fifth output 5 of the timer circuit. And a third switching circuit for switching whether to output the input signal to the reception output signal.

【0009】また、本発明によれば、前記エコーを、受
信入力信号と送信出力信号を参照して適応型FIR形フ
ィルタにより推定するのが好ましい。
Further, according to the present invention, it is preferable that the echo is estimated by an adaptive FIR filter with reference to a received input signal and a transmitted output signal.

【0010】[0010]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0011】図1は、本発明の音響系エコーキャンセラ
の一実施例を示すブロック図であり、図2はタイマ回路
のシーケンス図である。
FIG. 1 is a block diagram showing an embodiment of an acoustic echo canceller of the present invention, and FIG. 2 is a sequence diagram of a timer circuit.

【0012】図1において、雑音発生回路40は、起動
制御信号によりスタートするタイマ回路30の出力3に
よりある特定パターンのノイズを発生し、切替回路70
は、タイマ回路30の出力1により雑音発生回路40の
出力と受信入力信号Rinとを切り替え、切替回路80
は、タイマ回路30の出力5により受信入力信号Rin
を受信出力信号端子に出力するか否かの切り替えを行
う。
In FIG. 1, a noise generating circuit 40 generates a noise of a specific pattern by the output 3 of the timer circuit 30 started by a start control signal, and a switching circuit 70.
Switches between the output of the noise generating circuit 40 and the reception input signal Rin by the output 1 of the timer circuit 30, and the switching circuit 80
Is the received input signal Rin due to the output 5 of the timer circuit 30.
Is output to the reception output signal terminal.

【0013】推定回路10は、受信出力信号Rout
(スピーカ)が受信入力信号Sin(マイク)に回り込
むエコーを、送信出力信号Sout(ε)と、切替回路
70より出力された受信入力信号Rinとを参照して適
応型FIR(finite inpulse resp
onse)形フィルタにより推定し、減算回路20は送
信入力信号Sinから減算回路により推定された推定エ
コーを引いて送信出力信号Soutとする。
The estimation circuit 10 receives the received output signal Rout.
The echo that the (speaker) wraps around to the reception input signal Sin (microphone) refers to the transmission output signal Sout (ε) and the reception input signal Rin output from the switching circuit 70, and an adaptive FIR (finite impulse resp).
onse) type filter, and the subtraction circuit 20 subtracts the estimated echo estimated by the subtraction circuit from the transmission input signal Sin to obtain the transmission output signal Sout.

【0014】また、記憶回路50は、タイマ回路30の
出力5により入出力制御され、切替回路60は、タイマ
回路30の出力2により送信入力信号Sinと記憶回路
50の入出力と減算回路20への出力の3点から2点を
選んで接続する。
Further, the storage circuit 50 is input / output controlled by the output 5 of the timer circuit 30, and the switching circuit 60 is sent to the transmission input signal Sin and the input / output of the storage circuit 50 and the subtraction circuit 20 by the output 2 of the timer circuit 30. Select 2 points from 3 points of the output of and connect.

【0015】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.

【0016】本実施例では、指定回路10において受信
入力信号Rinと送信出力信号Sout(ε)を参照す
ることにより、エコー経路の推定を行い、減算回路20
において送信入力信号Sinから推定エコーを減じ、エ
コー消去を実現している。従って、エコー経路推定に必
要な信号は受信入力信号Rinと送信入力信号Sinに
なる。
In the present embodiment, the designation circuit 10 refers to the reception input signal Rin and the transmission output signal Sout (ε) to estimate the echo path, and the subtraction circuit 20.
In, the estimated echo is subtracted from the transmission input signal Sin to realize echo cancellation. Therefore, the signals required for echo path estimation are the reception input signal Rin and the transmission input signal Sin.

【0017】ところで、推定回路のアルゴリズムに学習
同定法を用いているエコーキャンセラでは、受信入力信
号Rin、送信入力信号Sinが1度取り込んだサンプ
ルデータの繰り返しでもエコー経路推定が可能であるこ
とが知られている。
By the way, in the echo canceller which uses the learning identification method as the algorithm of the estimation circuit, it is known that the echo path can be estimated even by repeating the sample data in which the reception input signal Rin and the transmission input signal Sin are captured once. Has been.

【0018】そこで、雑音発生回路40によりある繰り
返しパターン(周期τ)を持つノイズを発生させ、切替
回路70により受信入力信号Rinにより与える。切替
回路80によってある時間繰り返しノイズを受信出力信
号Rout(スピーカ)に出力する。その時のエコーで
ある送信入力信号Sinを切替回路60、記憶回路50
によってあるタイミングでτ時間記憶する(ノイズパタ
ーン1周期分サンプリングする)。記憶後は受信出力信
号Routを切替回路80によって切り、切替回路60
によって記憶回路50の出力を減算回路に入力する。こ
の際、記憶回路50の出力は時間τぶんのデータの繰り
返しとし、雑音発生回路40と同期を取る。
Therefore, the noise generation circuit 40 generates noise having a certain repetitive pattern (cycle τ), and the switching circuit 70 gives it by the received input signal Rin. The switching circuit 80 outputs noise for a certain period of time to the reception output signal Rout (speaker). The transmission input signal Sin, which is an echo at that time, is transferred to the switching circuit 60 and the storage circuit 50.
Then, τ time is stored at a certain timing (sampling for one cycle of the noise pattern). After the storage, the reception output signal Rout is cut off by the switching circuit 80, and the switching circuit 60
The output of the memory circuit 50 is input to the subtraction circuit. At this time, the output of the memory circuit 50 repeats the data for the time τ and is synchronized with the noise generating circuit 40.

【0019】よって、初期エコー経路の推定は雑音発生
回路40からの出力である受信入力信号Rinと記憶回
路50からの出力である送信入力信号Sinにより行わ
れる。従って、本発明によればスピーカからのノイズ発
生時間は最低τ時間ということになる。
Therefore, the estimation of the initial echo path is performed by the reception input signal Rin which is the output from the noise generating circuit 40 and the transmission input signal Sin which is the output from the storage circuit 50. Therefore, according to the present invention, the noise generation time from the speaker is at least τ time.

【0020】[0020]

【発明の効果】以上説明したように本発明は、トレーニ
ングノイズによる室内エコーをサンプリングし、サンプ
ルデータを繰り返し使うことにより初期推定を行うの
で、初期室内エコー推定のトレーニングノイズをたとえ
ば10sec程度から最低0.16sec(1280t
ap/8kサンプリング)に短縮することができるとい
う効果を有する。
As described above, according to the present invention, the indoor echo due to the training noise is sampled, and the initial estimation is performed by repeatedly using the sample data. .16 sec (1280t
It has an effect that it can be shortened to ap / 8k sampling).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】タイマ回路のシーケンス図である。FIG. 2 is a sequence diagram of a timer circuit.

【図3】従来技術の一実施例を示すブロック図である。FIG. 3 is a block diagram showing an example of a conventional technique.

【符号の説明】[Explanation of symbols]

1〜5 タイマ回路の出力 10 推定回路 20 減算回路 30 タイマ回路 40 雑音発生回路 50 記憶回路 60,70,80 切替回路 Sin 送信入力信号 Sout 送信出力信号 Rin 受信入力信号 Rout 受信出力信号 1 to 5 output of timer circuit 10 estimation circuit 20 subtraction circuit 30 timer circuit 40 noise generation circuit 50 storage circuit 60, 70, 80 switching circuit Sin transmission input signal Sout transmission output signal Rin reception input signal Rout reception output signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】受信出力信号が送信入力信号に回り込むエ
コーを受信入力信号と送信出力信号を参照して推定する
推定回路と、 推定されたエコーを送信入力信号から減算して送信出力
信号とする減算回路と、 起動制御信号によりスタートする5点独立制御可能なタ
イマ回路と、 タイマ回路の出力3によってある特定パターンのノイズ
を発生する雑音発生回路と、 雑音発生回路の出力と受信入力信号とをタイマ回路の第
1の出力によって切り替える第1の切替回路と、 タイマ回路の第4の出力によって入出力制御可能な記憶
回路と、 タイマ回路の第2の出力によって送信入力信号と記憶回
路の入出力とエコーキャンセラへの出力の3点から2点
を選び接続する第2の切替回路と、 タイマ回路の第5の出力5によって受信入力信号を受信
出力信号に出力するかどうか切り替える第3の切替回路
とを備えることを特徴とする音響系エコーキャンセラ。
1. An estimation circuit for estimating an echo, in which a reception output signal wraps around a transmission input signal, with reference to the reception input signal and the transmission output signal, and a transmission output signal obtained by subtracting the estimated echo from the transmission input signal. A subtraction circuit, a timer circuit capable of independent control of 5 points that starts with a start control signal, a noise generation circuit that generates a noise of a certain pattern by the output 3 of the timer circuit, an output of the noise generation circuit, and a reception input signal A first switching circuit that switches by the first output of the timer circuit, a storage circuit that can be input / output controlled by the fourth output of the timer circuit, and a transmission input signal and input / output of the storage circuit by the second output of the timer circuit. And a second switching circuit for connecting and selecting two points from the three points of the output to the echo canceller, and the fifth output 5 of the timer circuit to receive the received input signal. And a third switching circuit for switching whether to output the signal to the audio signal.
【請求項2】前記エコーを、受信入力信号と送信出力信
号を参照して適応型FIR形フィルタにより推定するこ
とを特徴とする請求項1記載の音響系エコーキャンセ
ラ。
2. The acoustic echo canceller according to claim 1, wherein the echo is estimated by an adaptive FIR type filter with reference to a received input signal and a transmitted output signal.
JP4120960A 1992-05-14 1992-05-14 Acoustic echo canceller Expired - Lifetime JP2848114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4120960A JP2848114B2 (en) 1992-05-14 1992-05-14 Acoustic echo canceller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4120960A JP2848114B2 (en) 1992-05-14 1992-05-14 Acoustic echo canceller

Publications (2)

Publication Number Publication Date
JPH05313673A true JPH05313673A (en) 1993-11-26
JP2848114B2 JP2848114B2 (en) 1999-01-20

Family

ID=14799260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4120960A Expired - Lifetime JP2848114B2 (en) 1992-05-14 1992-05-14 Acoustic echo canceller

Country Status (1)

Country Link
JP (1) JP2848114B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0480049B1 (en) * 1990-03-30 1995-06-07 Hoya Corporation Process for coloring polymer
US7072310B2 (en) 2000-11-01 2006-07-04 Fujitsu Limited Echo canceling system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0480049B1 (en) * 1990-03-30 1995-06-07 Hoya Corporation Process for coloring polymer
US7072310B2 (en) 2000-11-01 2006-07-04 Fujitsu Limited Echo canceling system

Also Published As

Publication number Publication date
JP2848114B2 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2785336B2 (en) Training method of acoustic echo canceller
JP3552967B2 (en) Echo canceller device
US20100183163A1 (en) Sound signal processor and delay time setting method
WO1995031052A1 (en) Echo canceler and echo path estimating method
JPH02278925A (en) Echo canceller with testing function and communication equipment with the echo canceller
TW201721630A (en) Comfort noise generation apparatus and method
WO2006027868A1 (en) Communication terminal with echo canceller and its echo canceling method
US5428604A (en) Training method for an echo canceller for use in a voice conference system
US5875246A (en) Distributed audio signal processing in a network experiencing transmission delay
JP2003284183A (en) Echo suppression apparatus, echo suppression method, and program
JP3385221B2 (en) Echo canceller
JPS6343451A (en) Amplified speaking circuit
JPH05313673A (en) Acoustic system echo canceler
JP2542625B2 (en) Echo canceller
JPS613536A (en) Echo signal canceller
JPH098707A (en) Speech operated controller
JPS62116025A (en) Echo canceler
JP2006148375A (en) Echo cancellation method, echo canceller, and telephone repeater
JPH11331047A (en) Multiple channel echo erasing device raving compander
JP2542624B2 (en) Echo canceller
JPH06338826A (en) Sound echo eliminator
JPS62116026A (en) Echo canceler
JP2988119B2 (en) Echo suppression device
JP2002261661A (en) Multi-channel echo cancellation method, its apparatus, its program, and its storage medium
JPS605634A (en) Echo canceller