JPH05308269A - Photoelectric switch - Google Patents
Photoelectric switchInfo
- Publication number
- JPH05308269A JPH05308269A JP13991492A JP13991492A JPH05308269A JP H05308269 A JPH05308269 A JP H05308269A JP 13991492 A JP13991492 A JP 13991492A JP 13991492 A JP13991492 A JP 13991492A JP H05308269 A JPH05308269 A JP H05308269A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- comparison
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は光電スイッチに関し、特
にその受光部側の消費電流を削減するようにした光電ス
イッチに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric switch, and more particularly to a photoelectric switch designed to reduce the current consumption on the light receiving portion side thereof.
【0002】[0002]
【従来の技術】従来光電スイッチは例えば図6に示すよ
うに、発振回路1より周期的な投光パルスを発生させ、
投光回路2を介して断続的に投光素子3を駆動してい
る。投光素子3の照射領域に物体があれば受光素子4に
よって反射光を受光し、プリアンプ5,メインアンプ6
を介して増幅して比較回路7に与える。比較回路7は所
定の閾値で増幅出力を弁別し、比較出力をゲート回路8
に与える。ゲート回路8では発振回路1の発振クロック
に同期させた信号のみを次段の積分回路9に与える。積
分回路9は所定レベルを越える信号が複数回連続して得
られる場合に、出力回路10を介して外部に物体検知信
号を出力する信号処理回路である。2. Description of the Related Art A conventional photoelectric switch, for example, as shown in FIG.
The light projecting element 3 is intermittently driven via the light projecting circuit 2. If there is an object in the irradiation area of the light projecting element 3, the light receiving element 4 receives the reflected light, and the preamplifier 5 and the main amplifier 6
The signal is amplified through and given to the comparison circuit 7. The comparator circuit 7 discriminates the amplified output by a predetermined threshold value, and the comparison output is gated by the gate circuit 8
Give to. The gate circuit 8 gives only the signal synchronized with the oscillation clock of the oscillation circuit 1 to the integration circuit 9 at the next stage. The integrating circuit 9 is a signal processing circuit that outputs an object detection signal to the outside via the output circuit 10 when a signal exceeding a predetermined level is continuously obtained a plurality of times.
【0003】[0003]
【発明が解決しようとする課題】しかるにこのような光
電スイッチにおいては、発熱量を小さくし小型化するた
めに消費電流を少なくする必要がある。特に二線式の光
電スイッチにおいては、スイッチのオフ時に漏れ電流を
所定値以下、例えば1mA以下にする必要がある。さて前
述したように投光部は発振回路1の発振出力に応じて投
光素子3を断続的に駆動しており、受光部側でもこの間
のみで受光信号の処理を行うため、ゲート回路8によっ
てゲートをかけている。しかるに従来の光電スイッチに
おいては、この発振回路1の発振のタイミングとは無関
係に常にプリアンプ5,メインアンプ6,比較回路7や
その後段の信号処理回路に電流を供給しており、無駄な
電流を消費しているという欠点があった。However, in such a photoelectric switch, it is necessary to reduce the current consumption in order to reduce the amount of heat generation and reduce the size. Especially in a two-wire type photoelectric switch, it is necessary to make the leakage current below a predetermined value, for example, 1 mA or less when the switch is turned off. As described above, the light projecting section intermittently drives the light projecting element 3 in accordance with the oscillation output of the oscillation circuit 1, and the light receiving section processes the light receiving signal only during this period. I'm wearing a gate. However, in the conventional photoelectric switch, current is always supplied to the preamplifier 5, the main amplifier 6, the comparison circuit 7 and the signal processing circuit of the subsequent stage regardless of the timing of oscillation of the oscillation circuit 1, and a wasteful current is generated. It had the drawback of consuming it.
【0004】本発明はこのような従来の光電スイッチの
問題点に鑑みてなされたものであって、必要な時間帯に
のみ比較回路を含む受光回路のブロックに電流を供給す
ることによって低消費電力化を行えるようにすることを
技術的課題とする。The present invention has been made in view of the above problems of the conventional photoelectric switch, and supplies a current to the block of the light receiving circuit including the comparison circuit only in a necessary time zone to reduce the power consumption. It is a technical task to be able to achieve
【0005】[0005]
【課題を解決するための手段】本発明は検知領域に光を
照射する投光素子と、投光パルスを発生し、投光素子を
断続的に駆動する発振回路と、投光素子より物体検知領
域を介して得られる光信号を受光する受光素子と、受光
素子の出力を増幅する増幅器と、発振回路のパルス幅を
拡大して増幅器に電源を供給するパルス幅拡大回路と、
一対の電圧を比較し物体検知信号を得る比較回路と、比
較回路の基準電圧及び基準電圧と所定の電圧差を有し、
増幅器の出力が重畳される比較電圧を生成して比較回路
に与える電圧生成回路と、パルス幅拡大回路の出力によ
って動作し電圧生成回路を動作させる電流源ゲート回路
と、を具備し、電圧生成回路の基準電圧は比較電圧より
立上り及び立下り速度が常に早く、そのレベルは比較電
圧より高く設定したことを特徴とするものである。According to the present invention, a light projecting element for irradiating a detection region with light, an oscillator circuit for generating a light projecting pulse and intermittently driving the light projecting element, and an object detection by the light projecting element are provided. A light receiving element that receives an optical signal obtained through the region, an amplifier that amplifies the output of the light receiving element, a pulse width expansion circuit that expands the pulse width of the oscillation circuit and supplies power to the amplifier,
A comparison circuit that obtains an object detection signal by comparing a pair of voltages, and has a reference voltage of the comparison circuit and a predetermined voltage difference from the reference voltage,
The voltage generation circuit includes: a voltage generation circuit that generates a comparison voltage on which the output of the amplifier is superimposed and gives the comparison voltage to the comparison circuit; and a current source gate circuit that operates by the output of the pulse width expansion circuit to operate the voltage generation circuit. The reference voltage is always higher in rising and falling speed than the comparison voltage, and its level is set higher than the comparison voltage.
【0006】[0006]
【作用】このような特徴を有する本発明によれば、発振
回路の出力がパルス幅拡大回路によって拡大され、電流
源ゲート回路によって電圧生成回路が動作する。電圧生
成回路は比較回路に与える基準電圧及び比較電圧を設定
しており、基準電圧の立上り立下り速度が早く、そのレ
ベルも比較電圧より高く設定している。こうすれば物体
が検知されず増幅器より比較電圧に出力が重畳されない
状態では、基準電圧は常に比較電圧より高くなる。そし
て増幅器より出力が得られる場合にはこのレベルが反転
するため、比較回路により物体検知信号が出力される。
このため比較回路は誤動作を生じることなく、又信号処
理用のゲート回路を用いることなく物体識別信号が得ら
れることとなる。According to the present invention having such characteristics, the output of the oscillation circuit is expanded by the pulse width expansion circuit, and the voltage generation circuit is operated by the current source gate circuit. The voltage generation circuit sets the reference voltage and the comparison voltage to be given to the comparison circuit, the rising and falling speed of the reference voltage is fast, and the level thereof is also set higher than the comparison voltage. In this way, the reference voltage is always higher than the comparison voltage when no object is detected and the output of the amplifier is not superimposed on the comparison voltage. When the output is obtained from the amplifier, this level is inverted, so that the object detection signal is output by the comparison circuit.
Therefore, the comparison circuit can obtain the object identification signal without causing a malfunction and without using a gate circuit for signal processing.
【0007】[0007]
【実施例】図2は本発明の第1実施例による光電スイッ
チの全体構成を示すブロック図であり、前述した従来例
と同一部分は同一符号を付して詳細な説明を省略する。
本実施例においても発振回路1からの断続的な投光パル
スによって投光回路2を介して投光素子3を駆動してお
り、投光素子3からの物体検知領域を介して得られる光
を受光素子4によって受光し、プリアンプ5,メインア
ンプ6から成る増幅器を介して増幅する。2 is a block diagram showing the overall construction of a photoelectric switch according to a first embodiment of the present invention. The same parts as those of the conventional example described above are designated by the same reference numerals and detailed description thereof will be omitted.
Also in this embodiment, the light projecting element 3 is driven through the light projecting circuit 2 by the intermittent light projecting pulses from the oscillation circuit 1, and the light obtained from the light projecting element 3 through the object detection area is generated. The light is received by the light receiving element 4 and amplified through an amplifier including a preamplifier 5 and a main amplifier 6.
【0008】さて本実施例では発振回路1の出力は、パ
ルス幅拡大回路21に与えられる。パルス幅拡大回路2
1は発振回路1の出力の前後にパルス幅を拡大するもの
であって、その出力によって受光部のプリアンプ5,メ
インアンプ6の電源を制御する。又パルス幅拡大回路2
1の出力は電流源ゲート回路22に与えられる。電流源
ゲート回路22は電圧生成回路23及び比較回路24の
電源を制御するものである。比較回路24は電圧生成回
路23によって生成された基準電圧と、入力信号が重畳
された比較電圧とを比較するものである。そして比較回
路24の出力は積分回路9に与えられる。そして比較回
路24の出力が所定周期で連続して得られるかどうかを
積分回路9によって検知し、出力回路10を介して外部
に物体検知信号を出力することは前述した従来例と同様
である。In the present embodiment, the output of the oscillator circuit 1 is given to the pulse width expansion circuit 21. Pulse width expansion circuit 2
Reference numeral 1 expands the pulse width before and after the output of the oscillation circuit 1, and the output controls the power supplies of the preamplifier 5 and the main amplifier 6 of the light receiving section. Also, pulse width expansion circuit 2
The output of 1 is given to the current source gate circuit 22. The current source gate circuit 22 controls the power supplies of the voltage generation circuit 23 and the comparison circuit 24. The comparison circuit 24 compares the reference voltage generated by the voltage generation circuit 23 with the comparison voltage on which the input signal is superimposed. The output of the comparison circuit 24 is given to the integration circuit 9. The integration circuit 9 detects whether or not the output of the comparison circuit 24 is continuously obtained in a predetermined cycle, and outputs the object detection signal to the outside through the output circuit 10 as in the conventional example described above.
【0009】図1は本実施例の主要部である電流源ゲー
ト回路22,電圧生成回路23及び比較回路24の構成
を示す回路図である。本図においてパルス幅拡大回路2
1の出力は電流源ゲート回路22の入力端22aに与え
られる。この入力端には抵抗R1が接続され、その他端
が抵抗R2,R3に接続されている。ここで抵抗R2の
抵抗値は抵抗R3より大きいようにしておく。抵抗R2
の他端はトランジスタQ1のベースに接続される。トラ
ンジスタQ1はエミッタが接地され、そのコレクタはト
ランジスタQ2,Q3から成るカレントミラー回路に接
続される。このトランジスタQ2,Q3のエミッタは電
源Vccに、ベースは共通接続されており、トランジスタ
Q2のコレクタは抵抗R4を介して接地される。トラン
ジスタQ3のコレクタはトランジスタQ1に接続され、
更にトランジスタQ4,Q5から成るカレントミラー回
路に接続される。トランジスタQ4のコレクタは抵抗R
5,ダイオードD1を介して接地され、トランジスタQ
5のコレクタはトランジスタQ6,Q7から成るカレン
トミラー回路に接続される。トランジスタQ6のコレク
タはダイオードD2を介して接地される。又トランジス
タQ7のコレクタは抵抗R6を介して電源Vccに接続さ
れ、そのエミッタはダイオードD3を介して接地され
る。又このエミッタ端にアンプ6の増幅出力が与えられ
ている。ダイオードD3のアノードはトランジスタQ8
のコレクタに接続され、トランジスタQ8のベースは抵
抗R3の他端に接続され、エミッタは接地されている。
そしてこの電圧生成回路23のトランジスタQ7のエミ
ッタ端、及びトランジスタQ4のコレクタ端が比較電圧
V- 及び基準電圧V+ として比較回路24に与えられ
る。FIG. 1 is a circuit diagram showing the configuration of a current source gate circuit 22, a voltage generation circuit 23, and a comparison circuit 24, which are the main parts of this embodiment. In this figure, the pulse width expansion circuit 2
The output of 1 is given to the input end 22a of the current source gate circuit 22. The resistor R1 is connected to this input end, and the other ends are connected to the resistors R2 and R3. Here, the resistance value of the resistor R2 is set to be larger than that of the resistor R3. Resistance R2
Is connected to the base of the transistor Q1. The emitter of the transistor Q1 is grounded, and the collector thereof is connected to the current mirror circuit composed of the transistors Q2 and Q3. The emitters of the transistors Q2 and Q3 are commonly connected to the power supply Vcc, and the bases thereof are commonly connected. The collector of the transistor Q2 is grounded via the resistor R4. The collector of the transistor Q3 is connected to the transistor Q1,
Further, it is connected to a current mirror circuit composed of transistors Q4 and Q5. The collector of the transistor Q4 is a resistor R
5, grounded via diode D1, and transistor Q
The collector of 5 is connected to a current mirror circuit composed of transistors Q6 and Q7. The collector of the transistor Q6 is grounded via the diode D2. The collector of the transistor Q7 is connected to the power source Vcc via the resistor R6, and the emitter thereof is grounded via the diode D3. Further, the amplified output of the amplifier 6 is given to the emitter end. The anode of the diode D3 is the transistor Q8.
, The base of the transistor Q8 is connected to the other end of the resistor R3, and the emitter is grounded.
The emitter terminal of the transistor Q7 and the collector terminal of the transistor Q4 of the voltage generation circuit 23 are given to the comparison circuit 24 as the comparison voltage V − and the reference voltage V + .
【0010】比較回路24はトランジスタQ4,Q5と
共にカレントミラー回路を構成するトランジスタQ9を
有している。トランジスタQ9のエミッタは電源に接続
され、そのコレクタはトランジスタQ10,Q11に接
続される。トランジスタQ10,Q11のベースには夫
々電圧生成回路23のV- ,V+ 端が接続されている。
又トランジスタQ10,Q11のコクレタには夫々トラ
ンジスタQ12,Q13が接続されている。トランジス
タQ12,Q13はここで識別された出力をトランジス
タQ14を介して外部に出力するものである。トランジ
スタQ14のコレクタにはコレクタ抵抗R7が接続さ
れ、コレクタ端は積分回路9に接続される。The comparison circuit 24 has a transistor Q9 which forms a current mirror circuit together with the transistors Q4 and Q5. The emitter of the transistor Q9 is connected to the power supply, and the collector of the transistor Q9 is connected to the transistors Q10 and Q11. The bases of the transistors Q10 and Q11 are connected to the V − and V + ends of the voltage generation circuit 23, respectively.
Transistors Q12 and Q13 are connected to the collectors of the transistors Q10 and Q11, respectively. The transistors Q12 and Q13 output the output identified here to the outside through the transistor Q14. The collector of the transistor Q14 is connected to the collector resistor R7, and the collector end is connected to the integrating circuit 9.
【0011】次に本実施例の動作について説明する。ま
ず発振回路1は図3(a)に示すように周期的なパルス
を出力しており、投光回路2を介して投光素子3を駆動
する。そしてこの信号はパルス幅拡大回路21によって
図3(b)に示すようにパルス幅が拡大され、この出力
がLレベルのときにアンプ5,メインアンプ6に電源が
供給される。又この信号が電流源ゲート回路22に与え
られる。従って電流源ゲート回路22への入力がHレベ
ルではトランジスタQ1,Q8はオン状態であり、電圧
生成回路23のV- 及びV+ は図3(c)に示すように
ほぼ零レベルとなっている。ここでトランジスタQ2に
は抵抗R4で定まる一定電流I1 が流れており、これと
ほぼ同一の電流I2 がトランジスタQ3,Q1を流れ
る。Next, the operation of this embodiment will be described. First, the oscillator circuit 1 outputs a periodic pulse as shown in FIG. 3A, and drives the light projecting element 3 via the light projecting circuit 2. Then, the pulse width expansion circuit 21 expands the pulse width of the signal as shown in FIG. 3B, and when the output is at the L level, power is supplied to the amplifier 5 and the main amplifier 6. This signal is also given to the current source gate circuit 22. Therefore, when the input to the current source gate circuit 22 is at H level, the transistors Q1 and Q8 are in the ON state, and V − and V + of the voltage generation circuit 23 are at almost zero level as shown in FIG. 3 (c). .. Here, the constant current I 1 determined by the resistor R4 flows through the transistor Q2, and the substantially same current I 2 flows through the transistors Q3 and Q1.
【0012】さて時刻t1において電流源ゲート回路22
への入力がHからLレベルに変化したものとする。そう
すればトランジスタQ1及びQ8がオフとなる。トラン
ジスタQ1の電流I2 はトランジスタQ1がオフとなる
ためトランジスタQ4及び抵抗R5,ダイオードD1を
介して流れる。この電流をI2 ′とする。従って比較回
路24のV+ 側の電圧は急速に立上り、その電圧は次式
で示される。 V+ =Vf1+I2 ′×R5 そしてこの電流I2 ′(≒I1 )はカレントミラー回路
によってトランジスタQ5にも流れる(電流I3 )。従
って同時にトランジスタQ6,Q7のカレントミラー回
路によってトランジスタQ7にも流れる(電流I4 )。
トランジスタQ8はオフあるため、比較回路24に与え
られる電圧V- は次式で示される。 V- =Vf3 尚Vf1,Vf3はダイオードD1,D3の順方向降下電圧
である。Now, at time t 1 , the current source gate circuit 22
It is assumed that the input to is changed from H level to L level. Then, the transistors Q1 and Q8 are turned off. The current I 2 of the transistor Q1 flows through the transistor Q4, the resistor R5, and the diode D1 because the transistor Q1 is turned off. This current is I 2 ′. Therefore, the voltage on the V + side of the comparison circuit 24 rises rapidly, and the voltage is expressed by the following equation. V + = Vf 1 + I 2 ′ × R5 And this current I 2 ′ (≈I 1 ) also flows through the transistor Q5 by the current mirror circuit (current I 3 ). Therefore, at the same time, the current mirror circuit of the transistors Q6 and Q7 also flows into the transistor Q7 (current I 4 ).
Since the transistor Q8 is off, the voltage V − given to the comparison circuit 24 is expressed by the following equation. V − = Vf3 Note that Vf1 and Vf3 are forward drop voltages of the diodes D1 and D3.
【0013】ここで時刻t1以後にはV+ の立上りが早
く、この後カレントミラー回路を構成するトランジスタ
Q4とQ5、及びQ6とQ7の電流立上りによる時間遅
れの後にV- が立上る。これはトランジスタQ4〜Q7
のコレクタ・ベース間の寄生容量等によって決まるが、
直流二線式光電スイッチのように使用電流が小さい場合
には寄生容量の影響が大きくなり、時間差が大きくな
る。従って本発明ではこれを利用して時間差τ1 を設け
ている。Here, after the time t 1 , V + rises quickly, and then V − rises after a time delay due to the rise of the currents of the transistors Q4 and Q5 and Q6 and Q7 forming the current mirror circuit. This is transistors Q4 to Q7
It depends on the parasitic capacitance between collector and base of
When the current used is small, as in a DC two-wire photoelectric switch, the effect of parasitic capacitance is large and the time difference becomes large. Therefore, in the present invention, this is utilized to provide the time difference τ 1 .
【0014】次に時刻t2にパルス幅拡大回路21の出力
が立上ればトランジスタQ1,Q8がオンとなる。この
とき抵抗R2の抵抗値が抵抗R3より大きいため、トラ
ンジスタQ1のベース電流がトランジスタQ8のベース
電流よりも小さくなる。従ってトランジスタQ8が先に
オンとなって図3(c)に示すようにV- 側が先に立下
り、そして少し遅れてV+ が立下り、時間差τ2 が生じ
る。従って図3(c)に示すように常に比較電圧V- は
基準電圧V+ より小さくなっている。さて時刻t3にパル
ス幅拡大回路21の出力がLレベル、t4にHレベルとな
れば同様の動作を繰り返す。このとき図3(a)の時刻
t5に物体が近接していた場合には、投光パルスによって
物体からの反射光が得られる。この反射光は受光素子
4,プリアンプ5,アンプ6を介して電圧生成回路23
のトランジスタQ7のベースに加わる。従って図3
(c)に示すようにV- 側の電位が図示のように上昇す
ることとなる。この場合には比較回路24の出力が反転
し、図3(d)に示すように比較出力が得られる。この
出力が連続して複数回得られる場合には、積分回路9を
介して出力回路10より物体検知信号として出力される
こととなる。Next, at time t 2, when the output of the pulse width expanding circuit 21 rises, the transistors Q1 and Q8 are turned on. At this time, since the resistance value of the resistor R2 is larger than the resistance R3, the base current of the transistor Q1 becomes smaller than the base current of the transistor Q8. Therefore, the transistor Q8 is turned on first, the V − side falls first, and V + falls slightly later, as shown in FIG. 3C, and a time difference τ 2 occurs. Therefore, as shown in FIG. 3C, the comparison voltage V − is always smaller than the reference voltage V + . Now, when the output of the pulse width expansion circuit 21 becomes L level at time t 3 and H level at t 4 , the same operation is repeated. At this time, the time of FIG.
When the object is close to t 5 , reflected light from the object is obtained by the light projection pulse. This reflected light is passed through the light receiving element 4, the preamplifier 5, and the amplifier 6 to generate the voltage generation circuit 23.
To the base of the transistor Q7. Therefore, FIG.
As shown in (c), the potential on the V − side rises as shown. In this case, the output of the comparison circuit 24 is inverted and a comparison output is obtained as shown in FIG. When this output is continuously obtained a plurality of times, it is output from the output circuit 10 via the integration circuit 9 as an object detection signal.
【0015】このように本実施例では電圧生成回路23
の出力によって常に比較回路24の一方の電圧が他方の
電圧より低くなるように設定しているため、立上り時及
び立下り時に比較回路24より出力が得られることはな
い。従って電流源ゲート回路22の出力をそのままゲー
ト信号として用いることができ、比較回路24の出力側
にゲート回路を使用する必要がなくなり、回路構成を大
幅に簡略化することができる。このような電流源ゲート
回路を付加することによって消費電流を大幅に削減する
ことができる。即ち電流源ゲート回路22への入力がH
レベルでは電流はI1 +I2 、Lレベルでは電流は
I1 ,I2 ′とI3 〜I5 となる。ここで電流源ゲート
のパルス幅をT0 ,1周期をTとすると、電流源ゲート
による削減電流は (I1 +I2 ′+I3 +I4 +I5 )− {I1 +I2 +(I3 +I4 +I5 )×T0 /T} =(I3 +I4 +I5 )×(T−T0 )/T となる。これに加えてプリアンプ5及びアンプ6の電流
が削減され、使用電流を大幅に削減することができる。As described above, in this embodiment, the voltage generation circuit 23
Since one voltage of the comparison circuit 24 is always set to be lower than the other voltage by the output of, the output of the comparison circuit 24 is not obtained at the time of rising and the time of falling. Therefore, the output of the current source gate circuit 22 can be used as it is as a gate signal, it is not necessary to use a gate circuit on the output side of the comparison circuit 24, and the circuit configuration can be greatly simplified. By adding such a current source gate circuit, it is possible to significantly reduce current consumption. That is, the input to the current source gate circuit 22 is H
At the level, the current is I 1 + I 2 , and at the L level, the current is I 1 , I 2 ′ and I 3 to I 5 . Assuming that the pulse width of the current source gate is T 0 and one cycle is T, the reduction current by the current source gate is (I 1 + I 2 ′ + I 3 + I 4 + I 5 ) − {I 1 + I 2 + (I 3 + I 4 + I 5) × T 0 / T} = (I 3 + I 4 + I 5) × (T-T 0) a / T. In addition to this, the currents of the preamplifier 5 and the amplifier 6 are reduced, and the used current can be significantly reduced.
【0016】図4は本発明の第2実施例による光電スイ
ッチの主要部の構成を示す回路図である。本図において
電流源ゲート回路22A,電圧生成回路23A,比較回
路24Aの他の例を示しており、その他の回路構成は前
述した第1実施例と同様である。本実施例ではパルス幅
拡大回路21の出力は抵抗R1を介して抵抗R2,R3
に夫々接続される。ここで抵抗R2の抵抗値は抵抗R3
より小さくなるようにしておく。そして電圧生成回路2
3Aにはアンプ6の出力がコンデンサC1の一端に接続
される。コンデンサC1の他端は抵抗R4を介して接地
され、トランジスタQ3のベースに接続される。トラン
ジスタQ3のコレクタは接地されエミッタはトランジス
タQ4,Q5から成るカレントミラー回路に接続されて
いる。トランジスタQ5のエミッタは電源Vccに、コレ
クタはトランジスタQ6,Q7から成るカレントミラー
回路に接続される。トランジスタQ7のエミッタは接地
され、コレクタは電流源I1 及び抵抗R5を介して電源
Vccに接続される。又この定電流源I1 にはトランジス
タQ2のコレクタが接続される。電圧生成回路23Aは
抵抗R5の他端を基準電圧V- とし、トランジスタQ3
のエミッタ端を比較電圧V+ として、比較回路24Aに
与えるものである。FIG. 4 is a circuit diagram showing the configuration of the main part of a photoelectric switch according to the second embodiment of the present invention. In this figure, another example of the current source gate circuit 22A, the voltage generation circuit 23A, and the comparison circuit 24A is shown, and the other circuit configuration is the same as that of the first embodiment described above. In the present embodiment, the output of the pulse width expansion circuit 21 is connected to the resistors R2 and R3 via the resistor R1.
Are connected to each. Here, the resistance value of the resistor R2 is the resistance R3.
Keep it smaller. And the voltage generation circuit 2
The output of the amplifier 6 is connected to 3A at one end of the capacitor C1. The other end of the capacitor C1 is grounded via the resistor R4 and is connected to the base of the transistor Q3. The collector of the transistor Q3 is grounded, and the emitter is connected to the current mirror circuit composed of the transistors Q4 and Q5. The emitter of the transistor Q5 is connected to the power supply Vcc, and the collector is connected to the current mirror circuit composed of the transistors Q6 and Q7. The emitter of the transistor Q7 is grounded, and the collector is connected to the power supply Vcc via the current source I 1 and the resistor R5. The collector of the transistor Q2 is connected to the constant current source I 1 . The voltage generation circuit 23A sets the other end of the resistor R5 to the reference voltage V − and sets the transistor Q3
Is applied to the comparison circuit 24A as the comparison voltage V + .
【0017】さて比較回路24AはトランジスタQ8,
Q9から成るコレクタ回路にトランジスタQ10,Q1
1から成る差動増幅器が接続されて比較回路を構成して
おり、トランジスタQ10,Q11の共通エミッタ端が
トランジスタQ12に接続される。トランジスタQ12
はトランジスタQ6,Q7と共にカレントミラー回路を
構成している。そしてトランジスタQ11のコレクタは
出力用トランジスタQ13のベースに接続される。トラ
ンジスタQ13はコレクタが抵抗R6を介して接地さ
れ、又比較出力として積分回路7に与えられる。Now, the comparison circuit 24A includes a transistor Q8,
Transistors Q10, Q1 in the collector circuit composed of Q9
A differential amplifier composed of 1 is connected to form a comparison circuit, and the common emitter ends of the transistors Q10 and Q11 are connected to the transistor Q12. Transistor Q12
Together with the transistors Q6 and Q7 form a current mirror circuit. The collector of the transistor Q11 is connected to the base of the output transistor Q13. The collector of the transistor Q13 is grounded via the resistor R6, and is supplied to the integrating circuit 7 as a comparison output.
【0018】次に本実施例の動作について説明する。本
実施例においても前述した第1実施例の各部と同様に周
期的に発振回路1より投光パルスを発生している。そし
てこのパルス幅がパルス幅拡大回路21によって拡大さ
れ、電流源ゲート回路22Aに加えられる点は前述した
第1実施例と同様である。図5において電流源ゲートの
出力が立下る時刻t6にはトランジスタQ1,Q2がオフ
となる。従ってV- は以下の式で示される。 V- =VBE7 +I1 R5 そしてトランジスタQ7に電流I1 が流れるため、トラ
ンジスタQ6,Q12が立上り、比較回路24Aが動作
する。そしてトランジスタQ6に電流I2 が流れるた
め、トランジスタQ5,Q4のカレントミラー回路によ
ってトランジスタQ4,Q3にも電流I3 が流れる。こ
の電流によってV+ が立上ることとなる。ここでV+ の
電圧は次式で示される。 V+ =VBE3 +I1 / hf3×R4 ≒VBE3 従ってV+ はV- よりもトランジスタQ4,Q5のカレ
ントミラー回路及びトランジスタQ3が立上る時間だけ
遅く立上ることとなり、時間差τ3 が生じる。Next, the operation of this embodiment will be described. Also in this embodiment, the light emitting pulse is periodically generated from the oscillation circuit 1 similarly to the respective parts of the first embodiment described above. This pulse width is expanded by the pulse width expansion circuit 21 and added to the current source gate circuit 22A, as in the first embodiment described above. Transistors Q1, Q2 is turned off at time t 6 to the output of the current source gate falls in Fig. Therefore, V − is expressed by the following equation. V − = V BE7 + I 1 R5 Since the current I 1 flows through the transistor Q7, the transistors Q6 and Q12 rise and the comparison circuit 24A operates. Since the current I 2 flows through the transistor Q6, the current I 3 also flows through the transistors Q4 and Q3 by the current mirror circuit of the transistors Q5 and Q4. This current causes V + to rise. Here, the voltage of V + is expressed by the following equation. V + = V BE3 + I 1 / hf3 × R4 ≒ V BE3 Thus V + is V - a current mirror circuit and the transistor Q3 of the transistors Q4, Q5 becomes that guests only slow stand standing rise time than occurs the time difference tau 3.
【0019】さて時刻t7にパルス幅拡大回路21の出力
がHレベルとなればトランジスタQ1,Q2のベース電
圧もHレベルとなってこれらのトランジスタがオンとな
る。従ってV+ ,V- はいずれもほぼ零レベルとなる。
このとき抵抗R2の抵抗値はR3より小さいため、トラ
ンジスタQ1のベース電流がQ2のベース電流より大き
くなり、V+ 側が先に立下り、時間差τ4 を生じる。又
定電流源I1 の電流がトランジスタQ2に流れるため、
トランジスタQ7及びQ6,Q12はオフとなって比較
回路24Aに電流が流れなくなる。従ってパルス幅拡大
回路21の出力がLレベルにときにのみ比較回路23A
や電圧生成回路24Aに電流を消費することとなる。パ
ルス幅拡大回路21の出力がHレベルでは定電流源I1
とトランジスタQ4の電流I3 のみが流れる。従って電
流源ゲートのパルス周期及びHレベルのパルス幅を夫々
T,T0 とすれば削減電流は次式で示される。 I1 +I2 +I3 +I4 −{I1 +I3 +(I2 +
I4 )×T0 /T}=(I2 +I4 )×(T−T0 )/
T この電流削減に加えてプリアンプ5,アンプ6の電流も
削減することができる。When the output of the pulse width expansion circuit 21 becomes H level at time t 7 , the base voltages of the transistors Q1 and Q2 also become H level and these transistors are turned on. Therefore, both V + and V − are at almost zero level.
At this time, since the resistance value of the resistor R2 is smaller than R3, the base current of the transistor Q1 becomes larger than the base current of Q2, the V + side falls first, and a time difference τ 4 occurs. Moreover, since the current of the constant current source I 1 flows through the transistor Q2,
The transistors Q7, Q6 and Q12 are turned off, and no current flows in the comparison circuit 24A. Therefore, only when the output of the pulse width expansion circuit 21 becomes L level, the comparison circuit 23A
Therefore, current is consumed in the voltage generation circuit 24A. When the output of the pulse width expansion circuit 21 is at H level, the constant current source I 1
And only the current I 3 of the transistor Q4 flows. Therefore, assuming that the pulse period of the current source gate and the pulse width of the H level are T and T 0 , respectively, the reduction current is expressed by the following equation. I 1 + I 2 + I 3 + I 4 − {I 1 + I 3 + (I 2 +
I 4 ) × T 0 / T} = (I 2 + I 4 ) × (T−T 0 ) /
T In addition to this current reduction, the currents of the preamplifier 5 and the amplifier 6 can also be reduced.
【0020】[0020]
【発明の効果】以上詳細に説明したように本発明によれ
ば、断続的に投光する投光回路の投光パルスにより信号
が受光される期間のみ受光回路や信号処理回路を動作さ
せるようにしている。従って全体的に光電スイッチ回路
の消費電流を大幅に低減することができるという効果が
得られる。従って削減された電流分を例えば投光素子の
駆動電流を増大させることとすれば、検出距離の増加を
図ることも可能となる。又電流源ゲート回路の立上り時
及び立下り時には比較回路より誤った出力が生じないた
め、比較回路の出力を投光パルスがHレベルのときにの
み限定するゲート回路自体も削減することができ、回路
構成を簡略化することができる。As described above in detail, according to the present invention, the light receiving circuit and the signal processing circuit are operated only during the period when the signal is received by the light emitting pulse of the light emitting circuit which intermittently emits light. ing. Therefore, the effect that the current consumption of the photoelectric switch circuit can be greatly reduced as a whole can be obtained. Therefore, if the reduced current is increased, for example, by increasing the drive current of the light projecting element, it is possible to increase the detection distance. Further, since no erroneous output is generated from the comparison circuit when the current source gate circuit rises and falls, it is possible to reduce the gate circuit itself which limits the output of the comparison circuit only when the light projection pulse is at the H level. The circuit configuration can be simplified.
【図1】本発明の第1実施例による光電スイッチの主要
部を示す回路図である。FIG. 1 is a circuit diagram showing a main part of a photoelectric switch according to a first embodiment of the present invention.
【図2】本実施例の光電スイッチの全体構成を示すブロ
ック図である。FIG. 2 is a block diagram showing the overall configuration of a photoelectric switch of this embodiment.
【図3】本発明の第1実施例の光電スイッチの各部の波
形を示すタイムチャートである。FIG. 3 is a time chart showing a waveform of each part of the photoelectric switch according to the first embodiment of the present invention.
【図4】本発明の第2実施例による光電スイッチの主要
部を示す回路図である。FIG. 4 is a circuit diagram showing a main part of a photoelectric switch according to a second embodiment of the present invention.
【図5】本発明の第2実施例による光電スイッチの各部
の波形を示すタイムチャートである。FIG. 5 is a time chart showing waveforms at various parts of the photoelectric switch according to the second embodiment of the present invention.
【図6】従来の光電スイッチの一例を示すブロック図で
ある。FIG. 6 is a block diagram showing an example of a conventional photoelectric switch.
1 発振回路 2 投光回路 3 投光素子 4 受光素子 5 プリアンプ 6 メインアンプ 8 ゲート回路 9 積分回路 10 出力回路 21 パルス幅拡大回路 22,22A 電流源ゲート回路 23,23A 電圧生成回路 24,24A 比較回路 1 oscillator circuit 2 light emitting circuit 3 light emitting element 4 light receiving element 5 preamplifier 6 main amplifier 8 gate circuit 9 integrating circuit 10 output circuit 21 pulse width expansion circuit 22, 22A current source gate circuit 23, 23A voltage generation circuit 24, 24A comparison circuit
Claims (1)
発振回路と、 前記投光素子より物体検知領域を介して得られる光信号
を受光する受光素子と、 前記受光素子の出力を増幅する増幅器と、 前記発振回路のパルス幅を拡大して前記増幅器に電源を
供給するパルス幅拡大回路と、 一対の電圧を比較し物体検知信号を得る比較回路と、 前記比較回路の基準電圧及び基準電圧と所定の電圧差を
有し、前記増幅器の出力が重畳される比較電圧を生成し
て前記比較回路に与える電圧生成回路と、 前記パルス幅拡大回路の出力によって動作し前記電圧生
成回路を動作させる電流源ゲート回路と、 を具備し、 前記電圧生成回路の基準電圧は比較電圧より立上り及び
立下り速度が常に早く、そのレベルは比較電圧より高く
設定したことを特徴とする光電スイッチ。1. A light projecting element for irradiating light to a detection area, an oscillation circuit for generating a light projecting pulse, and driving the light projecting element intermittently, and a light projecting element obtained from the light projecting element through an object detection area. A light receiving element that receives an optical signal that is received, an amplifier that amplifies the output of the light receiving element, a pulse width expanding circuit that expands the pulse width of the oscillation circuit and supplies power to the amplifier, and compares a pair of voltages. A comparison circuit that obtains an object detection signal; and a voltage generation circuit that generates a comparison voltage that has a reference voltage of the comparison circuit and a predetermined voltage difference from the reference voltage, and that superimposes the output of the amplifier, and supplies the comparison voltage to the comparison circuit. A current source gate circuit that operates according to the output of the pulse width expansion circuit to operate the voltage generation circuit, wherein the reference voltage of the voltage generation circuit has rising and falling speeds that are always faster than the comparison voltage, Is a photoelectric switch characterized by being set higher than the comparison voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13991492A JPH05308269A (en) | 1992-05-01 | 1992-05-01 | Photoelectric switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13991492A JPH05308269A (en) | 1992-05-01 | 1992-05-01 | Photoelectric switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05308269A true JPH05308269A (en) | 1993-11-19 |
Family
ID=15256590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13991492A Pending JPH05308269A (en) | 1992-05-01 | 1992-05-01 | Photoelectric switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05308269A (en) |
-
1992
- 1992-05-01 JP JP13991492A patent/JPH05308269A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000243096A (en) | Pulse generating circuit and semiconductor memory | |
US5311150A (en) | Convertible oscillator circuit | |
JPH05308269A (en) | Photoelectric switch | |
KR950004271A (en) | Power supply voltage detection circuit of semiconductor memory device | |
KR970072454A (en) | Capacitive Coupled Circuit with Diode-Biased Differential Amplifier | |
JPH07249965A (en) | Clock oscillation circuit and gate circuit to be used for the oscillation circuit | |
US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
JP3358095B2 (en) | Photoelectric switch | |
JPS64755B2 (en) | ||
JP2842368B2 (en) | Laser diode drive circuit | |
JPH0575420A (en) | Photoelectric switch | |
US5237222A (en) | Comparator circuit for an integrator | |
JP3235111B2 (en) | Photoelectric switch | |
JPS5917892B2 (en) | multi vibrator | |
JP2593980B2 (en) | Photoelectric smoke detector | |
JPH03147416A (en) | Photoelectric switch circuit | |
JP2599429Y2 (en) | Photoelectric conversion circuit | |
JPH09261950A (en) | Pulse controlling circuit and synchronous rectifying circuit | |
JP2925853B2 (en) | Photo detector | |
JPH06164356A (en) | Photodetector | |
JPH10214090A (en) | Buzzer driving circuit | |
JPH058888B2 (en) | ||
JPH0819248A (en) | Constant potential generator | |
JPH0774788A (en) | High speed optical transmission circuit | |
JPH07245441A (en) | Semiconductor laser driving circuit and optical sensor |