JPH05303356A - Liquid crystal driving circuit - Google Patents
Liquid crystal driving circuitInfo
- Publication number
- JPH05303356A JPH05303356A JP11022192A JP11022192A JPH05303356A JP H05303356 A JPH05303356 A JP H05303356A JP 11022192 A JP11022192 A JP 11022192A JP 11022192 A JP11022192 A JP 11022192A JP H05303356 A JPH05303356 A JP H05303356A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- switching
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶駆動回路に関する
ものであり、特に、入力バスラインと、それに接続され
るサンプル・ホールド回路を有する出力回路と、上記入
力バスラインのデータを切り換えるデータ切り換え回路
とを有する液晶駆動回路の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal drive circuit, and more particularly to an input bus line, an output circuit having a sample and hold circuit connected to the input bus line, and data switching for switching data on the input bus line. And a liquid crystal drive circuit having a circuit.
【０００２】[0002]
【従来の技術】図４は、従来の液晶駆動回路のブロック
構成図である。従来は、図４に示す通り、バーンインを
行う場合、テスト端子４１をテストモード電位に設定す
ることにより、制御回路４２を動作させ、コントロール
ロジック部４３を自動的に動作させていた。しかし、出
力回路４４には、外部から、データ入力端子４５及び入
力バスライン４６（Ａ，Ｂ，Ｃ）を介して一定レベルの
データが入力され、データ切り換え回路４７を固定（デ
ータ切り換えは行わない。通常、Ａ＝Ｂ＝１５Ｖ，Ｃ＝
０Ｖで、ＶA ，ＶB ，ＶC には、それぞれ１５Ｖ，１５
Ｖ，０Ｖが出力される。）し、それぞれの出力回路部分
なは一定レベルのデータが入力されていた。図５は、デ
ータ切り換え回路４７の構成図であり、ＳＷＡ，ＳＷＢ
はアナログスイッチである。通常動作時は、所定の外部
端子のＨ，Ｌの切り換えにより、ＳＷＡ，ＳＷＢはオ
ン、オフする。ＳＷＡがオン、ＳＷＢがオフのときは、
ＶA＝Ｃ，ＶB＝Ａ，ＶC＝Ｂとなり、ＳＷＡがオフ、Ｓ
ＷＢがオンのときは、ＶA＝Ａ，ＶB＝Ｂ，ＶC＝Ｃとな
る。コントロールロジック部は、データ切り換え回路よ
り出力されるデータを出力回路の各部分サンプル・ホー
ルド回路に順次入力させる制御信号等を出力回路に出力
するものである。2. Description of the Related Art FIG. 4 is a block diagram of a conventional liquid crystal drive circuit. Conventionally, as shown in FIG. 4, when performing burn-in, the control circuit 42 is operated and the control logic unit 43 is automatically operated by setting the test terminal 41 to the test mode potential. However, the output circuit 44 receives data of a certain level from the outside through the data input terminal 45 and the input bus line 46 (A, B, C), and the data switching circuit 47 is fixed (data switching is not performed. Normally, A = B = 15V, C =
At 0 V, V A , V B , and V C are 15 V and 15 respectively.
V, 0V is output. ), Each output circuit portion was input a certain level of data. FIG. 5 is a configuration diagram of the data switching circuit 47, which includes SWA and SWB.
Is an analog switch. During normal operation, SWA and SWB are turned on and off by switching H and L of predetermined external terminals. When SWA is on and SWB is off,
V A = C, V B = A, V C = B, SWA is off, S
When WB is on, V A = A, V B = B, V C = C. The control logic unit outputs to the output circuit a control signal or the like for sequentially inputting the data output from the data switching circuit to each partial sample / hold circuit of the output circuit.
【０００３】[0003]
【発明が解決しようとする課題】上記従来の技術では、
出力回路部には入力データラインより一定レベルのとデ
ータが入力されていたため、出力回路の十分なバーンイ
ン効果が得られないという問題点があった。また、外部
よりデータ入力端子に周期的に異なったデータを入力す
ることも可能であるが、バーンイン時の周辺装置の拡大
を招いてしまう。SUMMARY OF THE INVENTION In the above conventional technique,
Since data having a constant level is input to the output circuit section from the input data line, there is a problem that a sufficient burn-in effect of the output circuit cannot be obtained. Further, it is possible to input different data to the data input terminal periodically from the outside, but this causes expansion of peripheral devices during burn-in.
【０００４】本発明は、バーンインの容易化、且つ出力
回路のバーンイン効果を向上させることを目的とするも
のである。An object of the present invention is to facilitate burn-in and improve the burn-in effect of an output circuit.
【０００５】[0005]
【課題を解決するための手段】本発明の液晶駆動回路
は、入力バスラインと、それに接続されるサンプル・ホ
ールド回路を有する出力回路と、上記入力バスラインの
データを切り換えるデータ切り換え回路と、テストモー
ド時に上記データ切り換える回路における切り換え動作
を制御する制御回路とを設けたことを特徴とするもので
ある。すなわち、図１に示すように、テストモード時
に、データ切り換え回路１７における切り換え動作を制
御する制御信号を出力する切り換え制御回路１８を設け
ることにより、データの切り換えを自動的に行うことを
可能にしたものである。A liquid crystal drive circuit according to the present invention comprises an input bus line, an output circuit having a sample and hold circuit connected thereto, a data switching circuit for switching data on the input bus line, and a test. A control circuit for controlling a switching operation in the circuit for switching the data in the mode is provided. That is, as shown in FIG. 1, by providing the switching control circuit 18 that outputs the control signal for controlling the switching operation in the data switching circuit 17 in the test mode, it is possible to automatically switch the data. It is a thing.
【０００６】[0006]
【作用】図１に示すように、データ切り換え回路１７に
制御回路１８を設け、コントロールロジック部１３と同
様、テスト端子１１にテストモード設定電位を印加する
ことにより、データ切り換え回路１７を自動的に動作さ
せ、データ入力端子１５を介して入力バスライン１６に
異なったデータを与えておき、所定の周期毎に出力回路
１４に入力されるデータを切り換えることにより、出力
回路部のバーンイン効果を向上させることが可能とな
る。As shown in FIG. 1, the data switching circuit 17 is provided with the control circuit 18, and the test mode setting potential is applied to the test terminal 11 in the same manner as the control logic section 13, so that the data switching circuit 17 is automatically operated. The burn-in effect of the output circuit section is improved by operating the data input terminal 15 to give different data to the input bus line 16 and switching the data input to the output circuit 14 at every predetermined cycle. It becomes possible.
【０００７】[0007]
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。EXAMPLES The present invention will be described in detail below based on examples.
【０００８】図１は、本発明の一実施例のブロック構成
図である。また、図２は、図１に示すデータ切り換え回
路の構成図であり、図３は、切り換え制御回路よりデー
タ切り換え回路に出力される制御信号の信号波形図であ
る。FIG. 1 is a block diagram of an embodiment of the present invention. 2 is a configuration diagram of the data switching circuit shown in FIG. 1, and FIG. 3 is a signal waveform diagram of a control signal output from the switching control circuit to the data switching circuit.
【０００９】テスト端子１１は、テストモードと通常モ
ードの切り換え端子であり、該端子への電圧印加により
モードの切り換えが行われる。通常モードでは、各入力
端子にそれぞれ必要な入力信号を外部より入力する。こ
れにより、本回路より液晶駆動信号ＯＳ，…，ＯＳｎが
出力され、液晶表示装置が駆動される。一方、テストモ
ードでは、制御回路１２及び切り換え制御回路１８が機
能して、コントロールロジック部１３及びデータ切り換
え回路１７が動作し、出力回路１４より出力信号が出力
される。The test terminal 11 is a terminal for switching between the test mode and the normal mode, and the mode is switched by applying a voltage to the terminal. In the normal mode, the required input signal is input to each input terminal from the outside. As a result, the liquid crystal drive signals OS, ..., OSn are output from this circuit, and the liquid crystal display device is driven. On the other hand, in the test mode, the control circuit 12 and the switching control circuit 18 function, the control logic unit 13 and the data switching circuit 17 operate, and the output signal is output from the output circuit 14.
【００１０】データ切り換え回路１７は、図２に示す構
成となっており、アナログスイッチＳＷＡ，ＳＷＢ，Ｓ
ＷＣには、それぞれ、図３に示す制御信号ＳＷＡ，ＳＷ
Ｂ，ＳＷＣが印加される。これにより、出力ＶA ，Ｖ
B ，ＶC にはそれぞれ、表１に示す通り、入力バスライ
ンＡ，Ｂ，Ｃの電位が切り換え出力される。The data switching circuit 17 has a structure shown in FIG. 2, and has analog switches SWA, SWB, S.
WC has control signals SWA and SW shown in FIG. 3, respectively.
B and SWC are applied. As a result, the outputs V A , V
As shown in Table 1, the potentials of the input bus lines A, B, and C are switched and output to B and V C , respectively.
【００１１】[0011]
【表１】 [Table 1]
【００１２】例えば、Ａ＝Ｂ＝１５Ｖ，Ｃ＝０Ｖとデー
タ入力端子を固定しておけば、切り換え制御回路１８よ
り出力される制御信号によって、データ切り換え回路１
７より出力されるＶA ，ＶB ，ＶC はそれぞれ、１５Ｖ
→０Ｖ→１５Ｖ→１５Ｖ→０Ｖ→１５Ｖ…，０Ｖ→１５
Ｖ→１５Ｖ→０Ｖ→１５Ｖ→１５Ｖ…，１５Ｖ→１５Ｖ
→０Ｖ→１５Ｖ→１５Ｖ→０Ｖ…と切り換わり、これら
が出力回路１４に入力される。For example, if the data input terminals are fixed at A = B = 15V and C = 0V, the data switching circuit 1 is controlled by the control signal output from the switching control circuit 18.
V A , V B , and V C output from 7 are 15 V, respectively.
→ 0V → 15V → 15V → 0V → 15V ..., 0V → 15
V → 15V → 0V → 15V → 15V ..., 15V → 15V
→ 0V → 15V → 15V → 0V ... And these are inputted to the output circuit 14.
【００１３】なお、通常モードに於いては、スイッチＳ
ＷＣが常にオフ状態となりデータ切り換え回路１７は、
図５に示す従来のデータ切り換え回路４７と等価とな
る。In the normal mode, the switch S
The WC is always off, and the data switching circuit 17
It is equivalent to the conventional data switching circuit 47 shown in FIG.
【００１４】[0014]
【発明の効果】以上詳細に説明したように、本発明によ
れば、データ入力端子をＤＣ的にあるレベルに固定し、
テスト端子をテストモード電位に設定すれば、内部の切
り換え制御回路により、データ切り換え回路が自動的に
動作し、バーンイン時の出力回路に入力されるデータを
所定の周期で切り換える事を容易に行うことが可能とな
り、出力回路のデータ入力を周期的に切り換えることで
バーンインの効果を向上させることにより、高信頼性の
液晶駆動回路を得ることが可能となるものである。As described in detail above, according to the present invention, the data input terminal is fixed at a certain level in terms of DC,
If the test terminal is set to the test mode potential, the internal switching control circuit automatically operates the data switching circuit to easily switch the data input to the output circuit during burn-in at a predetermined cycle. By improving the burn-in effect by periodically switching the data input of the output circuit, a highly reliable liquid crystal drive circuit can be obtained.
【図１】本発明の一実施例のブロックの構成図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】図１に示すデータ切り換え回路の構成図であ
る。FIG. 2 is a configuration diagram of a data switching circuit shown in FIG.
【図３】切り換え制御回路よりデータ切り換え回路に出
力される制御詳信号の信号波形図である。FIG. 3 is a signal waveform diagram of a detailed control signal output from the switching control circuit to the data switching circuit.
【図４】従来の液晶駆動回路のブロック構成図である。FIG. 4 is a block diagram of a conventional liquid crystal drive circuit.
【図５】図４に示すデータ切り換え回路の構成図であ
る。5 is a configuration diagram of a data switching circuit shown in FIG.
１１ テスト端子 １４ 出力回路 １６ 入力バスライン １７ データ切り換え回路 １８ 切り換え制御回路 11 test terminal 14 output circuit 16 input bus line 17 data switching circuit 18 switching control circuit
Claims (1)
ンプル・ホールド回路を有する出力回路と、上記入力バ
スラインのデータを切り換えるデータ切り換え回路と、
テストモード時に上記データ切り換え回路における切り
換え動作を制御する制御回路とを設けたことを特徴とす
る液晶駆動回路。1. An input bus line, an output circuit having a sample and hold circuit connected thereto, and a data switching circuit for switching data of the input bus line,
A liquid crystal drive circuit comprising a control circuit for controlling a switching operation in the data switching circuit in a test mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110221A JP3002326B2 (en) | 1992-04-28 | 1992-04-28 | LCD drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110221A JP3002326B2 (en) | 1992-04-28 | 1992-04-28 | LCD drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05303356A true JPH05303356A (en) | 1993-11-16 |
| JP3002326B2 JP3002326B2 (en) | 2000-01-24 |
Family
ID=14530155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4110221A Expired - Fee Related JP3002326B2 (en) | 1992-04-28 | 1992-04-28 | LCD drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002326B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870400B1 (en) * | 2002-07-19 | 2008-11-25 | 매그나칩 반도체 유한회사 | Source Driver circuit in TFT-LCD and Test Method thereof |
| US9041640B2 (en) | 2011-12-12 | 2015-05-26 | Samsung Electronics Co., Ltd. | Display driver and manufacturing method thereof |
-
1992
- 1992-04-28 JP JP4110221A patent/JP3002326B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870400B1 (en) * | 2002-07-19 | 2008-11-25 | 매그나칩 반도체 유한회사 | Source Driver circuit in TFT-LCD and Test Method thereof |
| US9041640B2 (en) | 2011-12-12 | 2015-05-26 | Samsung Electronics Co., Ltd. | Display driver and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3002326B2 (en) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355596B2 (en) | Liquid crystal drive circuit and liquid crystal display device | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| KR970067074A (en) | Method and apparatus for driving a display panel | |
| KR100363828B1 (en) | Liquid crystal display device | |
| JP3002326B2 (en) | LCD drive circuit | |
| US5731795A (en) | Matrix display device having low power consumption characteristics | |
| JP2820131B2 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
| JP3372142B2 (en) | Liquid crystal display device and its driving circuit | |
| JP2000214830A (en) | Liquid crystal power supply controller | |
| US5526042A (en) | Apparatus and method for displaying different time-scale waveforms of a signal | |
| KR100271093B1 (en) | Driver ic in tft-lcd | |
| JPH05158429A (en) | Information transmission circuit | |
| JPH09318927A (en) | Liquid crystal display device | |
| JPH0843792A (en) | Electric-power driving circuit of thin-film-transistor type liquid crystal display device | |
| JP2673804B2 (en) | Matrix display device | |
| KR100223804B1 (en) | Driving device of liquid crystal display element | |
| US4638247A (en) | Integrated circuit for converting a drive signal of three or more voltage levels to two voltage levels | |
| JPH05119744A (en) | Liquid crystal display device | |
| JPS58169190A (en) | Liquid crystal display unit | |
| JPH0943566A (en) | Driving circuit for liquid crystal display | |
| KR940011995A (en) | Display Circuit Driving Circuit and Driving Method | |
| JP2001183621A (en) | Driving circuit for controlling liquid crystal display | |
| KR100467515B1 (en) | Pattern generator for thin film transistor substrate test | |
| JPH0766255B2 (en) | Active matrix display device | |
| JPH10197845A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |