JPH0529360A - Boosting device - Google Patents
Boosting deviceInfo
- Publication number
- JPH0529360A JPH0529360A JP3178317A JP17831791A JPH0529360A JP H0529360 A JPH0529360 A JP H0529360A JP 3178317 A JP3178317 A JP 3178317A JP 17831791 A JP17831791 A JP 17831791A JP H0529360 A JPH0529360 A JP H0529360A
- Authority
- JP
- Japan
- Prior art keywords
- pump circuit
- voltage
- charge pump
- control signal
- rectifying element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電気回路等に用いられ
る昇圧装置に関し、特に、ラッチアップ対策に係るもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a booster used in an electric circuit or the like, and more particularly to a latch-up countermeasure.
【0002】[0002]
【従来の技術】従来より、アナログ信号処理回路におい
て、所定の時間だけ遅延したアナログ信号を得るために
電荷転送装置が使用されている。そして、この電荷転送
装置の出力ダイナミックレンジを広くするため、リセッ
ト電源に昇圧装置の出力を使うことがある。このような
場合、リセット電源からチャージポンプ回路の出力側へ
電荷が逆流しないように整流素子を設けている。以下、
このような整流素子を備えた昇圧装置について説明す
る。2. Description of the Related Art Conventionally, in an analog signal processing circuit, a charge transfer device has been used to obtain an analog signal delayed by a predetermined time. In order to widen the output dynamic range of this charge transfer device, the output of the booster device may be used as the reset power supply. In such a case, a rectifying element is provided so that the charge does not flow backward from the reset power supply to the output side of the charge pump circuit. Less than,
A booster equipped with such a rectifying element will be described.
【0003】図2は、従来の整流素子を備えた昇圧装置
を示しており、この図2において、21はPチャネル型
MOS電界効果トランジスタ(以下、PチャネルMOS
FET21という。)、21aはゲート電極(以下、ゲ
ート21aという。)、21b及び21cはP型拡散部
(以下、各々をソース21b及びドレイン21cとい
う。)、22はN型拡散部(以下、Nウェル22とい
う。)、23はN型拡散部、24はリセット電圧ライ
ン、25は電荷転送装置のリセット電源拡散部(以下、
リセット拡散部25という。)、26はP型基板、27
は基板電位の入力端子、28はチャージポンプ回路、2
8aは制御信号の入力端子、29は所定容量のコンデン
サである。FIG. 2 shows a booster having a conventional rectifying element. In FIG. 2, reference numeral 21 is a P-channel type MOS field effect transistor (hereinafter referred to as P-channel MOS).
It is called FET21. ), 21a is a gate electrode (hereinafter referred to as a gate 21a), 21b and 21c are P-type diffusion portions (hereinafter referred to as source 21b and drain 21c, respectively), and 22 is an N-type diffusion portion (hereinafter referred to as N well 22). , 23 is an N-type diffusion unit, 24 is a reset voltage line, and 25 is a reset power supply diffusion unit of the charge transfer device (hereinafter,
It is called the reset diffusion unit 25. ), 26 is a P-type substrate, 27
Is a substrate potential input terminal, 28 is a charge pump circuit, 2
Reference numeral 8a is a control signal input terminal, and 29 is a capacitor having a predetermined capacity.
【0004】上記図2において、PチャネルMOSFE
T21のスレッショルド電圧をVtpとすると、ゲート2
1aとドレイン21cとを接続しているために、ソース
21bにかかる電圧Vspとドレイン21cにかかる電圧
Vdpとが、 Vsp≧Vdp+Vtp ……(1) となる時に、PチャネルMOSFET21は導通状態に
なり、 Vsp<Vdp+Vtp ……(2) となる時に、PチャネルMOSFET21は遮断状態と
なる。つまり、図2のPチャネルMOSFET21は整
流素子を形成している。In FIG. 2, the P channel MOSFE is used.
If the threshold voltage of T21 is Vtp, the gate 2
Since 1a and the drain 21c are connected, when the voltage Vsp applied to the source 21b and the voltage Vdp applied to the drain 21c are Vsp ≧ Vdp + Vtp (1), the P-channel MOSFET 21 becomes conductive, When Vsp <Vdp + Vtp (2), the P-channel MOSFET 21 is cut off. That is, the P-channel MOSFET 21 of FIG. 2 forms a rectifying element.
【0005】一方、図2におけるチャージポンプ回路2
8は、制御信号が高レベル(以下、Hという。)の時に
昇圧された電圧を出力し、制御信号が低レベル(以下、
Lという。)の時に電源電圧を出力するという機能を備
えているが、電流能力は高くない。On the other hand, the charge pump circuit 2 in FIG.
8 outputs a boosted voltage when the control signal is at a high level (hereinafter, referred to as H), and the control signal is at a low level (hereinafter, referred to as H).
It is called L. ) Has a function to output the power supply voltage, but the current capability is not high.
【0006】次に、以上のように構成された昇圧装置に
ついて、以下、その昇圧動作を説明する。Next, the boosting operation of the booster configured as described above will be described below.
【0007】先ず、制御信号がLの時において、チャー
ジポンプ回路28は電源電圧を出力し、整流素子を形成
するPチャネルMOSFET21を通して、リセット拡
散部25とコンデンサ29とに電圧が加えられる。次
に、制御信号をHにすると、チャージポンプ回路28は
昇圧された電圧を出力し、整流素子を形成するPチャネ
ルMOSFET21を通して、リセット拡散部25とコ
ンデンサ29とに電圧が加えられ、このリセット拡散部
25及びコンデンサ29の電位は電源電圧よりも高くな
る。First, when the control signal is L, the charge pump circuit 28 outputs the power supply voltage, and the voltage is applied to the reset diffusion section 25 and the capacitor 29 through the P-channel MOSFET 21 forming the rectifying element. Next, when the control signal is set to H, the charge pump circuit 28 outputs the boosted voltage, and the voltage is applied to the reset diffusion unit 25 and the capacitor 29 through the P-channel MOSFET 21 forming the rectifying element, and this reset diffusion is performed. The potentials of the portion 25 and the capacitor 29 are higher than the power supply voltage.
【0008】次に、制御信号をLにすると、チャージポ
ンプ回路28は電源電圧を出力することになるが、整流
素子を形成するPチャネルMOSFET21が遮断状態
になるため(上記式(2) 参照)、上記リセット拡散部2
5及びコンデンサ29の電位は電源電圧より高い電圧を
保持する。このようにして、リセット拡散部25の電位
は昇圧された電位となるので、電荷転送装置の出力ダイ
ナミックレンジが広くなる。Next, when the control signal is set to L, the charge pump circuit 28 outputs the power supply voltage, but the P-channel MOSFET 21 forming the rectifying element is turned off (see the above equation (2)). , The reset diffusion unit 2
5 and the potential of the capacitor 29 hold a voltage higher than the power supply voltage. In this way, the potential of the reset diffusion section 25 becomes a boosted potential, so that the output dynamic range of the charge transfer device is widened.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上述し
た従来構成の昇圧装置においては、PチャネルMOSF
ET21のNウェル22にN型拡散部23を介してドレ
イン21cを接続することが必要となるため、電源が立
ち上がってからチャージポンプ回路28が完全にその動
作を始めるまでの間、Nウェル22の電位が不安定とな
る。従って、相補型MOS電界効果トランジスタ回路に
おける寄生サイリスタのごとく動作して回路の破壊に至
る、いわゆるラッチアップ現象が起きやすいという問題
点を有していた。However, in the booster having the above-mentioned conventional structure, the P-channel MOSF is used.
Since it is necessary to connect the drain 21c to the N well 22 of the ET 21 via the N type diffusion portion 23, the N well 22 of the ET 21 is not operated until the charge pump circuit 28 completely starts its operation after the power is turned on. The potential becomes unstable. Therefore, there is a problem that a so-called latch-up phenomenon is likely to occur, which operates like a parasitic thyristor in the complementary MOS field effect transistor circuit and leads to the destruction of the circuit.
【0010】本発明は、上記従来の問題点を解決するた
めになされたのもので、ラッチアップを起こさず昇圧電
圧を出力する昇圧装置を提供することを目的とする。The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a booster device which outputs a boosted voltage without causing latch-up.
【0011】[0011]
【課題を解決するための手段】この目的を達成するため
に、本発明が講じた手段は、Nチャネル型MOS電界効
果トランジスタによって整流素子を形成するようにした
ものである。To achieve this object, the means taken by the present invention is to form a rectifying element by an N-channel type MOS field effect transistor.
【0012】具体的に、請求項1に係る発明が講じた手
段は、制御信号が入力され、昇圧電圧の出力可能なチャ
ージポンプ回路と、該チャージポンプ回路の出力がゲー
ト電極と一方のN型拡散部とに入力されると共に、他方
のN型拡散部から出力を取り出す整流素子を形成するN
チャネル型MOS電界効果トランジスタとを備えた構成
としている。Specifically, the means taken by the invention according to claim 1 is a charge pump circuit capable of outputting a boosted voltage when a control signal is input, and an output of the charge pump circuit is an N-type one of which is a gate electrode. N for forming a rectifying element that is input to the diffusion unit and takes out the output from the other N-type diffusion unit.
A channel type MOS field effect transistor is provided.
【0013】[0013]
【作用】上記の構成により、本発明では、チャージポン
プ回路の出力は、整流素子を形成するNチャネル型MO
S電界効果トランジスタを通して出力される一方、該N
チャネル型MOS電界効果トランジスタが遮断状態にな
ると、チャージポンプ回路への逆流を阻止する。これに
より電荷転送装置の出力ダイナミックレンジが広くな
る。しかも、電位が不安定となったり、また、P型拡散
部よりも低い電圧となったりするNウェルが存在しない
ので、ラッチアップが防止される。According to the present invention, according to the present invention, the output of the charge pump circuit is an N-channel type MO that forms a rectifying element.
While being output through the S field effect transistor, the N
When the channel type MOS field effect transistor is turned off, the backflow to the charge pump circuit is blocked. This widens the output dynamic range of the charge transfer device. In addition, since there is no N well in which the potential becomes unstable and the voltage becomes lower than that of the P-type diffusion portion, latch-up is prevented.
【0014】[0014]
【実施例】以下、この発明の一実施例を図面に基づいて
詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【0015】図1は、この発明の一実施例である整流素
子を備えた昇圧装置の構成図を示している。この図1に
おいて、11はNチャネル型MOS電界効果トランジス
タ(以下、NチャネルMOSFET11という。)、1
1aはゲート電極(以下、ゲート11aという。)、1
1b及び11cはN型拡散部(以下、各々をドレイン1
1b及びソース11cという。)、14はリセット電圧
ライン、15は電荷転送装置のリセット電源拡散部(以
下、リセット拡散部15という。)、16はP型基板、
17は基板電位の入力端子、18はチャージポンプ回
路、18aは制御信号の入力端子、19は所定容量のコ
ンデンサである。FIG. 1 is a block diagram of a booster having a rectifying element according to an embodiment of the present invention. In FIG. 1, 11 is an N-channel MOS field effect transistor (hereinafter referred to as N-channel MOSFET 11), 1
1a is a gate electrode (hereinafter referred to as a gate 11a), 1
1b and 11c are N-type diffusion portions (hereinafter, drain 1
1b and source 11c. ), 14 is a reset voltage line, 15 is a reset power source diffusion unit (hereinafter referred to as reset diffusion unit 15) of the charge transfer device, 16 is a P-type substrate,
Reference numeral 17 is a substrate potential input terminal, 18 is a charge pump circuit, 18a is a control signal input terminal, and 19 is a capacitor having a predetermined capacity.
【0016】上記図1において、NチャネルMOSFE
T11のスレッショルド電圧をVtnとすると、ゲート1
1aとドレイン11bを接続しているために、ドレイン
11bにかかる電圧Vdnとソース11cにかかる電圧V
snとが、 Vdn≧Vsn+Vtn ……(3) となる時に、NチャネルMOSFET11は導通状態と
なり、 Vdn<Vsn+Vtn ……(4) になる時に、NチャネルMOSFET11は遮断状態と
なる。つまり、図1のNチャネルMOSFET11は整
流素子を形成している。In FIG. 1, the N-channel MOSFE is used.
If the threshold voltage of T11 is Vtn, the gate 1
Since 1a and drain 11b are connected, voltage Vdn applied to drain 11b and voltage Vd applied to source 11c
When sn and Vdn ≧ Vsn + Vtn ... (3), the N-channel MOSFET 11 becomes conductive, and when Vdn <Vsn + Vtn ... (4), the N-channel MOSFET 11 becomes cut-off state. That is, the N-channel MOSFET 11 in FIG. 1 forms a rectifying element.
【0017】一方、図1におけるチャージポンプ回路1
8は、図2の従来のチャージポンプ回路28と全く同一
の機能を備え、制御信号が高レベル(以下、Hとい
う。)の時に昇圧された電圧を出力し、制御信号が低レ
ベル(以下、Lという。)の時に電源電圧を出力すると
いう機能を備えているが、電流能力は高くない。On the other hand, the charge pump circuit 1 in FIG.
8 has exactly the same function as the conventional charge pump circuit 28 of FIG. 2, outputs a boosted voltage when the control signal is at a high level (hereinafter, referred to as H), and outputs the control signal at a low level (hereinafter, referred to as H). It has a function of outputting a power supply voltage at the time of L), but the current capacity is not high.
【0018】次に、以上のように構成された昇圧装置に
ついて、以下、その昇圧動作を説明する。Next, the boosting operation of the booster configured as above will be described below.
【0019】先ず、制御信号がLの時において、チャー
ジポンプ回路18は電源電圧を出力し、整流素子を形成
するNチャネルMOSFET11を通して、リセット拡
散部15とコンデンサ19とに電圧が加えられる。次
に、制御信号をHにすると、チャージポンプ回路18は
昇圧された電圧を出力し、整流素子を形成するNチャネ
ルMOSFET11を通して、リセット拡散部15とコ
ンデンサ19とに電圧が加えられ、このリセット拡散部
15及びコンデンサ19の電位は電源電圧よりも高くな
る。First, when the control signal is L, the charge pump circuit 18 outputs the power supply voltage, and the voltage is applied to the reset diffusion section 15 and the capacitor 19 through the N-channel MOSFET 11 forming the rectifying element. Next, when the control signal is set to H, the charge pump circuit 18 outputs the boosted voltage, and the voltage is applied to the reset diffusion section 15 and the capacitor 19 through the N-channel MOSFET 11 forming the rectifying element, and this reset diffusion is performed. The potentials of the portion 15 and the capacitor 19 are higher than the power supply voltage.
【0020】次に、制御信号をLにすると、チャージポ
ンプ回路18は電源電圧を出力するが、整流素子を形成
するNチャネルMOSFET11が遮断状態になるため
(上記式(4) 参照)、リセット拡散部15及びコンデン
サ19の電位は電源電圧より高い電圧を保持する。この
ようにして、従来例と同様に、電荷転送装置の出力ダイ
ナミックレンジが広くなる。Next, when the control signal is set to L, the charge pump circuit 18 outputs the power supply voltage, but the N-channel MOSFET 11 forming the rectifying element is turned off (see the above equation (4)). The potentials of the portion 15 and the capacitor 19 hold a voltage higher than the power supply voltage. In this way, the output dynamic range of the charge transfer device is widened as in the conventional example.
【0021】以上のように、この実施例によれば、Nチ
ャネルMOSFET11を使って整流素子を構成するこ
とにより、従来のような電位が不安定となるNウェルが
存在しないことから、ラッチアップが防止されることに
なる。As described above, according to this embodiment, since the rectifying element is formed by using the N-channel MOSFET 11, there is no N well in which the potential becomes unstable as in the conventional case, so that the latch-up is prevented. Will be prevented.
【0022】[0022]
【発明の効果】従って、この発明の昇圧装置によれば、
整流素子にNチャネル型MOS電界効果トランジスタを
用いたので、従来のPチャネル型MOS電界効果トラン
ジスタのように、電源が立ち上がってからチャージポン
プ回路が安定して動作するまでの間に電位が不安定とな
るN型拡散部(Nウェル)を形成する必要がないことか
ら、ラッチアップを確実に抑制することできる。Therefore, according to the booster of the present invention,
Since the N-channel MOS field effect transistor is used as the rectifying element, the potential is unstable between the time when the power supply is turned on and the charge pump circuit operates stably like the conventional P-channel MOS field effect transistor. Since it is not necessary to form the N-type diffused portion (N well) that becomes, it is possible to reliably suppress the latch-up.
【図1】本発明の一実施例である昇圧装置の回路図であ
る。FIG. 1 is a circuit diagram of a booster device according to an embodiment of the present invention.
【図2】従来の昇圧装置を示す回路図である。FIG. 2 is a circuit diagram showing a conventional booster device.
11 Nチャネル型MOS電界効果トラン
ジスタ 11a ゲート電極 11b,11c N型拡散部 14 リセット電圧ライン 15 リセット電源拡散部 16 P型基板 17 基板電位入力端子 18 チャージポンプ回路 18a 制御信号入力端子 19 コンデンサ11 N-Channel MOS Field Effect Transistor 11a Gate Electrodes 11b, 11c N-Type Diffusion Part 14 Reset Voltage Line 15 Reset Power Supply Diffusion Part 16 P-type Substrate 17 Substrate Potential Input Terminal 18 Charge Pump Circuit 18a Control Signal Input Terminal 19 Capacitor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 B 8427−4M 27/06 H02M 3/00 C 8726−5H ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 27/04 B 8427-4M 27/06 H02M 3/00 C 8726-5H
Claims (1)
能なチャージポンプ回路と、 該チャージポンプ回路の出力がゲート電極と一方のN型
拡散部とに入力されると共に、他方のN型拡散部から出
力を取り出す整流素子を形成するNチャネル型MOS電
界効果トランジスタとを備えていることを特徴とする昇
圧装置。Claim: What is claimed is: 1. A control signal is input to a charge pump circuit capable of outputting a boosted voltage, and an output of the charge pump circuit is input to a gate electrode and one N-type diffusion portion. , A N-channel MOS field effect transistor forming a rectifying element for extracting an output from the other N-type diffusion section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3178317A JP2904962B2 (en) | 1991-07-18 | 1991-07-18 | Booster |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3178317A JP2904962B2 (en) | 1991-07-18 | 1991-07-18 | Booster |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0529360A true JPH0529360A (en) | 1993-02-05 |
JP2904962B2 JP2904962B2 (en) | 1999-06-14 |
Family
ID=16046371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3178317A Expired - Fee Related JP2904962B2 (en) | 1991-07-18 | 1991-07-18 | Booster |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2904962B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307465B2 (en) | 2003-08-29 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Step-down voltage output circuit |
US7312650B2 (en) | 2004-10-19 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | Step-down voltage output circuit |
US7518431B2 (en) | 2004-09-28 | 2009-04-14 | Panasonic Corporation | Semiconductor integrated circuit for processing audio and video signals |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59963A (en) * | 1982-06-28 | 1984-01-06 | Hitachi Ltd | Charge transfer device |
JPS61268053A (en) * | 1985-05-22 | 1986-11-27 | Mitsubishi Electric Corp | Booster circuit |
-
1991
- 1991-07-18 JP JP3178317A patent/JP2904962B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59963A (en) * | 1982-06-28 | 1984-01-06 | Hitachi Ltd | Charge transfer device |
JPS61268053A (en) * | 1985-05-22 | 1986-11-27 | Mitsubishi Electric Corp | Booster circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307465B2 (en) | 2003-08-29 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Step-down voltage output circuit |
US7518431B2 (en) | 2004-09-28 | 2009-04-14 | Panasonic Corporation | Semiconductor integrated circuit for processing audio and video signals |
US7312650B2 (en) | 2004-10-19 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | Step-down voltage output circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2904962B2 (en) | 1999-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4321661A (en) | Apparatus for charging a capacitor | |
JPH04364776A (en) | Integrated circuit | |
EP0684677A4 (en) | ||
JPS62120121A (en) | Cmos output driving circuit | |
US5825237A (en) | Reference voltage generation circuit | |
EP0032017B1 (en) | Bootstrap circuit | |
JPH07154964A (en) | Low-voltage charge pump | |
EP0316033A1 (en) | Integrated digital circuit | |
JP3820913B2 (en) | Power on / off reset circuit | |
EP0388569A3 (en) | Circuit to detect a voltage power drop and to restore the initial circuit condition | |
JPH0529360A (en) | Boosting device | |
US4079332A (en) | High gain differential amplifier | |
EP0204499A2 (en) | High voltage isolation circuit for CMOS networks | |
KR850006902A (en) | Voltage level detection circuit | |
KR900002804B1 (en) | Conservation circuit for high potential | |
JP2598147B2 (en) | Semiconductor integrated circuit | |
JP2978346B2 (en) | Input circuit of semiconductor integrated circuit device | |
JP3052433B2 (en) | Level shift circuit | |
US4525640A (en) | High performance and gate having an "natural" or zero threshold transistor for providing a faster rise time for the output | |
JP2544157B2 (en) | Semiconductor integrated circuit device | |
US6008688A (en) | Apparatus, and associated method, for preventing occurrence of latch-up in an electronic circuit | |
US6492721B1 (en) | High-voltage signal detecting circuit | |
JPS62160750A (en) | Substrate-voltage generating circuit | |
JP2730071B2 (en) | Semiconductor circuit | |
JPH0681025B2 (en) | Gate drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |