JPH05291858A - Compressor circuit - Google Patents

Compressor circuit

Info

Publication number
JPH05291858A
JPH05291858A JP4121187A JP12118792A JPH05291858A JP H05291858 A JPH05291858 A JP H05291858A JP 4121187 A JP4121187 A JP 4121187A JP 12118792 A JP12118792 A JP 12118792A JP H05291858 A JPH05291858 A JP H05291858A
Authority
JP
Japan
Prior art keywords
circuit
output
control circuit
comparator
compressor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4121187A
Other languages
Japanese (ja)
Other versions
JP2569391B2 (en
Inventor
Yukinori Kitani
幸典 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP4121187A priority Critical patent/JP2569391B2/en
Publication of JPH05291858A publication Critical patent/JPH05291858A/en
Application granted granted Critical
Publication of JP2569391B2 publication Critical patent/JP2569391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

PURPOSE:To progress the circuit integration by devising an excellent sine wave to be obtained without use of an IDC circuit while reducing the number of externally mounted capacitors. CONSTITUTION:The compressor circuit in which an output of a gain control circuit 20 is fed back to the gain control circuit via a rectifier circuit 21 to compress a level of a transmission signal is provided with a comparator 26 receiving an output of the rectifier circuit 21 and comparing it with a reference voltage and with an automatic level control circuit 22 controlling the variable gain of the gain control circuit 20 based on an output of the comparator 26. Thus, a sine wave output is obtained independently of an IDC circuit. Furthermore, the comparator 26 uses a diode for setting of the reference voltage and the temperature characteristic is matched with a rectifier diode D3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はコンプレッサ回路、特に
コードレスホーン、トランシーバー等に用いられる信号
圧縮のための回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compressor circuit, and more particularly to a circuit for signal compression used in cordless horns, transceivers and the like.

【0002】[0002]

【従来の技術】従来から、小電力型コードレスホーンや
トランシーバー等のコンパンダにおいて、送信信号を圧
縮するためにIC(集積回路)化されたコンプレッサ回
路が用いられている。図4には、一例としてコードレス
ホーンの送信回路の概略が示されており、マイクロホン
1にコンプレッサ回路2が接続され、このコンプレッサ
回路2には、過度の変調を防止するIDC(Instantane
ous Deviation Control−瞬時偏移制御)回路3、LP
F(ローパスフィルタ)4が接続されている。また、上
記LPF4には盗聴等を防止するための秘話回路5を介
して送信側FM変調(周波数変調)器6が接続されてお
り、FM変調した音声信号を送信することになる。
2. Description of the Related Art Conventionally, in a compander such as a low power cordless horn or a transceiver, an IC (integrated circuit) compressor circuit has been used to compress a transmission signal. FIG. 4 shows an outline of a transmission circuit of a cordless horn as an example. A compressor circuit 2 is connected to a microphone 1, and the compressor circuit 2 has an IDC (Instantane) that prevents excessive modulation.
ous Deviation Control) circuit 3, LP
An F (low pass filter) 4 is connected. Further, a transmission side FM modulator (frequency modulator) 6 is connected to the LPF 4 via a secret circuit 5 for preventing eavesdropping and the like, and an FM-modulated audio signal is transmitted.

【0003】図5には、上記コンプレッサ回路2内の詳
細な回路が示されており、この回路は整流回路の出力に
より利得制御する帰還回路となっている。即ち、まず入
力端子8はコンデンサC1 、抵抗R1 を介して加算器9
(反転式)の逆相入力端子側へ接続され、この加算器9
の正相入力端子には電源10から正相電圧が与えられ、
この加算器9の後段ではコンデンサC2 を介して出力端
子11が接続される。この加算器9の入出力間(負帰還
入力と出力間)には、並列に抵抗R2 、R3 及びコンデ
ンサC3 が設けられ、これによってDC(直流)帰還が
かけられると共にAC(交流)ゲインが設定される。
FIG. 5 shows a detailed circuit in the compressor circuit 2, which is a feedback circuit for controlling the gain by the output of the rectifier circuit. That is, first, the input terminal 8 is connected to the adder 9 via the capacitor C1 and the resistor R1.
This adder 9 is connected to the (inverting) negative-phase input terminal side.
A positive phase voltage is applied from the power supply 10 to the positive phase input terminal of
At the subsequent stage of the adder 9, the output terminal 11 is connected via the capacitor C2. Resistors R2, R3 and a capacitor C3 are provided in parallel between the input and output of the adder 9 (between the negative feedback input and the output), whereby DC (direct current) feedback is applied and AC (alternating current) gain is set. To be done.

【0004】また、加算器9の入出力間に、ゲインセル
12、抵抗R4 及びコンデンサC4が並列接続され、更
に加算器9の出力信号を入力して上記ゲインセル12へ
制御信号を出力するように、コンデンサC5 、抵抗R5
及び整流回路14が接続されており、この整流回路14
はコンデンサC6 を有している。この回路では、コンデ
ンサC1 〜C6 (外付け部品)を除いて全てIC化され
ている。そして、このようなコンプレッサ回路2におい
て、IDC回路3を組み込む場合は、図示のように、加
算器9の入出力間に、IDC回路3として、互いの向き
を逆にした2個のダイオードD1 、D2 からなるダイオ
ードクランプ回路を並列接続することになる。
A gain cell 12, a resistor R4 and a capacitor C4 are connected in parallel between the input and output of the adder 9, and the output signal of the adder 9 is input to output a control signal to the gain cell 12. Capacitor C5, resistor R5
And a rectifier circuit 14 are connected to the rectifier circuit 14
Has a capacitor C6. In this circuit, all are integrated into an IC except capacitors C1 to C6 (external components). When the IDC circuit 3 is incorporated in the compressor circuit 2 as described above, two diodes D1 whose directions are opposite to each other are provided between the input and output of the adder 9 as the IDC circuit 3, as shown in the figure. The diode clamp circuit consisting of D2 will be connected in parallel.

【0005】上記の回路構成によれば、マイクロホン1
から出力された音声信号は、コンプレッサ回路2にて圧
縮されると共に、IDC回路3によって過度の変調がか
からないように抑制されることになり、この結果、図6
のコンプレッサ特性101に示されるように、例えば入
力電圧の約1/2倍のデシベルの出力電圧、即ち−20
dBの入力電圧(VIN)は−10dB程度の出力電圧
(VOUT )まで圧縮される。しかし、この場合にはID
C回路3を通すことによって、図8に示されるように、
大きなAC信号はダイオードによってDCクランプされ
るため方形波となる。従って、LPF4ではこの高調波
成分を除去し、正弦波の信号に変換するようになってい
る。その後、秘話回路5では音声信号に盗聴防止のため
の変調処理等がされ、最後に送信側FM変調器6で周波
数変調がかけられて送信されることになる。
According to the above circuit configuration, the microphone 1
The audio signal output from the compressor is compressed by the compressor circuit 2 and is suppressed by the IDC circuit 3 so as not to be excessively modulated. As a result, as shown in FIG.
As shown in the compressor characteristic 101 of the above, for example, a decibel output voltage of about 1/2 times the input voltage, that is, −20
The input voltage (VIN) of dB is compressed to the output voltage (VOUT) of about -10 dB. But in this case the ID
By passing through the C circuit 3, as shown in FIG.
Large AC signals are square wave because they are DC clamped by the diodes. Therefore, the LPF 4 removes this harmonic component and converts it into a sine wave signal. After that, in the confidential circuit 5, the voice signal is subjected to modulation processing or the like for preventing wiretapping, and finally, the transmission side FM modulator 6 frequency-modulates and transmits.

【0006】一方、コンパンダでは受信回路においてエ
キスパンダが用いられており、このエキスパンダで受信
信号が伸張されることになる。例えば、図6の場合は、
エキスパンダ特性102に示されるように、入力電圧の
約2倍のデシベルの出力電圧を得ることによって、コン
プレッサ回路2の入力音声信号が特性103に示される
ように、1:1として再生される。
On the other hand, in the compander, an expander is used in the receiving circuit, and the received signal is expanded by this expander. For example, in the case of FIG.
By obtaining an output voltage of decibel which is about twice the input voltage as shown in the expander characteristic 102, the input audio signal of the compressor circuit 2 is reproduced as 1: 1 as shown in the characteristic 103.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記コ
ンプレッサ回路2では、上述のようにIDC回路3によ
って方形波となった信号の高調波成分をLPF4で除去
しているが、このLPF4の除去作用は必ずしも十分で
はなく、これによって音質が低下するという問題があ
る。しかも、後段の秘話回路5として反転式秘話回路が
接続されている場合は音質が更に悪くなる。
However, in the compressor circuit 2 described above, the LPF 4 removes the harmonic component of the signal that has been converted into a square wave by the IDC circuit 3 as described above. This is not always sufficient, and there is a problem in that the sound quality is degraded. Moreover, if an inversion type confidential circuit is connected as the latter confidential circuit 5, the sound quality is further deteriorated.

【0008】また、上記のダイオードクランプ回路から
なるIDC回路3は、温度変化による影響を受けやすい
という問題がある。しかも、このIDC回路3は2個の
ダイオードD1 、D2 によって約1.4V(1個のダイ
オードで0.7V)の電圧差があるため、これによって
振幅制限の最大値が固定となってしまう。従って、前段
或いは後段の回路との間でのレベル調整が行い難くなる
という問題もある。
Further, the IDC circuit 3 composed of the above diode clamp circuit has a problem that it is easily affected by a temperature change. In addition, the IDC circuit 3 has a voltage difference of about 1.4V (0.7V for one diode) due to the two diodes D1 and D2, so that the maximum value of the amplitude limit is fixed. Therefore, there is also a problem that it becomes difficult to adjust the level between the preceding and succeeding circuits.

【0009】そこで、本出願人はALC(自動レベル制
御)回路を用いて、送信信号の圧縮をすることを提案し
ており、この場合には上記IDC回路3を用いないので
正弦波の信号を得ることができるという利点がある。し
かし、この場合には、次のような問題がある。即ち、こ
の場合は、図7に示されるように、コンプレッサ回路1
6の前段にALC回路17を接続することになるが、こ
の際にはALC回路17内にも整流回路を有しており、
整流回路用コンデンサC7 が必要となる。また、ALC
回路17とコンプレッサ回路16との接続部にDC結合
コンデンサC8が必要となる。このコンデンサC7 、C8
は、IC化する場合には外付け部品となるから、端子
ピンが必要となり、IC化の妨げとなるという問題があ
る。
Therefore, the applicant has proposed to compress the transmission signal by using an ALC (automatic level control) circuit. In this case, since the IDC circuit 3 is not used, a sine wave signal is generated. There is an advantage that it can be obtained. However, in this case, there are the following problems. That is, in this case, as shown in FIG.
The ALC circuit 17 is connected to the front stage of 6, but at this time, the ALC circuit 17 also has a rectifier circuit,
A rectifier circuit capacitor C7 is required. Also, ALC
A DC coupling capacitor C8 is required at the connection between the circuit 17 and the compressor circuit 16. This capacitor C7, C8
Since it becomes an external component when integrated into an IC, a terminal pin is required, which hinders the integration into an IC.

【0010】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、IDC回路を用いることなく、良
好な正弦波を得ることができ、また外付けコンデンサの
数を減らしてIC化を促進することができるコンプレッ
サ回路を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to obtain a good sine wave without using an IDC circuit and reduce the number of external capacitors to realize an IC. It is to provide a compressor circuit capable of promoting

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、利得制御回路の出力を整流回路へ供給
し、この整流回路の出力を上記利得制御回路へ帰還さ
せ、伝送信号のレベルを圧縮するコンプレッサ回路にお
いて、上記整流回路の出力を入力して基準電圧と比較す
るコンパレータを有し、このコンパレータ出力に基づい
て上記利得制御回路の可変ゲインを制御して自動レベル
制御を行うための制御回路を設けたことを特徴とする。
また、上記において、自動レベル制御回路内におけるコ
ンパレータへの基準電圧の設定にダイオードを用いたこ
とを特徴とする。
In order to achieve the above object, the present invention provides an output of a gain control circuit to a rectifier circuit, and feeds back the output of the rectifier circuit to the gain control circuit to transmit a transmission signal. A compressor circuit for compressing a level has a comparator that inputs the output of the rectifier circuit and compares it with a reference voltage, and controls the variable gain of the gain control circuit based on the output of the comparator to perform automatic level control. The control circuit is provided.
Further, in the above, a diode is used for setting the reference voltage to the comparator in the automatic level control circuit.

【0012】[0012]

【作用】上記の構成によれば、コンプレッサ回路内に設
けられている整流回路の出力がコンパレータに供給さ
れ、このコンパレータでは例えば定電流回路とダイオー
ドで設定された基準電圧と整流回路の出力が比較され、
この比較出力に基づいて利得制御回路の可変ゲインが制
御される。従って、コンプレッサ回路内の整流回路を利
用して自動レベル制御回路を構成することができ、この
自動レベル制御回路を組み込んだコンプレッサ回路によ
り、IDC回路を用いずに偏移制御が実行可能となる。
According to the above structure, the output of the rectifier circuit provided in the compressor circuit is supplied to the comparator, which compares the output of the rectifier circuit with the reference voltage set by the constant current circuit and the diode, for example. Was
The variable gain of the gain control circuit is controlled based on the comparison output. Therefore, the rectification circuit in the compressor circuit can be used to configure the automatic level control circuit, and the compressor circuit incorporating the automatic level control circuit can execute the shift control without using the IDC circuit.

【0013】[0013]

【実施例】図1には、実施例に係るコンプレッサ回路の
構成が示されており、このコンプレッサ回路は、利得制
御回路20、整流回路21及びALC(自動レベル制
御)回路の一部となる制御回路22からなっている。上
記利得制御回路20においては、従来と同様に入力端子
8には、コンデンサC1 、抵抗R1 を介して加算器9が
接続され、この加算器9の正相入力端子に電源10から
正相電圧が与えられ、この加算器9の後段にコンデンサ
C2 を介して出力端子11が接続される。この加算器9
の入出力間(負帰還入力と出力間)には、DC帰還をか
けると共にACゲインを設定するために、抵抗R2 、R
3 及びコンデンサC3 が並列に設けられる。
FIG. 1 shows the configuration of a compressor circuit according to an embodiment. This compressor circuit is a control which is a part of a gain control circuit 20, a rectifier circuit 21 and an ALC (automatic level control) circuit. It is composed of a circuit 22. In the gain control circuit 20, the adder 9 is connected to the input terminal 8 via the capacitor C1 and the resistor R1 as in the conventional case, and the positive phase voltage from the power source 10 is applied to the positive phase input terminal of the adder 9. The output terminal 11 is connected to the subsequent stage of the adder 9 via the capacitor C2. This adder 9
Between the input and output (between the negative feedback input and output) of the resistors R2 and R in order to apply DC feedback and set the AC gain.
3 and capacitor C3 are provided in parallel.

【0014】そして、加算器9の負帰還入力(逆相入力
端子)と出力との間に、ゲインセル23、抵抗R4 及び
コンデンサC4 が並列接続されている。また、上記ゲイ
ンセル23にはグランドとの間にゲイン制御用のトラン
ジスタQ1 が設けられている。
A gain cell 23, a resistor R4 and a capacitor C4 are connected in parallel between the negative feedback input (reverse phase input terminal) of the adder 9 and the output. Further, the gain cell 23 is provided with a gain controlling transistor Q1 between it and the ground.

【0015】また、整流回路21内には、上記加算器9
の出力信号を入力するように、コンデンサC5 、抵抗R
5 及び動作回路24が接続され、この動作回路24には
グランドとの間にコンデンサC6 、抵抗R6 が並列接続
されると共に、この抵抗R6に整流素子としてのダイオ
ードD3 が直列接続されている。そして、このダイオー
ドD3 のアノード側は上記利得制御回路20内のトラン
ジスタQ1 のベースに接続されており、整流回路21の
出力をゲインコントロール信号として利得制御回路20
へ供給している。このような回路において、入力端子8
に電圧VINを供給すると、次の数式1に示される電圧V
OUT を出力端子11に得ることができる。
In the rectifier circuit 21, the adder 9 is added.
Capacitor C5 and resistor R to input the output signal of
5 and an operating circuit 24 are connected to the operating circuit 24. A capacitor C6 and a resistor R6 are connected in parallel with the ground, and a diode D3 as a rectifying element is connected in series to the resistor R6. The anode side of the diode D3 is connected to the base of the transistor Q1 in the gain control circuit 20, and the output of the rectifier circuit 21 is used as a gain control signal for the gain control circuit 20.
Supply to. In such a circuit, the input terminal 8
When the voltage VIN is supplied to the
OUT can be obtained at the output terminal 11.

【0016】[0016]

【数1】 VOUT(rms)=(I1 ・R4 ・R5 /R1 ・VIN(av)1/2・VIN(rms) 但し、I1 :ゲインセル内の定電流回路の電流、rms:
実効値、av:平均値である。
[Formula 1] VOUT (rms) = (I1 · R4 · R5 / R1 · VIN (av) ) 1/2 · VIN (rms) where I1: current of constant current circuit in gain cell, rms:
Effective value, av: average value.

【0017】更に、制御回路22内には、上記ダイオー
ドD3 のアノード側からの信号を入力するコンパレータ
26が設けられ、また電流可変の定電流回路27が設け
られると共に、この定電流回路27とグランドとの間に
直列にダイオードD4 が接続されており、このダイオー
ドD4 のアノード側の電圧が基準電圧としてコンパレー
タ26へ与えられている。また、このコンパレータ26
の後段には電流増幅用のトランジスタQ2 が設けられ、
このトランジスタQ2 のコレクタが利得制御回路20内
のゲインセル23とトランジスタQ1 のコレクタとの接
点に接続されている。上記の定電流回路27の電流IAL
C は、次の数式2で設定される。
Further, in the control circuit 22, a comparator 26 for inputting a signal from the anode side of the diode D3 is provided, and a constant current circuit 27 of variable current is provided, and the constant current circuit 27 and the ground are provided. A diode D4 is connected in series between the input terminal and the output terminal, and the voltage on the anode side of the diode D4 is applied to the comparator 26 as a reference voltage. In addition, this comparator 26
A transistor Q2 for current amplification is provided in the latter stage,
The collector of the transistor Q2 is connected to the contact point between the gain cell 23 in the gain control circuit 20 and the collector of the transistor Q1. The current IAL of the above constant current circuit 27
C is set by the following mathematical formula 2.

【0018】[0018]

【数2】IALC =VOUT /R5 但し、VOUT:実効値出力電圧である。EQUATION 2 IALC = VOUT / R5 where VOUT is the effective value output voltage.

【0019】図2には、上記コンパレータ26内の詳細
な回路が示されており、このコンパレータ26は、図示
のように定電流回路30にエミッタ接続されたトランジ
スタQ3 (入力側)、Q4 を有し、このトランジスタQ
3 のベースに上記整流回路21の出力側を接続すると共
に、コレクタ側にはグランドとの間にダイオードD5を
接続する。一方、トランジスタQ4 のベースには上記定
電流回路27とダイオードD4 で設定される基準電圧が
付与されると共に、コレクタ側にはトランジスタQ5 の
コレクタが接続されている。そして、このトランジスタ
Q5 のベースには上記ダイオードD5 のアノード側電圧
が付与されており、上記整流回路21からの出力が所定
の基準電圧よりも大きい場合に、トランジスタQ2 がオ
ン動作するようになる。
FIG. 2 shows a detailed circuit in the comparator 26. The comparator 26 has transistors Q3 (input side) and Q4 which are emitter-connected to the constant current circuit 30 as shown in the figure. And this transistor Q
The output side of the rectification circuit 21 is connected to the base of 3, and the diode D5 is connected to the collector side to the ground. On the other hand, a reference voltage set by the constant current circuit 27 and the diode D4 is applied to the base of the transistor Q4, and the collector of the transistor Q5 is connected to the collector side. Then, the anode side voltage of the diode D5 is applied to the base of the transistor Q5, and when the output from the rectifier circuit 21 is larger than a predetermined reference voltage, the transistor Q2 is turned on.

【0020】このコンパレータ26によれば、トランジ
スタQ4 のベースに付与されている基準電圧よりも大き
な電圧が整流回路21からトランジスタQ3 に入力され
ると、このトランジスタQ3 のコレクタ電流が小さくな
ってトランジスタQ5 がオフ動作する。一方、定電流回
路30の存在によりトランジスタQ4 のコレクタ電流は
上記トランジスタQ3 の入力電圧に比例して大きくな
り、トランジスタQ2 のベース電流となる(上記トラン
ジスタQ5 のオフ動作により)ので、このトランジスタ
Q2 をオン動作させる。従って、このトランジスタQ2
では、電流増幅作用によって増幅された電流がコレクタ
−エミッタ間に流れることになり、このトランジスタQ
2 の増幅電流信号がゲインコントロール信号として上記
利得制御回路20へ与えられる。
According to the comparator 26, when a voltage higher than the reference voltage applied to the base of the transistor Q4 is input to the transistor Q3 from the rectifier circuit 21, the collector current of the transistor Q3 becomes small and the transistor Q5. Works off. On the other hand, the existence of the constant current circuit 30 causes the collector current of the transistor Q4 to increase in proportion to the input voltage of the transistor Q3 and becomes the base current of the transistor Q2 (due to the off operation of the transistor Q5). Turn on. Therefore, this transistor Q2
Then, the current amplified by the current amplification action flows between the collector and the emitter, and this transistor Q
The amplified current signal 2 is supplied to the gain control circuit 20 as a gain control signal.

【0021】実施例は以上の構成からなり、マイクロホ
ンで得られた音声信号電圧が図1に示される入力端子8
へVINとして入力されると、利得制御回路20内の加算
器9を一旦通過した後に、ゲインセル23及び整流回路
21内の動作回路24へ供給される。従って、この加算
器9の出力は動作回路24、コンデンサC6 、抵抗R6
及び整流素子であるダイオードD3 によって整流される
ことになり、この整流出力はコンパレータ26へ供給さ
れる。このコンパレータ26では、図2に示されるよう
に、定電流回路27のIALC をダイオードD4 に与える
ことによって設定される基準電圧と整流回路21の出力
電圧が比較される。実施例では、上記のようにコンパレ
ータ26の基準電圧を設定するためにダイオードD4 を
用いているため、整流素子としてのダイオードD3 の温
度特性と適合させることができ、温度変化による特性の
バラツキが防止可能となる。
The embodiment is constructed as described above, and the audio signal voltage obtained by the microphone is input to the input terminal 8 shown in FIG.
Is input as VIN to the gain cell 23 and the operation circuit 24 in the rectifier circuit 21 after passing through the adder 9 in the gain control circuit 20 once. Therefore, the output of the adder 9 is the operating circuit 24, the capacitor C6, the resistor R6.
And the diode D3 which is a rectifying element, and the rectified output is supplied to the comparator 26. In this comparator 26, as shown in FIG. 2, the reference voltage set by applying IALC of the constant current circuit 27 to the diode D4 and the output voltage of the rectifier circuit 21 are compared. In the embodiment, since the diode D4 is used to set the reference voltage of the comparator 26 as described above, it can be adapted to the temperature characteristic of the diode D3 as the rectifying element, and the characteristic variation due to the temperature change can be prevented. It will be possible.

【0022】このようにして、制御回路22は利得制御
回路20及び整流回路21を含めた形で自動レベル制御
回路を構成し、整流回路21の出力電圧と基準電圧との
電圧差に応じた電流を利得制御回路20へ帰還すること
になるが、図2のトランジスタQ5 によって、整流回路
21の出力電圧が基準電圧よりも大きいときのみ、コン
パレータ26が動作してゲインコントロール信号を利得
制御回路20に与えるようになる。そして、利得制御回
路20内のゲインセル23では上記ゲインコントロール
信号によって加算器9の逆相入力端子へ与える電圧が制
御されることになり、整流回路21の出力が大きくなる
場合にはコンプレッサ回路の出力は抑制する方向に制御
される。
In this way, the control circuit 22 constitutes an automatic level control circuit including the gain control circuit 20 and the rectifier circuit 21, and the current corresponding to the voltage difference between the output voltage of the rectifier circuit 21 and the reference voltage. 2 is fed back to the gain control circuit 20, but the transistor Q5 of FIG. 2 causes the comparator 26 to operate and send the gain control signal to the gain control circuit 20 only when the output voltage of the rectifier circuit 21 is higher than the reference voltage. To give. Then, in the gain cell 23 in the gain control circuit 20, the voltage applied to the negative phase input terminal of the adder 9 is controlled by the gain control signal, and when the output of the rectifier circuit 21 becomes large, the output of the compressor circuit is output. Is controlled in a suppressing direction.

【0023】一方、整流回路21の出力電圧が基準電圧
よりも小さい場合は、コンパレータ26からの出力はな
く、整流回路21の出力によって動作するトランジスタ
Q1の出力によってゲインセル23が制御されることに
なり、これによってコンプレッサ回路の出力は上記数1
の計算により出力制御される。
On the other hand, when the output voltage of the rectifier circuit 21 is smaller than the reference voltage, there is no output from the comparator 26, and the gain cell 23 is controlled by the output of the transistor Q1 operated by the output of the rectifier circuit 21. , By this, the output of the compressor circuit is the above formula 1.
The output is controlled by the calculation of.

【0024】また、図3に示されるように、上記実施例
のALCコンプレッサ28における外付けのコンデンサ
は、入力部のコンデンサC1 、出力部のコンデンサC2
、加算器9のコンデンサC3 、整流素子であるコンデ
ンサC6 となるので、図7の従来例と比較すると、従来
型ALC回路17の整流コンデンサC7 及び結合コンデ
ンサC8 が不要となる。
Further, as shown in FIG. 3, the external capacitors in the ALC compressor 28 of the above embodiment are the input capacitor C1 and the output capacitor C2.
Since the capacitor C3 of the adder 9 and the capacitor C6 which is a rectifying element are used, the rectifying capacitor C7 and the coupling capacitor C8 of the conventional ALC circuit 17 are unnecessary as compared with the conventional example of FIG.

【0025】上記実施例では、制御回路22内でコンパ
レータ26の基準電圧の設定にダイオードD4 を用いた
が、このダイオードD4 の代りに、抵抗或いはダイオー
ド接続のトランジスタ等を用いることができる。
In the above embodiment, the diode D4 is used to set the reference voltage of the comparator 26 in the control circuit 22, but a resistor or a diode-connected transistor or the like can be used instead of the diode D4.

【0026】[0026]

【発明の効果】以上説明したように、本発明によれば、
整流回路の出力を利得制御回路へ帰還させるコンプレッ
サ回路で、上記整流回路の出力を入力して基準電圧と比
較するコンパレータを有する制御回路を設け、上記コン
パレータ出力に基づいて上記利得制御回路の可変ゲイン
を制御する自動レベル制御回路が形成されるようにした
ので、従来のIDC回路を利用することなく、しかもL
PFも必要とせずに、正弦波出力を得ることが可能とな
る。従って、IDC回路としてダイオードクランプ回路
を用いることもないので、IDC電圧の最大値が固定さ
れることがなく、前段或いは後段の回路との関係でのレ
ベル調整が行い易くなるという利点がある。
As described above, according to the present invention,
A compressor circuit for feeding back the output of the rectifier circuit to the gain control circuit, and providing a control circuit having a comparator for inputting the output of the rectifier circuit and comparing it with a reference voltage, and based on the output of the comparator, a variable gain of the gain control circuit. Since an automatic level control circuit for controlling L is formed, the conventional IDC circuit is not used, and L
It is possible to obtain a sine wave output without requiring a PF. Therefore, since the diode clamp circuit is not used as the IDC circuit, the maximum value of the IDC voltage is not fixed, and there is an advantage that the level can be easily adjusted in relation to the circuit at the preceding stage or the latter stage.

【0027】そして、従来の自動レベル制御回路に設け
られていた整流回路をコンプレッサ回路内の整流回路で
代用するので、外付けのコンデンサの数を削減すること
が可能となる。この結果、ICチップの端子の数も減ら
すことができ、IC化が促進されることになる。
Since the rectifier circuit provided in the conventional automatic level control circuit is replaced with the rectifier circuit in the compressor circuit, it is possible to reduce the number of external capacitors. As a result, it is possible to reduce the number of terminals of the IC chip and promote the IC integration.

【0028】更に、上記基準電圧源をダイオードで構成
すれば、整流素子としてのダイオードとの温度特性が一
致することになり、温度変化による特性の悪化を改善す
ることが可能となる。
Further, if the reference voltage source is composed of a diode, the temperature characteristics of the diode serving as a rectifying element will match, and the deterioration of the characteristics due to temperature changes can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るコンプレッサ回路の構成
を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a compressor circuit according to an embodiment of the present invention.

【図2】図1の実施例のコンパレータ内の構成を示す回
路図である。
FIG. 2 is a circuit diagram showing a configuration in a comparator of the embodiment of FIG.

【図3】実施例のコンプレッサ回路の外付けコンデンサ
の構成を示す図である。
FIG. 3 is a diagram showing a configuration of an external capacitor of the compressor circuit of the embodiment.

【図4】従来におけるコードレスホーン等の送信部分の
構成を示す回路ブロック図である。
FIG. 4 is a circuit block diagram showing a configuration of a transmission portion of a conventional cordless horn or the like.

【図5】従来のコンプレッサ回路(IDC回路も含む)
の構成を示す回路図である。
FIG. 5 Conventional compressor circuit (including IDC circuit)
3 is a circuit diagram showing the configuration of FIG.

【図6】コンパンダの作用を示す説明図である。FIG. 6 is an explanatory diagram showing the operation of the compander.

【図7】従来においてコンプレッサ回路にALC回路を
付加した場合の外付けコンデンサの構成を示す図であ
る。
FIG. 7 is a diagram showing a configuration of an external capacitor when an ALC circuit is added to a compressor circuit in the related art.

【図8】IDC回路の出力信号を示す波形図である。FIG. 8 is a waveform diagram showing an output signal of the IDC circuit.

【符号の説明】[Explanation of symbols]

2,16 … コンプレッサ回路、 3 … IDC回路、 9 … 加算器、 12,23 … ゲインセル、 14,21 … 整流回路、 17 … ALC回路、 20 … 利得制御回路、 22 … 制御回路、 26 … コンパレータ、 C1 〜C8 … コンデンサ、 R1 〜R6 … 抵抗、 D1 〜D5 … ダイオード、 Q1 〜Q5 … トランジスタ。 2, 16 ... Compressor circuit, 3 ... IDC circuit, 9 ... Adder, 12, 23 ... Gain cell, 14, 21 ... Rectifier circuit, 17 ... ALC circuit, 20 ... Gain control circuit, 22 ... Control circuit, 26 ... Comparator, C1 to C8 ... Capacitors, R1 to R6 ... Resistors, D1 to D5 ... Diodes, Q1 to Q5 ... Transistors.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 利得制御回路の出力を整流回路へ供給
し、この整流回路の出力を上記利得制御回路へ帰還さ
せ、伝送信号のレベルを圧縮するコンプレッサ回路にお
いて、上記整流回路の出力を入力して基準電圧と比較す
るコンパレータを有し、このコンパレータ出力に基づい
て上記利得制御回路の可変ゲインを制御して自動レベル
制御を行うための制御回路を設けたことを特徴とするコ
ンプレッサ回路。
1. A compressor circuit for supplying the output of a gain control circuit to a rectifier circuit, feeding back the output of the rectifier circuit to the gain control circuit, and compressing the level of a transmission signal, the input of the rectifier circuit being input. And a reference voltage, and a control circuit for controlling the variable gain of the gain control circuit based on the output of the comparator to perform automatic level control.
【請求項2】 上記制御回路内におけるコンパレータへ
の基準電圧の設定にダイオードを用いたことを特徴とす
る上記第1請求項記載のコンプレッサ回路。
2. The compressor circuit according to claim 1, wherein a diode is used to set a reference voltage to the comparator in the control circuit.
JP4121187A 1992-04-15 1992-04-15 Compressor circuit Expired - Fee Related JP2569391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4121187A JP2569391B2 (en) 1992-04-15 1992-04-15 Compressor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121187A JP2569391B2 (en) 1992-04-15 1992-04-15 Compressor circuit

Publications (2)

Publication Number Publication Date
JPH05291858A true JPH05291858A (en) 1993-11-05
JP2569391B2 JP2569391B2 (en) 1997-01-08

Family

ID=14805015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121187A Expired - Fee Related JP2569391B2 (en) 1992-04-15 1992-04-15 Compressor circuit

Country Status (1)

Country Link
JP (1) JP2569391B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301805B1 (en) * 1998-06-12 2001-09-22 김영환 Signal compressing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301805B1 (en) * 1998-06-12 2001-09-22 김영환 Signal compressing apparatus

Also Published As

Publication number Publication date
JP2569391B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
US6778814B2 (en) Wireless microphone apparatus and transmitter device for a wireless microphone
US8232667B2 (en) System and method for data transmission over a power line of a switch mode power supply by frequency modulating the switch frequency thereof
US4952884A (en) Pulse width modulation amplifier circuit
US4215431A (en) Wireless transmission system
US6624700B2 (en) Radio frequency power amplifier for cellular telephones
US4110692A (en) Audio signal processor
US4578818A (en) System for processing audio frequency information for frequency modulation
JP2569391B2 (en) Compressor circuit
US4247948A (en) Automatic modulation control in transmitter
KR950003285B1 (en) Compressor
JP3009857B2 (en) Transmission power control circuit
JP3384630B2 (en) Transmission output control circuit of AME transmitter
JP3389164B2 (en) Frequency conversion circuit
US6265917B1 (en) Circuit and method for altering the frequency of a signal
JP3389772B2 (en) Power amplification circuit for portable equipment and portable high-frequency device using the same
JP3400911B2 (en) Gate bias voltage generation circuit
JP3038641B2 (en) Power deviation correction method and power deviation correction device
US5332980A (en) Modulation circuit having frequency sensitive power supply voltage
JPH0648982Y2 (en) Variable compression ratio compression circuit
JP2003060514A (en) Transmitter
JPH05175770A (en) Low frequency agc circuit
JPS6214760Y2 (en)
JPS62131620A (en) Receiver
JP2003318684A (en) Amplitude-limiting circuit
JPH021945Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees