JPH05289805A - Coordinate input device - Google Patents

Coordinate input device

Info

Publication number
JPH05289805A
JPH05289805A JP8571792A JP8571792A JPH05289805A JP H05289805 A JPH05289805 A JP H05289805A JP 8571792 A JP8571792 A JP 8571792A JP 8571792 A JP8571792 A JP 8571792A JP H05289805 A JPH05289805 A JP H05289805A
Authority
JP
Japan
Prior art keywords
contact
film
resistance film
conductive film
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8571792A
Other languages
Japanese (ja)
Other versions
JP3001716B2 (en
Inventor
Fumihiko Nakazawa
文彦 中沢
Masao Shibayama
政雄 柴山
Tatsumi Otsuka
達美 大塚
Katsuya Irie
克哉 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8571792A priority Critical patent/JP3001716B2/en
Publication of JPH05289805A publication Critical patent/JPH05289805A/en
Application granted granted Critical
Publication of JP3001716B2 publication Critical patent/JP3001716B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of external connection lines by mounting plural switching elements, which control the switching of the applied voltage of a resistance film, on an insulating substrate and unifying connection lines to connect them to an external circuit. CONSTITUTION:A resistance film 2 made of transparent conductive materials is formed on a glass substrate l, and plural dotlike electrodes Xa-1 to Xa-5, Xb-1 to Xb-5, Ya-1 to Ya-5, and Yb-1 to Yb-5 are formed on the resistance film 2. Field effect transistors Qxa-1 to Qxa-5, Qxb-1 to Qxb-5, Qya-1 to Qya-5, and Qyb-1 to Qyb-5 are mounted on the glass substrate 1. Field effect transistors Qxa-1 to Qxa-5, Qxb-1 to Qxb-5, Qya-1 to Qya-5, and Qyb-1 to Qyb-5 as switching elements are correspondingly connected to respective dotlike electrodes Xa-1 to Xa-5, Xb-1 to Xb-5, Ya-1 to Ya-5, and Yb-1 to Yb-5. Thus, wirings are collected on the first substrate 1 to reduce the number of wirings to the outside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は座標入力装置に係り、特
にペン等の加圧体の加圧接触位置の座標情報を検出する
座標入力装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coordinate input device, and more particularly to a coordinate input device for detecting coordinate information of a pressure contact position of a pressure body such as a pen.

【0002】近年、コンピュータ装置等の入力装置とし
て手書入力装置が開発されている。
In recent years, handwriting input devices have been developed as input devices such as computer devices.

【0003】この種の入力装置としてはペン等の加圧体
を用いて入力板を加圧することにより入力板上の加圧位
置の座標を検出する座標入力装置が用いられている。
As an input device of this type, a coordinate input device is used which detects the coordinates of a pressing position on the input plate by pressing the input plate with a pressing body such as a pen.

【0004】このような座標入力装置では加圧位置を正
確に検出できることが要求されている。
In such a coordinate input device, it is required that the pressing position can be accurately detected.

【0005】[0005]

【従来の技術】この種の座標入力装置としては従来、特
開昭56−11582号公報や特開昭58−35679
号公報に示されるような構成のものがあった。
2. Description of the Related Art Conventional coordinate input devices of this type have been disclosed in JP-A-56-11582 and JP-A-58-35679.
There was a structure as shown in Japanese Patent Publication No.

【0006】特開昭56−11582号公報に示された
座標入力装置は抵抗膜に複数の点電極を設け点電極のX
軸方向とY軸方向とで印加する電圧をダイオードを用い
たスイッチング素子によりスイッチング制御し、抵抗膜
に対向して設けられた導電膜をペン等の加圧体により加
圧することにより、加圧位置をX軸、Y軸とで夫々検出
し、加圧位置の認識を行なっていた。
In the coordinate input device disclosed in Japanese Patent Laid-Open No. 56-11582, a plurality of point electrodes are provided on a resistance film, and X of the point electrodes are provided.
The voltage applied in the axial direction and the Y-axis direction is switching-controlled by a switching element using a diode, and the conductive film provided facing the resistive film is pressed by a pressurizing body such as a pen, thereby applying a pressing position. Was detected by the X-axis and the Y-axis, respectively, and the pressing position was recognized.

【0007】また、特開昭58−35679号公報では
スイッチング素子としてアナログスイッチを用いてい
た。
In Japanese Patent Laid-Open No. 58-35679, an analog switch is used as a switching element.

【0008】なお、これらの座標入力装置ではスイッチ
ング素子は抵抗膜を形成する基板とは別の基板に設けら
れていた。
Incidentally, in these coordinate input devices, the switching element is provided on a substrate different from the substrate on which the resistance film is formed.

【0009】[0009]

【発明が解決しようとする課題】しかるに、従来のこの
種の座標入力装置では複数の点電極を抵抗膜に接続し、
夫々の点電極に対応した複数のスイッチング素子を介し
て電圧を印加することにより、X軸とY軸とで一様な電
位分布となるように構成されており、複数のスイッチン
グ素子は抵抗膜が形成された基板とは別の基板に設けら
れていたため、抵抗膜が設けられた基板からは複数の点
電極に対応した数だけの引出し線が必要となる等の問題
点があった。
In the conventional coordinate input device of this type, however, a plurality of point electrodes are connected to the resistance film,
By applying a voltage via a plurality of switching elements corresponding to the respective point electrodes, a uniform potential distribution is provided on the X axis and the Y axis, and the plurality of switching elements have resistive films. Since it was provided on a substrate different from the substrate on which it was formed, there was a problem in that the substrate provided with the resistance film required a number of lead lines corresponding to a plurality of point electrodes.

【0010】また、加圧時のみ電気的接続を行う様に形
成した絶縁膜は、掌による加圧と専用入力ペンによる加
圧を選別し、専用入力ペンによる加圧時のみ電気的接続
が行えるように構成するためには、ペン先を微細な寸法
とし、極めて短い時間でON/OFFを繰り返し、抵抗
膜と導電膜の接触の検出も出来る限り短い周期で、確実
に行わないと、正確な接触位置を検出出来ないと言う問
題があった。
The insulating film formed so as to be electrically connected only when pressure is applied separates pressure applied by the palm and pressure applied by the dedicated input pen, and electrical connection can be made only when pressure is applied by the dedicated input pen. In order to configure such a structure, the pen tip must have a fine dimension, ON / OFF must be repeated in an extremely short time, and contact between the resistance film and the conductive film must be detected in the shortest possible period. There was a problem that the contact position could not be detected.

【0011】本発明は上記の点に鑑みてなされたもの
で、簡単な構成で確実な座標検出ができる座標入力装置
を提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a coordinate input device capable of surely detecting coordinates with a simple structure.

【0012】[0012]

【課題を解決するための手段】請求項1は四辺に複数の
点状電極が配設された抵抗膜が形成された第1の基板
と、抵抗膜に対向して形成された導電膜を有し、加圧時
に導電膜の加圧部分が前記抵抗膜と接触するように形成
された第2の基板とより構成され、前記複数の電極夫々
に設けられたスイッチング素子をスイッチング制御する
ことにより、互いに直交する二軸方向で時分割的となる
ように互いに対向する二辺の点状電極間に電圧を印加
し、前記加圧部分での前記導電膜の電位を検出すること
により前記加圧部分の座標位置を検出する座標入力装置
であって、前記スイッチング素子を共通となる配線と共
に前記第1の基板上に搭載してなる。
According to a first aspect of the present invention, there is provided a first substrate on which a resistance film having a plurality of point electrodes arranged on four sides is formed, and a conductive film formed so as to face the resistance film. Then, by applying a switching control to the switching element provided on each of the plurality of electrodes, the second substrate is formed so that the pressed portion of the conductive film contacts the resistance film when applying pressure, A voltage is applied between the point electrodes on two sides facing each other so as to be time-divided in two axial directions orthogonal to each other, and the potential of the conductive film at the pressure portion is detected to detect the pressure portion. Is a coordinate input device for detecting the coordinate position of, and the switching element is mounted on the first substrate together with common wiring.

【0013】請求項2は前記導電膜と前記抵抗膜との接
触を検出する接触検出手段と、前記検出手段により前記
導電膜と前記抵抗膜との接触を検出した場合に前記点状
電極に電圧を印加し、前記加圧位置の計測を行なう計測
手段とを有してなる。
According to a second aspect of the present invention, a contact detection means for detecting contact between the conductive film and the resistance film, and a voltage applied to the point electrode when the contact means detects the contact between the conductive film and the resistance film. And a measuring means for measuring the pressing position.

【0014】請求項3は前記計測手段を前記加圧部分の
うち一軸方向の位置計測後、再び、前記検出手段により
前記導電膜と前記抵抗膜との接触を検出し、前記導電膜
と前記抵抗膜とが接触している場合に、前記加圧部分の
うち他方の軸方向の位置計測を行なう構成としてなる。
According to a third aspect of the present invention, after the measuring means measures the position of the pressing portion in the uniaxial direction, the contact between the conductive film and the resistive film is detected again by the detecting means, and the conductive film and the resistance are detected. When the membrane is in contact, the axial position of the other of the pressure portions is measured.

【0015】請求項4は前記計測手段を、前記接触検出
手段が前記導電膜と前記抵抗膜との非接触を検出した場
合、予め決められた一定時間経過した後、再び前記導電
膜と前記抵抗膜との接触を検知する構成としてなる。
According to a fourth aspect of the present invention, in the measuring means, when the contact detecting means detects non-contact between the conductive film and the resistance film, after a predetermined time elapses, the conductive film and the resistance again. It is configured to detect contact with the film.

【0016】請求項5は計測手段を前記スイッチング素
子の電圧降下を予め検出し、電圧降下に基づいて前記導
電膜により検出した加圧位置の電位を補正する構成とし
てなる。
According to a fifth aspect of the present invention, the measuring means detects the voltage drop of the switching element in advance and corrects the potential of the pressing position detected by the conductive film based on the voltage drop.

【0017】[0017]

【作用】請求項1によればスイッチング素子を共通とな
る配線と共に抵抗膜が形成された第1の基板に搭載する
構成とされているため、配線を第1の基板上でまとめる
ことができ、外部との配線の数を減少させることができ
る。
According to the present invention, since the switching element is mounted on the first substrate on which the resistance film is formed together with the common wiring, the wiring can be gathered on the first substrate. The number of wirings to the outside can be reduced.

【0018】請求項2によれば導電膜と抵抗膜とが接触
した場合に加圧位置の計測を開始させる構成であるた
め、抵抗膜に対して常に電圧を印加している必要がなく
なり、従って、消費電流を削減できる。
According to the second aspect, since the measurement of the pressurization position is started when the conductive film and the resistance film come into contact with each other, it is not necessary to always apply the voltage to the resistance film. , The current consumption can be reduced.

【0019】請求項3によれば一軸方向の位置計測後、
他の軸方向の位置計測を行なう前に再び導電膜と抵抗膜
との接触を検知し直す構成となるため、誤って導電膜を
加圧し、導電膜と抵抗膜とが接触しても計測が停止さ
れ、誤入力を防止できる。
According to the third aspect, after the position measurement in the uniaxial direction,
Since the configuration is such that the contact between the conductive film and the resistance film is detected again before measuring the position in another axial direction, the measurement is performed even if the conductive film is pressed by mistake and the conductive film and the resistance film make contact. It is stopped and you can prevent erroneous input.

【0020】請求項4によれば導電膜と抵抗膜とが接触
した後、非接触状態となった場合でも一定時間経過した
後に再び導電膜と抵抗膜との接触を検知する構成である
ため導電膜への加圧が不安定な場合でも誤検出を防止で
きる。
According to the fourth aspect, even if the conductive film and the resistance film are in a non-contact state after they are in contact with each other, the contact between the conductive film and the resistance film is detected again after a lapse of a certain time. Erroneous detection can be prevented even when the pressure applied to the membrane is unstable.

【0021】請求項5によればスイッチング素子による
電圧降下を予め検出しておき、この電圧降下に基づいて
加圧位置の演算を行なうため、抵抗膜に印加される電圧
によってのみ位置検出を行なえるため、正確に位置の検
出が行なえる。
According to the present invention, the voltage drop due to the switching element is detected in advance, and the pressurizing position is calculated based on this voltage drop. Therefore, the position can be detected only by the voltage applied to the resistance film. Therefore, the position can be accurately detected.

【0022】[0022]

【実施例】図1は本発明の第1実施例の概略構成図を示
す。同図中、1はガラス基板を示す。
1 is a schematic block diagram of a first embodiment of the present invention. In the figure, 1 indicates a glass substrate.

【0023】ガラス基板1上にはITO(Indium-Tin-O
xide)等の透明導電材料よりなる抵抗膜2が形成されて
いる。抵抗膜2には直交するZ軸(X軸、Y軸)上の夫
々対向する辺に複数の点状電極Xa-1 〜Xa-5 ,Xb-1
〜Xb-5 ,Ya-1 〜Ya-5 ,Yb-1 〜Yb-5 が形成され
ている。
ITO (Indium-Tin-O) is formed on the glass substrate 1.
A resistance film 2 made of a transparent conductive material such as xide) is formed. The resistive film 2 has a plurality of point electrodes X a-1 to X a-5 , X b-1 on opposite sides on the Z axis (X axis, Y axis) orthogonal to each other.
To Xb-5 , Ya -1 to Ya -5 , Yb -1 to Yb -5 are formed.

【0024】複数の電極Xa-1 〜Xa-5 ,Xb-1 〜X
b-5 ,Ya-1 〜Ya-5 ,Yb-1 〜Yb- 5 には夫々に対応
してスイッチング素子となる電界効果トランジスタQ
Xa-1〜Q Xa-5,QXb-1〜QXb-5,QYa-1〜QYa-5,Q
Yb-1〜QYb-5が接続されている。
Multiple electrodes Xa-1~ Xa-5, Xb-1~ X
b-5, Ya-1~ Ya-5, Yb-1~ Yb- FiveCorresponding to each
Field-effect transistor Q that becomes a switching element
Xa-1~ Q Xa-5, QXb-1~ QXb-5, QYa-1~ QYa-5, Q
Yb-1~ QYb-5Are connected.

【0025】電界効果トランジスタQXa-1〜QXa-5,Q
Xb-1〜QXb-5,QYa-1〜QYa-5,Q Yb-1〜QYb-5は抵抗
膜2が形成されたガラス基板1上に搭載されている。
Field effect transistor QXa-1~ QXa-5, Q
Xb-1~ QXb-5, QYa-1~ QYa-5, Q Yb-1~ QYb-5Is resistance
It is mounted on the glass substrate 1 on which the film 2 is formed.

【0026】図2は本発明の要部の平面図、図3は本発
明の要部の断面図を示す。図2,図3と共に入力板の製
造方法について説明する。
FIG. 2 is a plan view of the main part of the present invention, and FIG. 3 is a sectional view of the main part of the present invention. A method of manufacturing the input plate will be described with reference to FIGS.

【0027】まず、ガラス基板1上に抵抗膜2を形成す
る。次に抵抗膜駆動スイッチを搭載する箇所をエッチン
グする。次に、2枚の電極が加圧時のみ接触するように
するためにスペーサー6の形成をスクリーン印刷法、も
しくは感光性樹脂材料をフォトリソグラフィにより成形
する方法、もしくは微小なスペーサーを分散させること
により行う。次にアース電極3,ゲート制御電極4,点
状電極Xa-1 〜Xa-5,Xb-1 〜Xb-5 ,Ya-1 〜Y
a-5 ,Yb-1 〜Yb-5 をAgペースト等の導電性塗料を
印刷し、FETQXa-1〜QXa-5,QXb-1〜QXb-5,Q
Ya-1〜QYa-5,QYb -1〜QYb-5を搭載した後熱処理を行
い固着させる。1辺当たりのFETQXa,Q Xb,QYa
Ybの搭載個数は必要な有効入力面積より決める。電極
数が多いほど全体の面積に対する有効入力領域の比率が
大きくなる。
First, the resistance film 2 is formed on the glass substrate 1.
It Next, etch the location where the resistance film drive switch is mounted.
To go. Next, make sure that the two electrodes make contact only when pressure is applied.
In order to do this, the spacer 6 is formed by screen printing,
Photosensitive resin material is molded by photolithography
Method, or dispersing fine spacers
By. Next, earth electrode 3, gate control electrode 4, point
Electrode Xa-1~ Xa-5, Xb-1~ Xb-5, Ya-1~ Y
a-5, Yb-1~ Yb-5Conductive paint such as Ag paste
Print and FETQXa-1~ QXa-5, QXb-1~ QXb-5, Q
Ya-1~ QYa-5, QYb -1~ QYb-5After carrying out heat treatment
Fix it firmly. FETQ per sideXa, Q Xb, QYa
QYbThe number of mounted devices depends on the required effective input area. electrode
The larger the number, the more the ratio of effective input area to the total area.
growing.

【0028】図4は1辺の電極数の入力領域と電界の歪
みの特性図を示す。例えば、1辺の電極数を9個とする
と電界の歪みが0.2 %となるのは1軸当たり約90%と
なることがわかる。
FIG. 4 is a characteristic diagram of the input region of the number of electrodes on one side and the distortion of the electric field. For example, it can be seen that when the number of electrodes on one side is 9, the electric field distortion is 0.2% at about 90% per axis.

【0029】対向基板AはPETシート7上にITO等
の透明導電材導電膜8を蒸着して作成し、引き出し電極
をAgペースト等を印刷することにより形成する。2枚
の基板A,Bは、ITO蒸着面を対向させ、接着剤9に
より張り合わせる。
The counter substrate A is formed by vapor-depositing a transparent conductive material conductive film 8 such as ITO on the PET sheet 7, and the extraction electrode is formed by printing Ag paste or the like. The two substrates A and B are bonded to each other with an adhesive 9 with their ITO vapor deposition surfaces facing each other.

【0030】図1に戻って、電気的接続について説明す
る。電界効果トランジスタQXa-1〜QXa-5のソースは電
源ライン3b,ドレインは抵抗膜2,ゲートはゲートラ
イン4-1に接続される。
Returning to FIG. 1, the electrical connection will be described. The sources of the field effect transistors Q Xa-1 to Q Xa-5 are connected to the power supply line 3b, the drains are connected to the resistance film 2, and the gates are connected to the gate line 4 -1 .

【0031】電界効果トランジスタQXb-1〜QXb-5のソ
ースはアースライン3q,ドレインは抵抗膜2,ゲート
はゲートライン4-2に接続される。
The field effect transistors Q Xb-1 to Q Xb-5 have sources connected to the ground line 3q, drains connected to the resistive film 2, and gates connected to the gate line 4-2 .

【0032】電界効果トランジスタQYa-1〜QYa-5のソ
ースは電源ライン3b,ドレインは抵抗膜2,ゲートは
ゲートライン4-3に接続される。
The source of each of the field effect transistors Q Ya-1 to Q Ya-5 is connected to the power supply line 3b, the drain is connected to the resistance film 2, and the gate is connected to the gate line 4 -3 .

【0033】電界効果トランジスタQYb-1〜QYb-5のソ
ースはアースライン3a,ドレインは抵抗膜2,ゲート
はゲートライン4-4に接続される。
The field effect transistors Q Yb-1 to Q Yb-5 have sources connected to the ground line 3a, drains connected to the resistive film 2, and gates connected to the gate line 4 -4 .

【0034】ゲートライン4-1〜4-4は制御回路となる
マイクロプロセッサユニット(MPU)10に接続され
る。
The gate lines 4 -1 to 4 -4 are connected to a microprocessor unit (MPU) 10 serving as a control circuit.

【0035】MPU10はゲートライン4-1,4-2とゲ
ートライン4-3,4-4とが交互にハイ、ローとなるよう
な信号をゲートライン4-1〜4-4に供給し、FETQ
Xa-1〜QXa-5,QXb-1〜QXb-5とFETQYa-1
Ya-5,QYb-1〜QYb-5とが交互にオン・オフするよう
に制御する。
The MPU 10 supplies signals to the gate lines 4 -1 to 4 -4 such that the gate lines 4 -1 , 4 -2 and the gate lines 4 -3 , 4 -4 are alternately high and low, FETQ
Xa-1 to Q Xa-5 , Q Xb-1 to Q Xb-5 and FET Q Ya-1 to
Control is performed so that Q Ya-5 and Q Yb-1 to Q Yb-5 are alternately turned on and off.

【0036】また、導電膜8は補正用スイッチ回路12
及びアナログ/ディジタル(A/D)コンバータ11を
介してMPU10に接続されると共に直接MPU10の
割り込み入力端子T1 に接続される。導電膜8はさら
に、スイッチSW1 ,抵抗R1を介して電源電圧VCC
印加されている。
Further, the conductive film 8 is a correction switch circuit 12
Also, it is connected to the MPU 10 via the analog / digital (A / D) converter 11 and directly connected to the interrupt input terminal T 1 of the MPU 10 . The power supply voltage V CC is applied to the conductive film 8 via the switch SW 1 and the resistor R 1 .

【0037】スイッチSW1 は制御端子がMPU10に
接続され、MPU10からの制御信号によりオン・オフ
する。
The switch SW 1 has a control terminal connected to the MPU 10 and is turned on / off by a control signal from the MPU 10.

【0038】図5は本発明の第1実施例の要部の概略構
成図を示す。
FIG. 5 is a schematic block diagram of the essential parts of the first embodiment of the present invention.

【0039】補正用スイッチ回路12は5ヶのスイッチ
SW2 〜SW6 より構成されている。スイッチSW2
導電膜8とA/Dコンバータ11との接続をオン・オフ
させる。スイッチSW3 は点状電極Ya-5 とA/Dコン
バータ11との接続をオン・オフさせる。スイッチSW
4 は点状電極Xa-1 とA/Dコンバータ11との接続を
オン・オフさせる。スイッチSW5 は点状電極Yb-1
A/Dコンバータ11との接続をオン・オフさせる。ス
イッチSW6 は点状電極Xb-5 とA/Dコンバータ11
との接続をオン・オフさせる。
The correction switch circuit 12 is composed of five switches SW 2 to SW 6 . The switch SW 2 turns on / off the connection between the conductive film 8 and the A / D converter 11. The switch SW 3 turns on / off the connection between the point electrode Y a-5 and the A / D converter 11. Switch SW
Reference numeral 4 turns on / off the connection between the point electrode X a-1 and the A / D converter 11. The switch SW 5 turns on / off the connection between the dot electrode Y b-1 and the A / D converter 11. The switch SW 6 is a point electrode X b-5 and the A / D converter 11
Turn on / off the connection with.

【0040】スイッチSW2 〜SW6 は補正データを得
る際MPU10によりスイッチング制御され、導電膜8
及び点状電極Xa-1 ,Xb-5 ,Ya-5 ,Yb-1 とA/D
コンバータ11との接続が制御される。
The switches SW 2 to SW 6 are switching-controlled by the MPU 10 when obtaining the correction data, and the conductive film 8
And point electrodes X a-1 , X b-5 , Y a-5 , Y b-1 and A / D
The connection with the converter 11 is controlled.

【0041】補正データを得る場合、まず、スイッチS
2 をオフとする。
When obtaining the correction data, first, the switch S
Turn off W 2 .

【0042】また、スイッチSW3 ,SW5 ,SW6
オフとし、スイッチSW4 のみをオンとして、点状電極
a-1 の電位VXHをA/Dコンバータ11に供給し、A
/D変換してMPU10に供給する。電位VXHはFET
Xa-1による電圧降下力を差し引いた電圧でX軸方向の
最大値を示す。
Further, the switches SW 3 , SW 5 and SW 6 are turned off and only the switch SW 4 is turned on to supply the potential V XH of the point electrode X a-1 to the A / D converter 11,
/ D converted and supplied to the MPU 10. The potential V XH is the FET
The maximum value in the X-axis direction is indicated by the voltage after subtracting the voltage drop force by Q Xa-1 .

【0043】次にスイッチSW3 〜SW5 をオフとしス
イッチSW6 のみをオンとする。これにより、点状電極
b-5 とA/Dコンバータ11が接続される。
Next, the switches SW 3 to SW 5 are turned off and only the switch SW 6 is turned on. As a result, the dot electrode Xb-5 and the A / D converter 11 are connected.

【0044】MPU10は点状電極Xb-5 の電位VXL
検出する。VXLはX軸方向の最小値を示す。
The MPU 10 detects the potential V XL of the point electrode X b-5 . V XL indicates the minimum value in the X-axis direction.

【0045】MPU10はVXHとVXLとから次式に従っ
て接触位置PX の値を求める。
The MPU 10 obtains the value of the contact position P X from V XH and V XL according to the following equation.

【0046】 PX =LX ×{(VX −VXL)/(VXH−VXL)} (1) 但し、LX は抵抗膜2のX軸方向の長さ、VX は接触位
置での電位を示す。
P X = L X × {(V X −V XL ) / (V XH −V XL )} (1) where L X is the length of the resistive film 2 in the X-axis direction and V X is the contact position. Shows the potential at.

【0047】同様にY軸方向についても最大電位VYH
び最小電位VYLを求め、次式より接触位置PX の値を求
める。
Similarly, the maximum potential V YH and the minimum potential V YL are obtained in the Y-axis direction, and the value of the contact position P X is obtained from the following equation.

【0048】 PY =LY ×{(VY −VYL)/(VYH−VYL)} (2) 但し、LY は抵抗膜2のY軸方向の長さ、VY は接触位
置での電位を示す。
P Y = L Y × {(V Y −V YL ) / (V YH −V YL )} (2) where L Y is the length of the resistive film 2 in the Y-axis direction and V Y is the contact position. Shows the potential at.

【0049】図6,図7は本発明の第1実施例の動作を
説明するための図を示す。
6 and 7 are diagrams for explaining the operation of the first embodiment of the present invention.

【0050】図6,図7と共に第1実施例の動作につい
て説明する。
The operation of the first embodiment will be described with reference to FIGS.

【0051】まず、電源を投入するとMPU10はFE
TQXb-1〜QXb-5をオンすると共に、スイッチSW1
オンして、低消費電流のスリープモードとなる(ステッ
プS1-1,S1-2,S1-3)。
First, when the power is turned on, the MPU 10 will
TQ Xb-1 to Q Xb-5 are turned on and the switch SW 1 is turned on to enter a sleep mode with low current consumption (steps S1-1, S1-2, S1-3).

【0052】このとき、全消費電流は数μアンペアと低
消費電流になる。
At this time, the total current consumption is as low as several μA.

【0053】スリープモードの状態で入力ペンにより、
任意の座標が加圧されると抵抗膜2と導電膜8が接触
し、MPU10の割込み入力端子はローレベル(L)と
なる。
With the input pen in the sleep mode,
When an arbitrary coordinate is pressed, the resistance film 2 and the conductive film 8 come into contact with each other, and the interrupt input terminal of the MPU 10 becomes low level (L).

【0054】割込み入力端子がローレベルとなるとMP
U10はスリープモードより通常モードに復帰し、割込
み処理を行なう。
When the interrupt input terminal becomes low level, MP
U10 returns from the sleep mode to the normal mode and performs interrupt processing.

【0055】まず、MPU10は割込み処理に入った
後、一定時間(10msec)待ち、再び割込み入力端子の
レベルを検出する(ステップS2-1,S2-2,S2-
3)。
First, the MPU 10 waits for a fixed time (10 msec) after entering the interrupt processing, and again detects the level of the interrupt input terminal (steps S2-1, S2-2, S2--).
3).

【0056】そのとき検出レベルがハイレベルの場合は
MPU10は座標入力のための加圧ではないと判断して
再びスリープモードになる(ステップS2-4)。
At this time, if the detection level is high, the MPU 10 judges that the pressurization for coordinate input is not made and enters the sleep mode again (step S2-4).

【0057】また、検出レベルがローレベルの場合はM
PU10は座標入力のための加圧であると判断しスイッ
チSW1 をオフとし、入力ペンの接触点(PX ,PY
の電位をA/Dコンバータ11により読み取れるように
すると共に、FETQXa-1〜QXa-5及びFETQXb-1
Xb-5をオンに、FETQYa-1〜QYa-5,FETQYb -1
〜QYb-5をオフにし、X軸方向の電圧を検出する(接触
点PX を求める)(ステップS2-5)。
If the detection level is low, M
The PU 10 judges that the pressure is applied for inputting the coordinates, and turns off the switch SW 1 , and the contact point (P X , P Y ) of the input pen.
Of the potential of the FET Q Xa- 1 to Q Xa-5 and the FET Q Xb-1 to
Turn on Q Xb-5 , FET Q Ya- 1 to Q Ya-5 , FET Q Yb -1
˜Q Yb-5 is turned off, and the voltage in the X-axis direction is detected (contact point P X is obtained) (step S2-5).

【0058】次に、入力ペンのX軸方向の接触点PX
バラツキを補正するために同一接触点PX の電圧を複数
回(32回)検出する(ステップS2-6)。
Next, the voltage of the same contact point P X is detected a plurality of times (32 times) in order to correct the variation of the contact point P X of the input pen in the X-axis direction (step S2-6).

【0059】次に検出した電圧のバラツキが一定値(3
0mV)以下か否かを検出する(ステップS2-7)。MP
U10はバラツキが30mV以上の場合は入力方法に異常
があるとして座標入力のための加圧ではないと判断し、
ステップS2-2に戻る。
Next, the detected voltage variation is a constant value (3
0 mV) or less is detected (step S2-7). MP
If the variation is 30 mV or more, U10 judges that it is not pressure for coordinate input, because the input method is abnormal.
Return to step S2-2.

【0060】また、MPU10は全測定値のバラツキが
30mV以下の場合には入力ペンによる座標入力のための
加圧であると判断して、全測定値を平均してX座標PX
のデータXlow とする(ステップS2-8)。
When the variation of all the measured values is 30 mV or less, the MPU 10 judges that the pressure is applied for inputting the coordinates with the input pen, and averages all the measured values to obtain the X coordinate P X.
Data X low (step S2-8).

【0061】次に、MPU10はFETQXa-1〜QXa-5
及びFETQXb-1〜QXb-5をオフとした後、スイッチS
1 及びFETQXb-1〜QXb-5をオンとする(ステップ
S2-9)。
Next, the MPU 10 operates the FETs Q Xa- 1 to Q Xa-5.
And after turning off the FETs Q Xb-1 to Q Xb-5 , the switch S
W 1 and FETs Q Xb-1 to Q Xb-5 are turned on (step S2-9).

【0062】次に、MPU10は再び割込み入力端子の
レベルを検出する(ステップS2-10 )。
Next, the MPU 10 again detects the level of the interrupt input terminal (step S2-10).

【0063】ここで、割込み入力端子がハイレベルであ
ると入力ペンにより加圧されていないことになるため、
測定ができないと判断し、ステップS2-2に戻る。
If the interrupt input terminal is at a high level, it means that the input pen is not pressurizing.
It is determined that measurement cannot be performed, and the process returns to step S2-2.

【0064】また、このとき割込み入力端子がローレベ
ルであれば、入力ペンにより加圧されていることになる
ため、次にY軸方向の接触点PY の検出を行なう。
At this time, if the interrupt input terminal is at the low level, it means that the pressure is applied by the input pen, so that the contact point P Y in the Y-axis direction is detected next.

【0065】まず、FETQXa-1〜QXa-5及びFETQ
Xb-1〜QXb-5をオフとし、FETQ Ya-1〜QYa-5及びF
ETQYb-1〜QYb-5をオンとする(ステップS2-11
)。
First, FETQXa-1~ QXa-5And FETQ
Xb-1~ QXb-5Turned off and FETQ Ya-1~ QYa-5And F
ETQYb-1~ QYb-5Is turned on (step S2-11)
 ).

【0066】次に、接触点PX の検出時と同様にバラツ
キを検出するため、複数(32)の電圧を測定する(ス
テップS2-12 )。
Next, in order to detect the variation as in the case of detecting the contact point P X , a plurality of (32) voltages are measured (step S2-12).

【0067】次に全測定のバラツキが一定値(30mV)
以下か否かを検出する(ステップS2-13 )。
Next, the variation in all measurements is a constant value (30 mV)
It is detected whether or not the following (step S2-13).

【0068】ここで、バラツキが30mV以上の場合、M
PU10は前述のように座標入力動作ではないと判断
し、ステップS2-2に戻る。また、バラツキが30mV以
下の場合、全測定値を平均し、Y座標のデータYlaw
する(ステップS2-14 )。
Here, when the variation is 30 mV or more, M
The PU 10 determines that it is not the coordinate input operation as described above, and returns to step S2-2. If the variation is 30 mV or less, all measured values are averaged to obtain Y coordinate data Y law (step S2-14).

【0069】次に、MPU10は再びFETQYa-1〜Q
Ya-5及びFETQYb-1〜QYb-5をオフし、FETQXb-1
〜QXb-5及びスイッチSW1 をオンして、割込み入力端
子がローレベルか否かを判断する(ステップS2-15 ,
S2-16 )。
Next, the MPU 10 returns to the FETs Q Ya-1 to Q again.
Turn off Ya-5 and FET Q Yb-1 to Q Yb-5, and turn off FET Q Xb-1
~ Q Xb-5 and the switch SW 1 are turned on to judge whether the interrupt input terminal is at a low level or not (step S2-15,
S2-16).

【0070】ここで、割込み入力端子がハイレベルとな
っていればMPU10は入力ペンによる加圧が一瞬にし
て解除されたことになるため座標入力動作ではないと判
断して、ステップS2-2に戻る。
If the interrupt input terminal is at the high level, the MPU 10 judges that the coordinate input operation is not performed because the pressure applied by the input pen is released in an instant, and the process proceeds to step S2-2. Return.

【0071】また、割込み入力端子がローレベルのとき
はMPU10は入力ペンによる加圧が続行しており、座
標入力動作であると判断し、ステップS2-8,ステップ
S2-14 で得たX及びY座標データXlaw ,Ylaw より
予め得た最大電位、最小電位より式(1),(2) に基づいて
座標入力データを求め、ホスト装置(図示せず)に送信
し、ステップS2-3に戻り、上述した処理が行なわれる
(ステップS2-17 )。
When the interrupt input terminal is at the low level, the MPU 10 judges that the pressurization by the input pen is continuing and it is the coordinate input operation, and the X and X obtained in step S2-8 and step S2-14 are determined. The coordinate input data is obtained from the maximum and minimum potentials obtained in advance from the Y coordinate data X law and Y law based on the equations (1) and (2), and the coordinate input data is transmitted to the host device (not shown). Then, the processing described above is performed again (step S2-17).

【0072】以上のようにして、入力ペンにより加圧し
た座標を順次読み取る。
As described above, the coordinates pressed by the input pen are sequentially read.

【0073】本実施例によれば、ガラス基板1上に抵抗
膜2及びFETQXa,QXb,QYa,QYbを搭載し、ガラ
ス基板1上に抵抗膜2を形成時に形成されたパターンに
より接続が行なわれている。
According to this embodiment, the resistance film 2 and the FETs Q Xa , Q Xb , Q Ya , and Q Yb are mounted on the glass substrate 1, and the pattern formed when the resistance film 2 is formed on the glass substrate 1 is used. Connection is being made.

【0074】このため、外部との接続ラインはゲートラ
イン4本と電源(VCC)接続用に1本、アース接続用に
1本のみでよい。
Therefore, the external connection lines need only be four gate lines, one power supply (V CC ) connection, and one ground connection.

【0075】このように、外部の接続ライン本数を低減
できる。
In this way, the number of external connection lines can be reduced.

【0076】また、座標入力時にのみMPU10を動作
させればよいため、消費電流を低減できる。
Further, since the MPU 10 only needs to be operated at the time of inputting coordinates, current consumption can be reduced.

【0077】図8は本発明の第2実施例の要部の構成図
を示す。同図中、図1乃至図3と同一構成部分には同一
符号を付し、その説明は省略する。
FIG. 8 is a block diagram showing the essential parts of the second embodiment of the present invention. In the figure, the same components as those in FIGS. 1 to 3 are designated by the same reference numerals, and the description thereof will be omitted.

【0078】本実施例は検出電位VX ,VY より位置を
算出する方法が第1実施例と異なり、他の構成動作は第
1実施例と同一である。
The present embodiment differs from the first embodiment in the method of calculating the position from the detection potentials V X and V Y , and the other constructional operations are the same as those in the first embodiment.

【0079】本実施例ではFETQX ,QY と同一のF
ETQZ を用い、演算式の定数を求める。
In this embodiment, the same F as the FETs Q X and Q Y is used.
ETQ Z is used to find the constant of the arithmetic expression.

【0080】抵抗R2 とFETQZ とを電源VCCとアー
ス間に接続し、FETQZ をオン状態としておき、この
ときに実装した場合と同一の電流がFETQZ に流れる
ように抵抗R2 の値を制限する。
The resistor R 2 and the FET Q Z are connected between the power source V CC and the ground, the FET Q Z is turned on, and the same current as when mounted at this time flows in the FET Q Z so that the resistor R 2 is connected. Limit the value.

【0081】以上の状態におけるFETQZ への印加電
圧を予め測定しておく。
The voltage applied to the FET Q Z in the above state is measured in advance.

【0082】測定方法は、スイッチ回路14によりA/
Dコンバータ11との接続を切換えつつ行なう。
The measuring method is as follows:
This is performed while switching the connection with the D converter 11.

【0083】スイッチ回路14はスイッチSW7 ,SW
8 ,SW9 よりなる。スイッチSW 7 は導電膜8とA/
Dコンバータ11との間に設けられ導電膜8とA/Dコ
ンバータ11との接続をオン・オフする。
The switch circuit 14 is a switch SW.7, SW
8, SW9Consists of. Switch SW 7Is the conductive film 8 and A /
A conductive film 8 provided between the D converter 11 and the A / D converter
The connection with the inverter 11 is turned on / off.

【0084】スイッチSW8 は抵抗R2 及びFETQZ
の接続点とA/Dコンバータ11との間に設けられ、そ
の接続点とA/Dコンバータ11との接続をオン・オフ
する。スイッチSW9 はアースラインとA/Dコンバー
タ11との間に設けられ、アースラインとA/Dコンバ
ータ11との接続をオン・オフする。
The switch SW 8 has a resistor R 2 and an FET Q Z.
Is provided between the connection point and the A / D converter 11 to turn on / off the connection between the connection point and the A / D converter 11. The switch SW 9 is provided between the ground line and the A / D converter 11, and turns on / off the connection between the ground line and the A / D converter 11.

【0085】FETQZ に印加される電圧Vfdを求める
には、まず、スイッチSW7 をオフとする。スイッチS
8 をオン、スイッチSW9 をオフとして、FETQZ
と抵抗R2 との接続点の電位を求める。次に、スイッチ
SW9 をオン、スイッチSW 8 をオフにして、接地レベ
ルを求める。MPU10は接続点の電位と接地レベルと
の電位差を求め、Vfdとする。
FETQZVoltage Vfd applied to
First, switch SW7To turn off. Switch S
W8ON, switch SW9Off, FETQZ
And resistance R2Find the potential at the connection point with. Then switch
SW9ON, switch SW 8Turn off the ground level
Ask for le. MPU10 has the potential of the connection point and the ground level.
The potential difference between the two is calculated and set as Vfd.

【0086】抵抗膜2にはFETQXa,QXb又はFET
Ya,QYbを介して電源電圧VCCが印加されている。こ
のため、(VCC−2Vfd)により抵抗膜2に印加される
電圧が求まる。従って、例えば、X軸方向の接触位置P
X は次式で求まることになる。
The resistance film 2 is formed of FETs Q Xa , Q Xb or FETs.
The power supply voltage V CC is applied via Q Ya and Q Yb . Therefore, the voltage applied to the resistance film 2 is obtained by (V CC -2Vfd). Therefore, for example, the contact position P in the X-axis direction
X will be calculated by the following formula.

【0087】 PX =LX ×{(VX −Vfd)/(VCC−2×Vfd)} (3) 但し、LX は抵抗膜2のX軸方向の長さ、VX はX軸方
向の接触位置の電位である。
P X = L X × {(V X −Vfd) / (V CC −2 × Vfd)} (3) where L X is the length of the resistive film 2 in the X-axis direction, and V X is the X-axis. The potential of the contact position in the direction.

【0088】同様にY軸方向の接触位置PY は次式で求
まる。
Similarly, the contact position P Y in the Y-axis direction is calculated by the following equation.

【0089】 PY =LY ×{(VY −Vfd)/(VCC−2×Vfd)} (4) 但し、LY は抵抗膜2のY軸方向の長さ、VY は接触位
置の電位である。
P Y = L Y × {(V Y −V fd) / (V CC −2 × V f d)} (4) where L Y is the length of the resistive film 2 in the Y-axis direction and V Y is the contact position. Is the potential of.

【0090】以上の式(3),(4) により、接触位置
(PX ,PY )を求めることができる。
The contact positions (P X , P Y ) can be obtained from the above equations (3) and (4).

【0091】図9は本発明の第3実施例の概略構成図を
示す。同図中、図1乃至図3と同一構成部分には同一符
号を付し、その説明は省略する。
FIG. 9 shows a schematic block diagram of the third embodiment of the present invention. In the figure, the same components as those in FIGS. 1 to 3 are designated by the same reference numerals, and the description thereof will be omitted.

【0092】本実施例は第1実施例でFETに換えダイ
オードをスイッチング素子として用いた構成とされ、ゲ
ートライン4-1〜4-4がなく、FETに代えダイオード
を搭載する他は第1実施例と略同じである。
This embodiment has a structure in which a diode is used as a switching element in place of the FET in the first embodiment, there is no gate line 4 -1 to 4 -4 , and a diode is mounted in place of the FET to carry out the first embodiment. It is almost the same as the example.

【0093】抵抗膜2には直交する2軸(X軸,Y軸)
にそれぞれ対向する電極Xa-1 〜X a-5 ,Xb-1 〜X
b-5 及びYa-1 〜Ya-5 とYb-1 〜Yb-5 が設けられて
いる。電極Xa-1 〜Xa-5 ,Xb-1 〜Xb-5 ,Ya-1
a-5 ,Yb-1 〜Yb-5 はダイオードDXa-1〜DXa-5
Xb-1〜DXb-5,DYa-1〜DYa-5,DYb-1〜DYb-5に対
応している。電極Xa-1 〜Xa-5 にはダイオードDXa-1
〜DXa-5のアノードがそれぞれ接続され、電極Xb-1
b-5 にはダイオードDXb-1〜DXb-5のカソードがそれ
ぞれ接続され、電極Ya-1 〜Ya-5 にはダイオードD
Ya-1〜DYa-5のカソードがそれぞれ接続され、電極Y
b-1 〜Yb-5 にはダイオードDYb-1〜DYb-5のアノード
がそれぞれ接続されている。ダイオードDXa-1〜DXa-5
のカソードとダイオードDYa-1〜DYa-5のアノードはガ
ラス基板1上で共通ラインL1 (電源ライン3bに対
応)に接続され、スイッチSW10,SW11を介して電源
電圧VCCとアースに接続されている。ダイオードDXb-1
〜DXb-5のアノードとダイオードD Yb-1〜DYb-5のカソ
ードはガラス基板1上で共通ラインL2 (アースライン
3aに対応)に接続されている。
Two axes (X axis, Y axis) orthogonal to the resistance film 2
Electrodes facing each othera-1~ X a-5, Xb-1~ X
b-5And Ya-1~ Ya-5And Yb-1~ Yb-5Is provided
There is. Electrode Xa-1~ Xa-5, Xb-1~ Xb-5, Ya-1~
Ya-5, Yb-1~ Yb-5Is the diode DXa-1~ DXa-5
DXb-1~ DXb-5, DYa-1~ DYa-5, DYb-1~ DYb-5Against
I am responding. Electrode Xa-1~ Xa-5Diode DXa-1
~ DXa-5The anodes ofb-1~
Xb-5Diode DXb-1~ DXb-5That's the cathode
Connected to each, electrode Ya-1~ Ya-5Diode D
Ya-1~ DYa-5The cathodes of the
b-1~ Yb-5Diode DYb-1~ DYb-5The anode of
Are connected respectively. Diode DXa-1~ DXa-5
Cathode and diode DYa-1~ DYa-5The anode is
Common line L on the lath board 11(For power line 3b
Connected), switch SWTen, SW11Power through
Voltage VCCAnd is connected to ground. Diode DXb-1
~ DXb-5Anode and diode D Yb-1~ DYb-5The Kaso
The line is a common line L on the glass substrate 1.2(Earth line
3a) (corresponding to 3a).

【0094】図10は本発明の第3実施例の要部の平面
図、図11は本発明の第3実施例の要部の断面図を示
す。同図中、図1,図2,図3と同一構成部分には同一
符号を付し、その説明は省略する。
FIG. 10 is a plan view of the essential parts of the third embodiment of the present invention, and FIG. 11 is a sectional view of the essential parts of the third embodiment of the present invention. In the figure, the same components as those in FIGS. 1, 2 and 3 are designated by the same reference numerals, and the description thereof will be omitted.

【0095】本実施例は図3,図4においてFET
Xa,QYa,QXb,QYbをダイオードD Xa,DYa
Xb,DYbに代え、ゲートライン4を省略した構成とさ
れている。
In this embodiment, the FET shown in FIGS.
QXa, QYa, QXb, QYbDiode D Xa, DYa
DXb, DYbInstead of the gate line 4,
Has been.

【0096】なお、本実施例ではダイオードを用い、そ
のバイアス方向を切換えることにより、X軸方向とY軸
方向との切換えを行っている。
In this embodiment, a diode is used and the bias direction is switched to switch between the X-axis direction and the Y-axis direction.

【0097】バイアス方向の切換えはスイッチSW10
SW11,SW12,SW13により行なう。
The change of the bias direction is performed by the switch SW 10 ,
This is performed by SW 11 , SW 12 , and SW 13 .

【0098】X軸方向の座標位置検出を行なう場合には
スイッチSW11,SW12をオン、スイッチSW10,SW
13はオフとする。これによりダイオードDXa-1
Xa-5,D Xb-1〜DXb-5が順方向にバイアスされ、オン
し、ダイオードDYa-1〜DYa-5,D Yb-1〜DYb-5には逆
方向にバイアスされオフし、抵抗膜2にX軸方向に電圧
が印加される。
When detecting the coordinate position in the X-axis direction,
Switch SW11, SW12ON, switch SWTen, SW
13Is off. This allows the diode DXa-1~
DXa-5, D Xb-1~ DXb-5Is forward biased and on
And diode DYa-1~ DYa-5, D Yb-1~ DYb-5The opposite
Is biased in the direction of OFF and turned off, and voltage is applied to the resistance film 2 in the X-axis direction.
Is applied.

【0099】また、Y軸方向の座標位置検出を行なう場
合にはスイッチSW10,SW13をオン、スイッチS
11,SW12をオフする。これによりダイオードDYa-1
〜DYa-5,DYb-1〜DYb-5が順方向にバイアスされ、オ
ンし、ダイオードDXa-1〜DXa-5,DXb-1〜DXb-5には
逆方向にバイアスされオフとなり、抵抗膜2にY軸方向
に電圧が印加される。
When detecting the coordinate position in the Y-axis direction, the switches SW 10 and SW 13 are turned on and the switch S is turned on.
Turn off W 11 and SW 12 . This allows the diode D Ya-1
~ D Ya-5 , D Yb-1 ~ D Yb-5 are forward biased and turned on, and the diodes D Xa-1 ~ D Xa-5 , D Xb-1 ~ D Xb-5 are turned in the reverse direction. It is biased off and a voltage is applied to the resistance film 2 in the Y-axis direction.

【0100】MPU10からのスイッチ制御信号により
スイッチSW10,SW11,SW12,SW13をスイッチン
グ制御することにより、ダイオードDXa-1〜DXa-5,D
Xb-1〜DXb-5,DYa-1〜DYa-5,DYb-1〜DYb-5を第1
実施例で説明したFETQXa -1〜QXa-5,QXb-1〜Q
Xb-5,QYa-1〜QYa-5,QYb-1〜QYb-5のようにスイッ
チング制御する。
By switching control of the switches SW 10 , SW 11 , SW 12 , and SW 13 by the switch control signal from the MPU 10 , the diodes D Xa-1 to D Xa-5 , D Xa-5 .
Xb-1 to D Xb-5 , D Ya-1 to D Ya-5 , D Yb-1 to D Yb-5 are first
FETQ Xa -1 ~Q Xa-5 described in Example, Q Xb-1 ~Q
Switching control is performed as in Xb-5 , Q Ya-1 to Q Ya-5 , and Q Yb-1 to Q Yb-5 .

【0101】なお、MPU10における座標位置
(PX ,PY )の演算方法は第1実施例及び第2実施例
で示したものと同様となる。
The method of calculating the coordinate position (P X , P Y ) in the MPU 10 is the same as that shown in the first and second embodiments.

【0102】[0102]

【発明の効果】上述の如く、請求項1によれば、印加電
圧がスイッチング制御される抵抗膜が形成された絶縁基
板上に抵抗膜の印加電圧をスイッチング制御する複数の
スイッチング素子を搭載し、複数のスイッチング素子の
接続ラインを一体化して外部回路との接続を行なうた
め、外部接続ラインを減少させることができる等の特長
を有する。
As described above, according to claim 1, a plurality of switching elements for switching control of the applied voltage of the resistive film are mounted on the insulating substrate on which the resistive film whose applied voltage is controlled to be switched is formed. Since the connection lines of a plurality of switching elements are integrated and connected to an external circuit, the number of external connection lines can be reduced.

【0103】請求項2によれば抵抗膜に対して常に電圧
を印加しておく必要がなくなるため、消費電流を減少さ
せることができる等の特長を有する。
According to the second aspect, since it is not necessary to always apply the voltage to the resistance film, there is a feature that the current consumption can be reduced.

【0104】請求項3によれば、一時的な加圧では座標
入力が行なわれなくなるため、誤入力を防止できる等の
特長を有する。
According to the third aspect, since the coordinate input is not performed by the temporary pressurization, there is a feature that erroneous input can be prevented.

【0105】請求項4によれば座標入力時に加圧の不安
定により導電膜と抵抗膜とが非接触状態となっても一定
時間経過後、再び導電膜と抵抗膜との検出を行ない、座
標入力か否かを判断してくれるため、座標入力時又は誤
入力時の誤検出を防止できる等の特長を有する。
According to the fourth aspect, even if the conductive film and the resistance film are not in contact with each other due to unstable pressure during coordinate input, the conductive film and the resistance film are detected again after a lapse of a certain time, and the coordinates are detected. Since it judges whether or not it is an input, it has features such as preventing erroneous detection at the time of coordinate input or erroneous input.

【0106】請求項5によればスイッチング素子による
電圧降下分を補正することができるため、正確な座標位
置検出が行なえる等の特長を有する。
According to the fifth aspect, since the voltage drop due to the switching element can be corrected, there is a feature that accurate coordinate position detection can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の概略構成図である。FIG. 1 is a schematic configuration diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例の要部の平面図である。FIG. 2 is a plan view of a main part of the first embodiment of the present invention.

【図3】本発明の第1実施例の要部の断面図である。FIG. 3 is a sectional view of an essential part of the first embodiment of the present invention.

【図4】1辺の電極数をパラメータとしたときの位置に
対する電界歪みの特性図である。
FIG. 4 is a characteristic diagram of electric field distortion with respect to a position when the number of electrodes on one side is used as a parameter.

【図5】本発明の第1実施例の要部の構成図である。FIG. 5 is a configuration diagram of a main part of the first embodiment of the present invention.

【図6】本発明の第1実施例の動作を説明するための図
である。
FIG. 6 is a diagram for explaining the operation of the first embodiment of the present invention.

【図7】本発明の第1実施例の動作を説明するための図
である。
FIG. 7 is a diagram for explaining the operation of the first embodiment of the present invention.

【図8】本発明の第2実施例の要部の構成図である。FIG. 8 is a configuration diagram of a main part of a second embodiment of the present invention.

【図9】本発明の第3実施例の概略構成図である。FIG. 9 is a schematic configuration diagram of a third embodiment of the present invention.

【図10】本発明の第3実施例の要部の平面図である。FIG. 10 is a plan view of an essential part of a third embodiment of the present invention.

【図11】本発明の第3実施例の要部の断面図である。FIG. 11 is a sectional view of an essential part of a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 抵抗膜 8 導電膜 10 MPU 1 Glass Substrate 2 Resistive Film 8 Conductive Film 10 MPU

───────────────────────────────────────────────────── フロントページの続き (72)発明者 入江 克哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsuya Irie 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 四辺に複数の点状電極(Xa-1
a-5 ,Xb-1 〜Xb-5 ,Ya-1 〜Ya-5 ,Yb-1 〜Y
b-5 )が配設された抵抗膜(2)が形成された第1の基
板(1)と、該抵抗膜(2)に対向して形成された導電
膜(8)を有し、加圧時に該導電膜(8)の加圧部分
(PX ,PY )が前記抵抗膜(2)と接触するように形
成された第2の基板(7)とより構成され、前記複数の
電極(Xa-1 〜Xa-5 ,Xb-1 〜Xb-5 ,Ya-1 〜Y
a-5 ,Yb-1 〜Yb-5 )夫々に設けられたスイッチング
素子(QXa-1〜QXa-5,QXb-1〜QXb-5,QYa-1〜Q
Ya-5,QYb-1〜QYb-5;DXa-1〜DXa-5,DXb-1〜D
Xb-5,DYa-1〜DYa-5,DYb-1〜DYb-5)をスイッチン
グ制御することにより、互いに直交する二軸方向で交互
に互いに対向する二辺の点状電極(Xa-1 〜Xa-5 ,X
b-1 〜Xb-5 ,Ya-1 〜Ya-5 ,Yb-1 〜Yb-5 )間
に、電圧を印加し、前記加圧部分(PX ,PY )での前
記導電膜(8)の電位を検出することにより前記加圧部
分(PX ,PY )の座標位置を検出する座標入力装置に
おいて、 前記スイッチング素子(QXa-1〜QXa-5,QXb-1〜Q
Xb-5,QYa-1〜QYa-5,QYb-1〜QYb-5)を共通となる
配線と共に前記第1の基板(1)上に搭載したことを特
徴とする座標入力装置。
1. A plurality of point electrodes (X a-1 to
Xa -5 , Xb-1 to Xb-5 , Ya -1 to Ya -5 , Yb -1 to Y
b-5 ) has a first substrate (1) on which a resistance film (2) is formed and a conductive film (8) formed so as to face the resistance film (2). A plurality of electrodes, which are composed of a second substrate (7) formed so that the pressed portions (P X , P Y ) of the conductive film (8) come into contact with the resistance film (2) when pressure is applied. (Xa -1 to Xa -5 , Xb-1 to Xb-5 , Ya -1 to Y
a-5 , Y b-1 to Y b- 5 ) switching elements (Q Xa-1 to Q Xa-5 , Q Xb-1 to Q Xb-5 , Q Ya-1 to Q) provided in each of them.
Ya-5 , Q Yb-1 to Q Yb-5 ; DXa-1 to DXa -5 , DXb-1 to D
Xb-5 , D Ya-1 to D Ya-5 , D Yb-1 to D Yb-5 ) are switching-controlled, so that two-sided dot-shaped electrodes (opposite to each other alternately in biaxial directions orthogonal to each other) X a-1 to X a-5 , X
to b-1 ~X b-5, Y a-1 ~Y a-5, Y b-1 ~Y b-5) between, applying a voltage, the pressurization portion (P X, with P Y) the pressurized portion by detecting a potential of the conductive layer (8) (P X, P Y) in the coordinate input apparatus for detecting a coordinate position of said switching element (Q Xa-1 ~Q Xa- 5, Q Xb-1 ~ Q
Xb-5 , Q Ya-1 to Q Ya-5 , Q Yb-1 to Q Yb-5 ) together with common wiring are mounted on the first substrate (1). .
【請求項2】 前記導電膜(8)と前記抵抗膜(2)と
の接触を検出する接触検出手段(SW1 ,R1 )と、 前記接触検出手段(SW1 ,R1 )により前記導電膜
(8)と前記抵抗膜(2)との接触を検出した場合に前
記点状電極(Xa-1 〜Xa-5 ,Xb-1 〜Xb-5 ,Ya-1
〜Ya-5 ,Yb-1 〜Yb-5 )に電圧を印加し、前記加圧
位置(Px ,Py)の計測を行なう計測手段(10)と
を有することを特徴とする請求項1記載の座標入力装
置。
And wherein contact detecting means for detecting the contact between the said conductive layer (8) resistive film (2) (SW 1, R 1), said conductive by said contact detection means (SW 1, R 1) When the contact between the film (8) and the resistance film (2) is detected, the point electrodes (Xa -1 to Xa -5 , Xb-1 to Xb-5 , Ya -1).
A voltage is applied to ~Y a-5, Y b- 1 ~Y b-5), and having a said pressing position (P x, measuring means (10 for performing measurement of P y)) The coordinate input device according to claim 1.
【請求項3】 前記計測手段(10)は前記加圧部分
(PX ,PY )のうち一軸方向の位置計測後、再び、前
記接触検出手段(SW1 ,R1 )により前記導電膜
(8)と前記抵抗膜(2)との接触を検出し、前記導電
膜(8)と前記抵抗膜(2)とが接触している場合に、
前記加圧部分(PX ,PY )のうち他方の軸方向の位置
計測を行なうことを特徴とする請求項2記載の座標入力
装置。
3. The measuring means (10) measures the position of the pressure portion (P X , P Y ) in the uniaxial direction, and then the contact detecting means (SW 1 , R 1 ) again measures the conductive film ( 10 ). 8) and the resistance film (2) are detected, and when the conductive film (8) and the resistance film (2) are in contact with each other,
The coordinate input device according to claim 2, wherein the position measurement of the other of the pressure portions (P X , P Y ) in the axial direction is performed.
【請求項4】 前記計測手段(10)は、前記接触検出
手段(SW1 ,R1)が前記導電膜(8)と前記抵抗膜
(2)との非接触を検出した場合、予め決められた一定
時間経過した後、再び前記導電膜(8)と前記抵抗膜
(2)との接触を検知することを特徴とする請求項2又
は3記載の座標入力装置。
4. The measuring means (10) is predetermined when the contact detecting means (SW 1 , R 1 ) detects non-contact between the conductive film (8) and the resistive film (2). The coordinate input device according to claim 2 or 3, wherein the contact between the conductive film (8) and the resistance film (2) is detected again after a certain time has elapsed.
【請求項5】 前記計測手段(10)は予め検出された
前記スイッチング素子(QXa-1〜QXa-5,QXb-1〜Q
Xb-5,QYa-1〜QYa-5,QYb-1〜QYb-5;DXa -1〜D
Xa-5,DXb-1〜DXb-5,DYa-1〜DYa-5,DYb-1〜D
Yb-5)の電圧降下に基づいて前記導電膜(8)により検
出した加圧位置の電位を補正することを特徴とする請求
項1乃至4記載の座標入力装置。
5. The measuring means (10) is configured to detect the switching elements (Q Xa-1 to Q Xa-5 , Q Xb-1 to Q) detected in advance.
Xb-5 , Q Ya-1 to Q Ya-5 , Q Yb-1 to Q Yb-5 ; D Xa -1 to D
Xa-5 , D Xb-1 to D Xb-5 , D Ya-1 to D Ya-5 , D Yb-1 to D
The coordinate input device according to any one of claims 1 to 4, wherein the potential at the pressing position detected by the conductive film (8) is corrected based on the voltage drop of Yb-5 ).
JP8571792A 1992-04-07 1992-04-07 Coordinate input device Expired - Fee Related JP3001716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8571792A JP3001716B2 (en) 1992-04-07 1992-04-07 Coordinate input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8571792A JP3001716B2 (en) 1992-04-07 1992-04-07 Coordinate input device

Publications (2)

Publication Number Publication Date
JPH05289805A true JPH05289805A (en) 1993-11-05
JP3001716B2 JP3001716B2 (en) 2000-01-24

Family

ID=13866592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8571792A Expired - Fee Related JP3001716B2 (en) 1992-04-07 1992-04-07 Coordinate input device

Country Status (1)

Country Link
JP (1) JP3001716B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277663A (en) * 2005-03-30 2006-10-12 Fujitsu Component Ltd Coordinate detection device and method
JP2010244518A (en) * 2009-04-03 2010-10-28 Renei Kagi Kofun Yugenkoshi Method for detecting touch event on touch panel, and related device
JP2011128921A (en) * 2009-12-18 2011-06-30 Fujitsu Component Ltd Touch panel and coordinate detection method for the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277663A (en) * 2005-03-30 2006-10-12 Fujitsu Component Ltd Coordinate detection device and method
JP4620512B2 (en) * 2005-03-30 2011-01-26 富士通コンポーネント株式会社 Coordinate detection apparatus and coordinate detection method
JP2010244518A (en) * 2009-04-03 2010-10-28 Renei Kagi Kofun Yugenkoshi Method for detecting touch event on touch panel, and related device
US8508490B2 (en) 2009-04-03 2013-08-13 Novatek Microelectronics Corp. Method of detecting a touch event for a touch panel and related device
JP2011128921A (en) * 2009-12-18 2011-06-30 Fujitsu Component Ltd Touch panel and coordinate detection method for the same
US8803840B2 (en) 2009-12-18 2014-08-12 Fujitsu Component Limited Touch panel and coordinate detection method in touch panel

Also Published As

Publication number Publication date
JP3001716B2 (en) 2000-01-24

Similar Documents

Publication Publication Date Title
US5451724A (en) Touch panel for detecting a coordinate of an arbitrary position where pressure is applied
US7236160B2 (en) Apparatus and method for driving a touch panel having a variable resistor for maintaining a desired voltage difference between electrodes
EP0541102B1 (en) Coordinates input device
US8300018B2 (en) Tactile sensor
KR100822185B1 (en) Touch panel
JPH05265633A (en) Touch panel
JP4508886B2 (en) Resistive touch panel
JP3001716B2 (en) Coordinate input device
JP2000099268A (en) Liquid crystal display device with coordinate position detecting function
JPH0648027U (en) Transmissive coordinate detector
JPS6130289B2 (en)
KR100453173B1 (en) Touch panel and apparatus and method for driving thereof
JP2003280820A (en) Input device and electronic device
JPS648370B2 (en)
JPH0113124B2 (en)
US4825017A (en) Coordinates input device
JPS5837782A (en) Resistive film split type coordinate input device
JP3271245B2 (en) Pressed position detection panel device
JPS61294534A (en) Touch panel input device
KR200236087Y1 (en) Touch panel assembly
KR200236088Y1 (en) Touch panel assembly
JPS605008B2 (en) Switch-disconnect type coordinate input device
JP4132557B2 (en) Touch panel device
JPS61193228A (en) Pressure-sensitive coordinate input device
JPH09330176A (en) Pad device for computer input

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees