JPH0528833Y2 - - Google Patents

Info

Publication number
JPH0528833Y2
JPH0528833Y2 JP1984037464U JP3746484U JPH0528833Y2 JP H0528833 Y2 JPH0528833 Y2 JP H0528833Y2 JP 1984037464 U JP1984037464 U JP 1984037464U JP 3746484 U JP3746484 U JP 3746484U JP H0528833 Y2 JPH0528833 Y2 JP H0528833Y2
Authority
JP
Japan
Prior art keywords
voltage
circuit
variable
voltages
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1984037464U
Other languages
Japanese (ja)
Other versions
JPS60150832U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3746484U priority Critical patent/JPS60150832U/en
Publication of JPS60150832U publication Critical patent/JPS60150832U/en
Application granted granted Critical
Publication of JPH0528833Y2 publication Critical patent/JPH0528833Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はA/D変換回路、特に無帰還比較型と
称されるA/D変換回路に関する。
[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to an A/D conversion circuit, particularly an A/D conversion circuit called a non-feedback comparison type.

(ロ) 従来技術 序述の如き型式のA/D変換回路は、構成が簡
単なため従来より種々の分野で賞用されており、
一般に第1図のような構成となつている。即ち、
同図のものは、アナログ信号を並列2ビツト即ち
4階調のデジタル信号に変換する場合であり、1
〜3は電圧比較器、R1〜R4はその各比較器の
スレツシユホールドレベルを決める分圧抵抗、4
はバイナリエンコーダである。
(b) Prior Art The A/D converter circuit of the type mentioned above has been used in various fields because of its simple configuration.
Generally, the configuration is as shown in FIG. That is,
The figure shows the case of converting an analog signal into a parallel 2-bit, ie, 4-gradation, digital signal.
~3 is a voltage comparator, R1 to R4 are voltage dividing resistors that determine the threshold level of each comparator, and 4
is a binary encoder.

ところで、斯る第1図のA/D変換回路は、パ
ソコン(パーソナルコンピユータ)等の画像処理
装置に於いて、テレビ受像機やVTR等の各種ビ
デオ機器からの映像信号をデジタル処理するため
に使用されるが、映像信号の直流レベル(輝度)
及び振幅(コントラスト)はビデオソースによつ
て夫々異なつているため、前記分圧抵抗R1〜R
4による各基準電圧が固定されている場合には、
入力される各映像信号に対して、常にA/D変換
回路のダイナミツクレンジ一杯に使用することは
不可能である。
By the way, the A/D conversion circuit shown in Figure 1 is used in image processing devices such as personal computers to digitally process video signals from various video devices such as television receivers and VTRs. However, the DC level (brightness) of the video signal
and amplitude (contrast) differ depending on the video source, the voltage dividing resistors R1 to R
If each reference voltage according to 4 is fixed,
It is impossible to always use the full dynamic range of the A/D conversion circuit for each input video signal.

このため、例えば特公昭57−5094号公報の第2
図に示されるように、前記分圧抵抗のR1又はR
4を可変抵抗器に置き換えて各基準電圧を調整す
ることが考えられる。例えば、第3図は抵抗R4
を可変抵抗器とし、この可変抵抗器の調整によつ
て各抵抗R1〜R4を流れる電流iを変化させた
ときの各基準電圧V1〜V3の変化を表わしてい
る。従つて、同図からも分るように、このような
方法によつても第2図の如く輝度が高くコントラ
ンストが小さい映像信号に対してはダイナミツク
レンジを一杯に使用してA/D変換できない。な
ぜなら、この場合は上記各電圧V1〜V3を高電
圧側に充分に寄らせて設定できないからである。
For this reason, for example, the second issue of Japanese Patent Publication No. 57-5094
As shown in the figure, R1 or R of the voltage dividing resistor
It is conceivable to replace 4 with a variable resistor to adjust each reference voltage. For example, in Figure 3, resistor R4
is a variable resistor, and represents the change in each of the reference voltages V1 to V3 when the current i flowing through each of the resistors R1 to R4 is changed by adjusting the variable resistor. Therefore, as can be seen from the figure, even with this method, the dynamic range is used to the full for a video signal with high brightness and low contrast as shown in Figure 2. D conversion is not possible. This is because, in this case, each of the voltages V1 to V3 cannot be set sufficiently close to the high voltage side.

(ハ) 考案の目的 本考案は上記の点に鑑みなされたものであり、
直流レベル及び振幅の異なる種々のアナログ信号
の各々に対して、ダイナミツクレンジを略一杯に
使用でき、それにより効率的にデジタル変換でき
るようにしたA/D変換回路を提供することを目
的とする。
(c) Purpose of the invention This invention was created in view of the above points,
It is an object of the present invention to provide an A/D conversion circuit that can use substantially the full dynamic range for each of various analog signals having different DC levels and amplitudes, thereby enabling efficient digital conversion. .

(ニ) 考案の構成 本考案のA/D変換回路は、操作開始後暫くは
上昇(下降)して行き、その後一定電圧に保持さ
れる第1電圧の作成回路と、この第1電圧よりも
常に低(高)く前記操作開始後暫くは一定電圧に
保持され、その後上昇(下降)して行く第2電圧
の作成回路と、前記第1第2電圧間の電圧を一定
比率で2n−3個の電圧に分割する分圧回路を設
け、前記第1第2電圧作成回路及び分圧回路の各
出力電圧をエンコーダの入力側に設けた2n−1個
の電圧比較器の各基準電圧として印加することを
特徴とする構成である。
(D) Structure of the invention The A/D conversion circuit of the invention includes a first voltage generating circuit that increases (decreases) for a while after the start of operation and then is held at a constant voltage, and a circuit that generates a first voltage that is higher than this first voltage. A circuit for creating a second voltage that is always kept low (high) at a constant voltage for a while after the start of the operation, and then increases (decreases), and a voltage between the first and second voltages at a constant ratio of 2 n − A voltage dividing circuit that divides into three voltages is provided, and each output voltage of the first and second voltage generating circuit and the voltage dividing circuit is connected to each reference voltage of 2 n -1 voltage comparators provided on the input side of the encoder. This configuration is characterized in that the voltage is applied as follows.

(ホ) 実施例 第4図は入力アナログ信号を3ビツト8階調の
デジタル信号に変換する場合の実施例を示してい
る。この実施例に於いて、VRは抵抗R1,R2
と協働して可変直流電圧を作成する可変抵抗器、
Tr1はその摺動子に得る電圧が後段の回路の影
響を受けないようにするための分離用の第1トラ
ンジスタ、Z1は抵抗R4と共に第1電圧作成回
路11を構成するツエナーダイオード、Z2,Z
8は抵抗R5,R6と共に第2電圧作成回路12
を構成するツエナーダイオード、Tr2,Tr3は
b点、c点に得る各電圧に対する前述と同様(分
離用)の第2第3トランジスタ、R9〜R14,
R9=R10=…R14は基準電圧作成用の分圧
抵抗、13a〜13gは電圧比較器、14はバイ
ナリデコーダである。
(e) Embodiment FIG. 4 shows an embodiment in which an input analog signal is converted into a 3-bit, 8-gradation digital signal. In this example, VR is resistor R1, R2
a variable resistor, which cooperates with the variable resistor to create a variable DC voltage;
Tr1 is a first transistor for isolation so that the voltage obtained at the slider is not affected by the subsequent circuit, Z1 is a Zener diode that constitutes the first voltage generation circuit 11 together with resistor R4, Z2, Z
8 is a second voltage generating circuit 12 along with resistors R5 and R6.
Tr2 and Tr3 are the same second and third transistors (for isolation) as described above for each voltage obtained at points b and c, R9 to R14,
R9=R10=...R14 is a voltage dividing resistor for creating a reference voltage, 13a to 13g are voltage comparators, and 14 is a binary decoder.

斯る第4図の実施例に於いて、今、可変抵抗器
VRの摺動子を接地側から+B電源側に設けてス
ライド操作させて行くものとする。すると、上記
摺動子に得る電圧をVrとしてa点の電圧Va=Vr
−Vbeで与えられ、この電圧VaがダイオードZ
1のツエナー電圧Vz1よりも低く該ダイオード
がオフしている間は、b点の電圧Vbは前記可変
抵抗器VRの操作につれて変化する上記Vaに等し
い。しかし、VaがVz1より高くなり上記ダイオ
ードZ1がオンすると、以後、VbはVb=Vz1
となり一定値に保持させる。従つて、Vbは第5
図の直線イのように変化することになる。
In the embodiment of FIG. 4, now the variable resistor
The VR slider is installed from the ground side to the +B power supply side and is operated by sliding. Then, if the voltage obtained at the slider is Vr, the voltage at point a is Va=Vr
−Vbe, and this voltage Va is given by diode Z
While the diode is off at a voltage lower than the Zener voltage Vz1 of 1, the voltage Vb at point b is equal to the Va which changes as the variable resistor VR is operated. However, when Va becomes higher than Vz1 and the diode Z1 turns on, Vb becomes Vb=Vz1.
and keep it at a constant value. Therefore, Vb is the fifth
It will change as shown by straight line A in the figure.

一方、ダイオードZ3は抵抗R5によつて+B
電源からバイアスされて常時オンになつており、
このため前記電圧VaがダイオードZ2,Z3の
ツエナー電圧をそれぞれVz2,Vz3としてVa
≦Vz2+Vz3のときは、上記ダイオードZ2が
オフになつているので、c点の電圧VcはVc=Vz
3で一定値に保持されている。しかし、Va>Vz
2+Vz3になつて上記ダイオードZ2がオンに
なると、VcはVc=Va−Vz2=Vr−Vbe−Vz2
となつて第5図の直線ロのように変化する。
On the other hand, diode Z3 is connected to +B by resistor R5.
It is biased from the power supply and is always on.
Therefore, the voltage Va is calculated as follows, assuming that the Zener voltages of the diodes Z2 and Z3 are Vz2 and Vz3, respectively.
When ≦Vz2+Vz3, the diode Z2 is turned off, so the voltage Vc at point c is Vc=Vz
It is held at a constant value at 3. However, Va>Vz
2+Vz3 and the diode Z2 turns on, Vc becomes Vc=Va-Vz2=Vr-Vbe-Vz2
As a result, it changes as shown by straight line B in Figure 5.

ここで、O点、P点の電圧Vo・Vpはそれぞれ
Vo=Vb+Vbe・Vp=Vc+Vbeであるから、上
記O・P点間の電位差(Vb−Vc)及びその中央
値の電位1/2(Vz1+Vz3)(第5図参照)
を、入力端子15に入力される種々のアナログ信
号の振幅及び直流レベルの変化範囲等を考慮して
設定する。そして、上記O・P点の電圧Vo,Vp
及びその両者間の電圧を抵抗R9〜R14で分割
して得る各電圧が電圧比較器13a〜13gの各
基準電圧として印加される。
Here, the voltages Vo and Vp at point O and point P are respectively
Since Vo=Vb+Vbe・Vp=Vc+Vbe, the potential difference between the O and P points (Vb-Vc) and the median potential 1/2 (Vz1+Vz3) (see Figure 5)
is set in consideration of the amplitude of various analog signals input to the input terminal 15, the range of change in the DC level, etc. Then, the voltages Vo, Vp at the above O and P points
The voltages obtained by dividing the voltage between the two by resistors R9 to R14 are applied as reference voltages to the voltage comparators 13a to 13g.

したがつて前記電圧Vb,Vcは、直流レベルが
低く振幅も小さいアナログ信号に対しては第5図
の領域内の電圧に設定し、振幅が比較的大きく
且つ直流レベルが振幅の略1/2程度のところに
あるアナログ信号に対しては領域内の電圧に設
定し、直流レベルが高く振幅の小さいアナログ信
号に対しては領域内の電圧に設定すればよい。
勿論、その各場合に於いて、Vbは当該アナログ
信号の電圧変化範囲よりも少許低く、Vcはその
変化範囲の最小値よりも少許高く設定する必要が
ある。
Therefore, the voltages Vb and Vc are set to voltages within the range shown in FIG. 5 for analog signals with a low DC level and small amplitude, and when the amplitude is relatively large and the DC level is approximately 1/2 of the amplitude. It is sufficient to set the voltage within the range for an analog signal with a high DC level and a small amplitude, and to set the voltage within the range for an analog signal with a high DC level and small amplitude.
Of course, in each case, Vb needs to be set slightly lower than the voltage change range of the analog signal, and Vc needs to be set slightly higher than the minimum value of the voltage change range.

このようにすることによりダイナミツクレンジ
を常に略一杯に使用して変換した8階調のデジタ
ル信号を出力端子15a〜15cに得られる。
By doing this, it is possible to obtain an 8-gradation digital signal at the output terminals 15a to 15c, which is converted using the dynamic range at almost full capacity.

つまり、本考案は実用新案登録請求の範囲に示
すように、可変直流電圧を作成する可変抵抗器
VRと、この可変抵抗器VRに接続され、前記可
変直流電圧が第1及び第2の範囲(第5図におけ
る領域,にあるとき上昇し、第3の範囲(第
5図における領域)にあるとき一定に保持され
る第1電圧(同図イに示される電圧)を作成する
第1電圧作成回路と、前記可変抵抗器VRに接続
され、前記第1電圧よりも常に低く前記可変直流
電圧が第1の範囲にあるとき一定に保持され、第
2及び第3の範囲にあるとき、上昇する第2電圧
(同図ロに示される電圧)を作成する第2電圧作
成回路と、分圧回路からなるものである。
That is, the present invention is a variable resistor for generating a variable DC voltage, as shown in the claims of the utility model registration.
a first voltage generating circuit connected to the variable resistor VR and generating a first voltage (the voltage shown in FIG. 5A) which rises when the variable DC voltage is in the first and second ranges (the ranges in FIG. 5A) and is kept constant when the variable DC voltage is in the third range (the range in FIG. 5A); a second voltage generating circuit connected to the variable resistor VR and generating a second voltage (the voltage shown in FIG. 5B) which is always lower than the first voltage, is kept constant when the variable DC voltage is in the first range, and rises when the variable DC voltage is in the second and third ranges; and a voltage dividing circuit.

或るいは、可変直流電圧を作成する可変抵抗器
VRと、この可変抵抗器VRに接続され、前記可
変直流電圧が第1及び第2の範囲(第5図におけ
る領域,にあるとき下降し、第3の範囲(第
5図における領域にあるとき一定に保持される
第1電圧(同図ロに示される電圧)を作成する第
1電圧作成回路と、前記可変抵抗器VRに接続さ
れ、前記第1電圧よりも常に高く前記可変直流電
圧が第1の範囲にあるとき一定に保持され、第2
及び第3の範囲にあるとき、下降する第2電圧
(同図イに示される電圧)を作成する第2電圧作
成回路と、分圧回路からなるものである。
Alternatively, a variable resistor to create a variable DC voltage
VR, and the variable DC voltage is connected to the variable resistor VR, and decreases when the variable DC voltage is in the first and second ranges (areas in FIG. 5), and decreases when it is in the third range (areas in FIG. 5). A first voltage generation circuit that generates a first voltage (voltage shown in FIG. 1, it is held constant when it is in the range of 1, and the second
and a second voltage generation circuit that generates a second voltage (the voltage shown in A in the figure) that decreases when the voltage is within the third range, and a voltage dividing circuit.

(ヘ) 考案の効果 本考案のA/D変換回路に依れば、直流レベル
及び振幅の異なる種々のアナログ信号の各々に対
して、A/D変換回路のダイナミツクレンジを略
一杯に使用して効率的にデジタル変換できる。従
つて、種々のビデオソースからの映像信号のデジ
タル処理を行なう場合等に好適である。
(f) Effects of the invention According to the A/D conversion circuit of the invention, the dynamic range of the A/D conversion circuit can be used almost to the fullest for each of various analog signals with different DC levels and amplitudes. can be efficiently converted to digital. Therefore, it is suitable for digitally processing video signals from various video sources.

また、1つの可変抵抗器の調整により夫々、異
なる変化特性を示す第1及び第2電圧を作成する
ことができるため極めて簡単な構成により基準電
圧を作成できる。
Further, since the first and second voltages exhibiting different change characteristics can be created by adjusting one variable resistor, the reference voltage can be created with an extremely simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のA/D変換回路を示すブロツク
図、第2図はその入力アナログ信号を示す信号波
形図、第3図はその動作を説明するための特性図
である。第4図は本考案の一実施例を示すブロツ
ク図、第5図はその動作を説明するための特性図
である。 11……第1電圧作成回路、12……第2電圧
作成回路、R9〜R14……分圧抵抗、13a〜
13g……電圧比較器、14……バイナリデコー
ダ。
FIG. 1 is a block diagram showing a conventional A/D conversion circuit, FIG. 2 is a signal waveform diagram showing its input analog signal, and FIG. 3 is a characteristic diagram for explaining its operation. FIG. 4 is a block diagram showing one embodiment of the present invention, and FIG. 5 is a characteristic diagram for explaining its operation. 11...First voltage generation circuit, 12...Second voltage generation circuit, R9-R14...Voltage dividing resistor, 13a-
13g...Voltage comparator, 14...Binary decoder.

Claims (1)

【実用新案登録請求の範囲】 互いに異なる基準電圧がそれぞれ印加される2n
−1個(nは2以上の自然数)の電圧比較器にア
ナログ信号を入力し、この各比較器の出力をエン
コーダに入力してnビツトのデジタル信号に変換
する回路に於いて、 可変直流電圧を作成する可変抵抗器と、この可
変抵抗器に接続され、前記可変直流電圧が第1及
び第2の範囲にあるとき上昇(下降)し、第3の
範囲にあるとき一定に保持される第1電圧を作成
する第1電圧作成回路と、 前記可変抵抗器に接続され、前記第1電圧より
も常に低(高)く前記可変直流電圧が第1の範囲
にあるとき一定して保持され、第2及び第3の範
囲にあるとき、上昇(下降)する第2電圧を作成
する第2電圧作成回路と、 前記第1、第2電圧間の電圧を一定比率で2n
3個の電圧に分割する分圧回路を設け、 前記第1、第2電圧作成回路及び分圧回路の各
出力電圧を前記各比較器の基準電圧として印加す
るようにしたことを特徴とするA/D変換回路。
[Claims for Utility Model Registration] 2 n to which different reference voltages are respectively applied
- In a circuit that inputs an analog signal to one voltage comparator (n is a natural number of 2 or more) and inputs the output of each comparator to an encoder to convert it into an n-bit digital signal, the variable DC voltage a variable resistor connected to the variable resistor, which increases (decreases) when the variable DC voltage is in the first and second ranges and held constant when it is in the third range; a first voltage generating circuit that generates one voltage; a second voltage generation circuit that generates a second voltage that increases (decreases) when in the second and third ranges; and a voltage between the first and second voltages at a constant ratio of 2 n
A voltage dividing circuit that divides the voltage into three voltages is provided, and each output voltage of the first and second voltage generating circuits and the voltage dividing circuit is applied as a reference voltage to each of the comparators. /D conversion circuit.
JP3746484U 1984-03-15 1984-03-15 A/D conversion circuit Granted JPS60150832U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3746484U JPS60150832U (en) 1984-03-15 1984-03-15 A/D conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3746484U JPS60150832U (en) 1984-03-15 1984-03-15 A/D conversion circuit

Publications (2)

Publication Number Publication Date
JPS60150832U JPS60150832U (en) 1985-10-07
JPH0528833Y2 true JPH0528833Y2 (en) 1993-07-23

Family

ID=30543566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3746484U Granted JPS60150832U (en) 1984-03-15 1984-03-15 A/D conversion circuit

Country Status (1)

Country Link
JP (1) JPS60150832U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813738B2 (en) * 1977-07-15 1983-03-15 川崎重工業株式会社 Exhaust pipe for 2-stroke engine
JPS5840942B2 (en) * 1976-04-02 1983-09-08 バイエル・アクチエンゲゼルシヤフト Alicyclic triamine and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813738U (en) * 1981-07-16 1983-01-28 富士通テン株式会社 analog digital converter
JPS5840942U (en) * 1981-09-11 1983-03-17 富士通テン株式会社 analog digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840942B2 (en) * 1976-04-02 1983-09-08 バイエル・アクチエンゲゼルシヤフト Alicyclic triamine and its manufacturing method
JPS5813738B2 (en) * 1977-07-15 1983-03-15 川崎重工業株式会社 Exhaust pipe for 2-stroke engine

Also Published As

Publication number Publication date
JPS60150832U (en) 1985-10-07

Similar Documents

Publication Publication Date Title
US4326245A (en) Current foldback circuit for a DC power supply
US6885177B2 (en) Switching regulator and slope correcting circuit
CA2299525A1 (en) A buck boost switching regulator
JP2946091B2 (en) Switching regulator
US4333141A (en) Full wave rectifier
JPH0528833Y2 (en)
US4105935A (en) Motor speed control apparatus
US4008440A (en) Amplitude-limiter
US3946253A (en) Pulse train generator
JPH05335958A (en) A/d converter
JPH0310243B2 (en)
JPS60130220A (en) D/a converter
KR930002673Y1 (en) Picture control circuit with rom for tv
JPS6020618A (en) Clock control comparator unit
JPH06169225A (en) Voltage current conversion circuit
JPH026653Y2 (en)
JP2000013193A (en) Constant current circuit and pulse width conversion circuit
JPH0438591Y2 (en)
JP2965409B2 (en) Control voltage generation circuit
KR100187936B1 (en) Anti-rectification circuit with analog indication meter control device in cross coil
JPH0799802B2 (en) Level shift circuit
JPS5833562B2 (en) rate of change limiter
KR910004078Y1 (en) Selecting circuit for double source of power
JPS62194468A (en) Rectifying circuit
JPS5866062A (en) Level detecting circuit