JPH0528092A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPH0528092A
JPH0528092A JP3180750A JP18075091A JPH0528092A JP H0528092 A JPH0528092 A JP H0528092A JP 3180750 A JP3180750 A JP 3180750A JP 18075091 A JP18075091 A JP 18075091A JP H0528092 A JPH0528092 A JP H0528092A
Authority
JP
Japan
Prior art keywords
register file
data
purpose register
general
general purpose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3180750A
Other languages
Japanese (ja)
Inventor
Seiichi Abe
誠一 阿部
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP3180750A priority Critical patent/JPH0528092A/en
Publication of JPH0528092A publication Critical patent/JPH0528092A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To provide a microprocessor where the chip size of a CPU core is small and quick context switching is possible independently of the number of nestings by providing the processor with a DMA controller for general register file and plural general register files. CONSTITUTION:A DMA transfer function for each of plural register files 2 and 3 is provided, and register files 2 and 3 are switched at the time of the occurrence of context switching. Or data is shifted to restore data or temporarily save data, and the processing of context switching is completed, and thereafter, next restored data or temporarily saved data is transferred between a memory 5 and register files 2 and 3 by DMA transfer. Thus, quick context switching is possible, and quickly switching is possible and the chip size of the CPU code is reduced in register files 2 and 3 where the number of nestings is 2 or 3.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は組込みコントローラ用マイクロプロセッサの汎用レジスタファイルの構成及び制御方法に関する。 The present invention relates to a configuration and control method of the general purpose register file of the microprocessor for embedded controller.

【0002】 [0002]

【従来の技術】従来のマイクロプロセッサは、複数の汎用レジスタファイルを設け、コンテキストスイッチが発生すると汎用レジスタを切替える方法によりコンテキストスイッチの高速化を図っていた。 Conventional microprocessor, a plurality of general-purpose register file, and contribute to faster context switching by the method switching the general purpose registers when a context switch occurs.

【0003】尚、マイクロプロセッサの汎用レジスタファイル構成方法の公知例として特開昭62−5467、 [0003] Incidentally, JP Known examples of the general register file structure method of the microprocessor 62-5467,
特開昭62−154166が挙げられる。 JP-A-62-154166, and the like.

【0004】 [0004]

【発明が解決しようとする課題】複数レジスタファイルを設けてコンテキストスイッチを行なう場合に設けたレジスタファイルより多いネスティングが発生するとレジスタファイルの退避又は復帰に多くの処理時間を必要とし割込み処理の多いコントローラの場合に性能が落ちる問題があった。 Busy interrupt processing requires more processing time saving or restoring of the register file more than nesting occurs when the register file provided in case of performing a context switch is provided multiple register file [0005] Controller there has been a problem that the performance falls in the case of.

【0005】また、レジスタファイルを多くするとレジスタファイルをアクセスするスピードが遅くなり、ハード量が多くなるため組込みコントローラ用プロセッサのCPUコアチップサイズが大きくなり、プロセッサのマシンサイクルが遅い問題があった。 Further, slows down the speed of accessing the register file allowing a larger register files, CPU core chip size of the processor for the embedded controller for hardware amount is increased becomes larger, the machine cycle of the processor is a slow problem.

【0006】本発明の目的は、CPUコアのチップサイズが小さく、ネスティング数に関係なく高速なコンテキストスイッチが可能なマイクロプロセッサを提供することにある。 An object of the present invention has a small chip size of the CPU core is to provide a microprocessor capable of high-speed context switching regardless of the number of nesting.

【0007】 [0007]

【課題を解決するための手段】複数のレジスタファイルの各レジスタファイルに対するDMA転送機能を設け、 The DMA transfer function provided for each register file of the plurality of register file SUMMARY OF THE INVENTION,
コンテキストスイッチが発生した時にレジスタファイルを切替える又はデータをシフトすることによりデータの復帰又は一時的なデータ退避を行ないコンテキストスイッチの処理を完了し、その後、DMA転送により次の復帰データの転送又は一時的に退避したデータの転送をメモリとレジスタファイル間で行なう。 To complete the process context switches performed a return or temporary data saving data by shifting the switches or data register file when the context switching occurs, then, transferred or temporarily for the next return data by the DMA transfer the saved transferred data performed between memory and a register file.

【0008】 [0008]

【作用】レジスタファイルの切替え又はデータのシフトによりデータの退避又は復帰が行なわれるため1サイクルでコンテキストスイッチのデータ処理が完了し高速なコンテキストスイッチができる。 [Action] Data processing context switching by the shift of the switching or data of the register file in one cycle for saving or restoring of data is performed is completed can fast context switching.

【0009】また、その後、次のコンテキストスイッチまでにDMA転送によりデータをメモリ上へ退避又はメモリ上からレジスタファイルへ復帰するのでネスティング数が多くても2〜3個程度のレジスタファイルで前記高速なコンテキストスイッチが可能なためCPUコアのチップサイズを小さくでき、さらにレジスタファイルの規模が小さいため高速アクセスが可能となるためプロセッサのマシンサイクルを速くすることができる。 [0009] Thereafter, since the data by the DMA transfer until the next context switch returns from the retracted or memory on the memory to the register file even if there are many nesting of the fast 2-3 about the register file context switches can reduce the chip size of the CPU core for possible, it is possible to speed up the machine cycle of the processor since it becomes possible even faster access for small scale of the register file.

【0010】 [0010]

【実施例】本発明の一実施例を図1に示す。 An example of the embodiment of the present invention shown in FIG. 図1に示すように、演算器1、レジスタファイル2、レジスタファイル3、レジスタファイル切替え及びDMA制御回路4、及びRAM5で構成され、演算器1とレジスタファイル2、3をソース1バス11、ソース2バス12、及びディストネーションバス13で接続し、レジスタファイル2、3とRAM5をメモリバス14で接続する。 As shown in FIG. 1, the computing unit 1, register file 2, the register file 3, a register file switch and DMA control circuit 4, and is composed of a RAM 5, the arithmetic unit 1 and the register file 2 source 1 bus 11, the source 2 connected by a bus 12 and Dist destination bus 13, connects the register file 2 and 3 RAM5 the memory bus 14. 一般のレジスタ間演算を行なう場合、オペランドデータ2 When performing the inter general register operations, operand data 2
1と汎用レジスタ指定データ22よりレジスタ切替及びDMA制御回路4からソース1バス11、ソース2バス12、ディストネーションバス13にレジスタファイルのアドレスを出力しレジスタファイルをアクセスする。 1 and the general-purpose register register switch from specifying data 22 and the DMA control circuit 4 Source 1 bus 11 from accessing the source 2 bus 12, and outputs the address of the register file to Dist destination bus 13 register file.
これにより、レジスタファイル切替及びDMA制御回路4が演算器が使用するレジスタファイルを指定する。 Thus, register file switch and DMA control circuit 4 specifies the register file calculator uses. 仮にレジスタファイル2が演算器1に使用されている場合にコンテキストスイッチが発生すると汎用レジスタ指定データが変更され、次の演算でアクセスされるレジスタファイルはレジスタファイル3へ切替わる。 If the register file 2 is changed general-purpose registers specified data when a context switch occurs if they are used in the arithmetic unit 1, a register file accessed by the next operation switches to the register file 3. この切替えが完了するとレジスタファイル2のDMA転送が起動され、プロセッサの処理を遅らせないようにプロセッサがメモリバス14を未使用時にレジスタファイル2とRA The switching DMA transfers When complete register file 2 is started, the register file 2 processor so as not to delay the processing of the processor when not in use the memory bus 14 and the RA
M5間のDMA転送をレジスタファイル切替及びDMA Register file switch and DMA DMA transfers between M5
制御回路4が行なう。 Control circuit 4 performs. 尚、レジスタ切替え時に切替えレジスタのDMA転送が行なわれている場合はレジスタ切替処理と同一方向のDMA転送がある場合は、DMA転送が終わるまでウェイトし、逆方向のDMA転送は不要な為キャンセルする。 In the case when the register switching during switching register of the DMA transfer is performed with the register switching processing in the same direction of the DMA transfer is to wait until the DMA transfer is complete, the reverse of the DMA transfer is canceled because unnecessary . これら動作のフローを図3に示す。 The flow of these operations is shown in FIG.

【0011】また、レジスタファイルは図2に示すようにデータをシフトするためのバス15、16を設け、切替時にシフトする構成があり、図1に示す構成は、ローカルレジスタのコンテキストスイッチの切替えに使用され、図2の構成は、グローバルレジスタのスタックポインタへの退避に使用される。 [0011] The register file provided buses 15 and 16 for shifting the data as shown in FIG. 2, there is configured to shift the time of switching, the configuration shown in FIG. 1, the switching of the local register context switching is used, the configuration of FIG. 2 is used for saving to the stack pointer of global registers.

【0012】さらに、2個以上のレジスタファイルがある場合、次のコンテキストスイッチまでDMA転送が完了しなくても、切替えるレジスタファイルがあるため、 [0012] In addition, if there are two or more of the register file, you do not need to complete the DMA transfer until the next context switch, because there is a register file to switch,
切替えが可能であり、レジスタファイルを全て使用するまで1サイクルで切替えるので有効である。 It can be switched is effective since switching in one cycle until use all register file.

【0013】 [0013]

【発明の効果】本発明によれば、レジスタファイルの数が少なくても、多くのネスティングに対して高速なコンテキストスイッチが可能であり、CPUコアチップサイズを小さくする効果がある。 According to the present invention, even with a small number of the register file, a rapid context switches for many nesting, the effect of reducing the CPU core chip size.

【0014】また、レジスタファイルの規模が小さいためレジスタファイルのアクセスが高速にできマシンサイクルを上げることができる効果がある。 [0014] In addition, access of the register file for the small scale of the register file there is an effect that it is possible to increase the machine cycle can be a high speed.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の演算部ブロック図である。 1 is an operational block diagram of the present invention.

【図2】本発明のレジスタファイルの構成図である。 2 is a block diagram of a register file of the present invention.

【図3】本発明の動作フロー図である。 3 is an operational flowchart of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…演算器、 2…レジスタファイル、 3…レジスタファイル、 4…レジスタファイル切替及びDMA制御回路、 5…RAM、 11…ソース1バス、 12…ソース2バス、 13…ディストネーションバス、 14…メモリバス、 15…シフト用バス、 16…シフト用バス、 21…オペランドデータ、 22…汎用レジスタ指定データ。 1 ... calculator, 2 ... register file, 3 ... register file, 4 ... register file switching and DMA control circuit, 5 ... RAM, 11 ... Source 1 bus 12 ... Source 2 bus 13 ... Dist destination bus, 14 ... memory bus, 15 ... shift bus, 16 ... shift bus, 21 ... operand data, 22 ... general register specified data.

Claims (1)

  1. 【特許請求の範囲】 【請求項1】汎用レジスタファイル用DMAコントローラと複数の汎用レジスタファイルをプロセッサに設け、 [Claims 1 provided DMA controller and a plurality of general-purpose register file for the general purpose register file in the processor,
    プロセッサの処理を切替える時点では使用する該複数の汎用レジスタファイルを切替えてデータの退避又は復帰を行ない、切替え後の処理中に該汎用レジスタファイル用DMAコントローラで複数の汎用レジスタファイルのデータをメモリ上へ退避又は復帰することを特徴とするマイクロプロセッサ。 Performs saving or restoring of data by switching the plurality of general purpose register file to be used at the time of switching the processing of the processor, the data of a plurality of general purpose register file in the DMA controller for the general-purpose register file during processing after switching the memory microprocessor, characterized in that the retracted or restored to. 【請求項2】汎用レジスタファイル用DMAコントローラと複数の汎用レジスタファイルを設け、該複数の汎用レジスタファイルを汎用レジスタファイル間でデータのシフトが出来るように構成し、プロセッサの処理を切替える時点では汎用レジスタファイルのデータをシフトしデータの退避又は復帰を行ない、切替え後の処理中に該汎用レジスタファイル用DMAコントローラで複数の汎用レジスタファイルのデータをメモリ上へ退避又は復帰することを特徴とするマイクロプロセッサ。 Wherein provided DMA controller and a plurality of general-purpose register file for the general purpose register file, a general purpose at the time when configure the general purpose register file of the plurality of to allow shifting data between the general-purpose register file, switch the processing of the processor register shifts the data of the file subjected to evacuation or restoration of data, micro, characterized in that the data of a plurality of general purpose register file in the DMA controller for the general-purpose register file during the processing of the retracted or restored to the memory after the switching processor. 【請求項3】請求項1または2のマイクロプロセッサにおいて、該複数の汎用レジスタファイルの各レジスタファイルにデータ退避用DMA転送完了フラグとデータ復帰用DMA転送フラグを設け、データ退避時に切替え対象の汎用レジスタファイルのデータ退避完了フラグをチェックし、データ復帰時に切替え対象の汎用レジスタファイルのデータ復帰DMA転送完了フラグをチェックし、DMA転送が完了し各フラグがセットされるまでプロセッサを停止することを特徴とするマイクロプロセッサ。 3. A microprocessor according to claim 1 or 2, a plurality of general purpose registers each register DMA transfer completion flag for data saving files and data restoration for DMA transfer flag of the file is provided, the target switching during data saving generic register checks the data saving completion flag of the file, switch checks the data return DMA transfer completion flag of the general purpose register file of the target at the time of data restoration, characterized by stopping the processor to each flag DMA transfer is completed is set microprocessor to. 【請求項4】汎用レジスタファイル用DMAコントローラにおいて、プロセッサのバス使用権より優先順位を低くしたことを特徴とするDMAコントローラ。 4. The DMA controller for general purpose register file, DMA controller, characterized in that it has lower priority than the bus use right of the processor. 【請求項5】汎用レジスタファイル用DMAコントローラにおいて、プロセッサのメモリバスと異なるデータ転送バスを設けてDMA転送することを特徴とするDMA 5. A DMA controller for general purpose register file, DMA, characterized in that the DMA transfer by providing a different data bus and the memory bus of the processor
    コントローラ。 controller.
JP3180750A 1991-07-22 1991-07-22 Microprocessor Pending JPH0528092A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3180750A JPH0528092A (en) 1991-07-22 1991-07-22 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3180750A JPH0528092A (en) 1991-07-22 1991-07-22 Microprocessor

Publications (1)

Publication Number Publication Date
JPH0528092A true JPH0528092A (en) 1993-02-05

Family

ID=16088665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3180750A Pending JPH0528092A (en) 1991-07-22 1991-07-22 Microprocessor

Country Status (1)

Country Link
JP (1) JPH0528092A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770034B1 (en) * 2006-03-02 2007-10-26 삼성전자주식회사 Method and system for providing context switch using multiple register file
US7590774B2 (en) 2005-12-01 2009-09-15 Kabushiki Kaisha Toshiba Method and system for efficient context swapping

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590774B2 (en) 2005-12-01 2009-09-15 Kabushiki Kaisha Toshiba Method and system for efficient context swapping
KR100770034B1 (en) * 2006-03-02 2007-10-26 삼성전자주식회사 Method and system for providing context switch using multiple register file
US8327122B2 (en) 2006-03-02 2012-12-04 Samsung Electronics Co., Ltd. Method and system for providing context switch using multiple register file

Similar Documents

Publication Publication Date Title
US7555631B2 (en) RISC microprocessor architecture implementing multiple typed register sets
EP0102242A2 (en) Data processing apparatus
EP0538817B1 (en) High-speed processor capable of handling multiple interrupts
EP0211152A2 (en) Program switching with vector registers
JP2662534B2 (en) Interrupt system
CA2074769C (en) Formula processor
US4410939A (en) System for program interrupt processing with quasi-stack of register-sets
EP0241909B1 (en) Information processing apparatus
US4163280A (en) Address management system
US5161226A (en) Microprocessor inverse processor state usage
US6065070A (en) DMA configurable channel with memory width N and with steering logic comprising N multiplexors, each multiplexor having a single one-byte input and N one-byte outputs
US5812868A (en) Method and apparatus for selecting a register file in a data processing system
US6425073B2 (en) Method and apparatus for staggering execution of an instruction
US5155817A (en) Microprocessor
US4706191A (en) Local store for scientific vector processor
US3962682A (en) Split low order internal address bus for microprocessor
US5680338A (en) Method and system for vector processing utilizing selected vector elements
US6223279B1 (en) Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM
US5179734A (en) Threaded interpretive data processor
JP3759647B2 (en) Apparatus and method for performing both 24-bit and 16-bit arithmetic operations
US4229801A (en) Floating point processor having concurrent exponent/mantissa operation
US20080091920A1 (en) Transferring data between registers in a RISC microprocessor architecture
EP0024288A2 (en) Computer system having at least two processors with shared storage
US5675758A (en) Processor having primary integer execution unit and supplemental integer execution unit for performing out-of-order add and move operations
EP0203304A1 (en) Data processor controller