JPH05268534A - Black level clamp circuit - Google Patents

Black level clamp circuit

Info

Publication number
JPH05268534A
JPH05268534A JP4064951A JP6495192A JPH05268534A JP H05268534 A JPH05268534 A JP H05268534A JP 4064951 A JP4064951 A JP 4064951A JP 6495192 A JP6495192 A JP 6495192A JP H05268534 A JPH05268534 A JP H05268534A
Authority
JP
Japan
Prior art keywords
circuit
data
input digital
output
black level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4064951A
Other languages
Japanese (ja)
Inventor
Hiroaki Matsumoto
浩彰 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4064951A priority Critical patent/JPH05268534A/en
Publication of JPH05268534A publication Critical patent/JPH05268534A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To provide the circuit not requiring troublesome adjustment by giving shift data to a circuit input digital signal so as to average the circuit input digital signal. CONSTITUTION:Circuit input digital signals X, Y are inputted to a subtractor circuit 18 being a shift data provision means, the subtractor circuit 81 give shift data (a), (b)to the circuit input digital signals X, Y and outputs arithmetic operation data X-a, X-b. An alternate input of the shift data (a), (b)to the subtractor circuit 81 is implemented switching a changeover switch 82 receiving the shift data (a), (b)at a period being twice that of an element clock of a CCD. Subtracted data are inputted to a limit circuit 83, output data of the limit circuit 83 are inputted to a low pass filter 84 as an averaging means and when the subtraction data X-a, Y-b are inputted, averaged data (X-a+Y-b)/2 are outputted at the point of time when the data Y-b are inputted, A rounding circuit 85 implements rounding processing of the average data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、イメージセンサ出力
信号の黒レベルを黒の基準レベルにクランプする黒レベ
ルクランプ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a black level clamp circuit for clamping a black level of an image sensor output signal to a black reference level.

【0002】[0002]

【従来の技術】図6は、従来の黒レベルクランプ回路を
使用した画像処理装置を示すブロック図である。イメー
ジセンサとしてのCCD1から出力される画像信号(例
えば図7に示すような画像信号)はAGC回路2に入力
され、AGC回路2からは一定レベルの画像信号が出力
される。この画像信号は、黒レベルクランプ回路3で黒
信号部分BL(図7参照)が黒の基準レベルにクランプ
され、A/D変換回路4でA/D変換される。このA/
D変換回路4から出力される画像信号は、例えば色信号
(Mg+Cy)、(Ye+G)である。
2. Description of the Related Art FIG. 6 is a block diagram showing an image processing apparatus using a conventional black level clamp circuit. An image signal (for example, an image signal as shown in FIG. 7) output from the CCD 1 as the image sensor is input to the AGC circuit 2, and the AGC circuit 2 outputs an image signal of a constant level. The black signal clamp BL 3 (see FIG. 7) clamps this image signal to the black reference level, and the A / D conversion circuit 4 performs A / D conversion. This A /
The image signals output from the D conversion circuit 4 are, for example, color signals (Mg + Cy) and (Ye + G).

【0003】[0003]

【発明が解決しようとする課題】図6に示す従来の黒レ
ベルクランプ回路3においては、クランプレベル、クラ
ンプの時定数等がアナログ的に、例えば可変抵抗器で設
定され、調整が微妙で煩雑なものであった。
In the conventional black level clamp circuit 3 shown in FIG. 6, the clamp level, the time constant of the clamp, etc. are set in an analog manner, for example, by a variable resistor, and the adjustment is delicate and complicated. It was a thing.

【0004】この発明は、上記事情を考慮してなされた
ものであり、その目的とするところは、煩雑な調整を必
要としない黒レベルクランプ回路を提供することにあ
る。
The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a black level clamp circuit which does not require complicated adjustment.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するた
め、この発明は、回路入力デジタル信号と回路出力デジ
タル信号との分解能が同じで、イメージセンサから出力
される画像信号の黒レベルを黒の基準レベルにクランプ
する黒レベルクランプ回路において、回路入力デジタル
信号に対してシフトデータを付与するシフトデータ付与
手段と、回路入力デジタル信号の平均化を行ない平均化
データを出力する平均化手段と、上記平均化データの丸
め処理を行なう丸め手段とを備えたことを特徴とする。
In order to solve the above-mentioned problems, according to the present invention, the resolution of a circuit input digital signal is the same as that of a circuit output digital signal, and the black level of an image signal output from an image sensor is black. In a black level clamp circuit for clamping to a reference level, shift data giving means for giving shift data to a circuit input digital signal, averaging means for averaging the circuit input digital signal and outputting averaged data, And rounding means for rounding the averaged data.

【0006】[0006]

【作用】この発明による黒レベルクランプ回路において
は、図1に示すように、2種類の10ビットの回路入力
デジタル信号X、Yに対して、減算回路(シフトデータ
付与手段)81は−a、−bを付与し、11ビットのシ
フトデータX−a、Y−bを出力する。シフトデータ
a、bは、図示しないマイクロコンピュータから与えら
れ、CCD1の画素クロックの倍の周期で切り換えられ
る切換えスイッチ82により交互に減算回路81に供給
され、減算回路81は減算結果データである減算データ
X−a、Y−bを出力する。
In the black level clamp circuit according to the present invention, as shown in FIG. 1, the subtraction circuit (shift data adding means) 81 is -a, for two types of 10-bit circuit input digital signals X and Y. -B is added and 11-bit shift data Xa and Yb are output. The shift data a and b are supplied from a microcomputer (not shown) and are alternately supplied to the subtraction circuit 81 by the changeover switch 82 which is switched at a cycle of twice the pixel clock of the CCD 1, and the subtraction circuit 81 outputs subtraction data which is subtraction result data. It outputs X-a and Y-b.

【0007】減算データX−a、Y−bはリミッタ回路
83に入力される。リミッタ回路83では入力される減
算データのうち負の値の減算データは除去され、リミッ
タ回路83から出力される減算データは10ビット構成
となる。
The subtracted data X-a and Y-b are input to the limiter circuit 83. The limiter circuit 83 removes the negative subtraction data from the input subtraction data, and the subtraction data output from the limiter circuit 83 has a 10-bit configuration.

【0008】ローパスフィルタ(平均化手段)84で
は、減算データX−a、Y−bの平均化がおこなわれ、
平均化手段84から出力された平均化データ(X−a+
Y−b)/2は、黒レベルクランプ回路8(図1)の回
路出力デジタル信号を10ビット構成とするため、丸め
処理される。丸め処理は、例えば少数点以下に数値があ
れば切り上げるというような処理である。丸め回路(丸
め手段)85は上記丸め処理を行い、回路入力デジタル
信号X、Yと同じビット数(10ビット)の回路出力デ
ジタル信号X′、Y′を出力する。
A low-pass filter (averaging means) 84 averages the subtracted data Xa and Yb,
Averaged data (X-a +) output from the averaging means 84.
Y-b) / 2 is rounded because the circuit output digital signal of the black level clamp circuit 8 (FIG. 1) has a 10-bit configuration. The rounding process is, for example, a process of rounding up if there is a numerical value below the decimal point. A rounding circuit (rounding means) 85 performs the rounding process and outputs circuit output digital signals X ′ and Y ′ having the same number of bits (10 bits) as the circuit input digital signals X and Y.

【0009】このように、マイクロコンピュータから与
えられたシフトデータa、bにより回路入力デジタル信
号X、Yをシフトした減算データX−a、Y−bを得、
この減算データの平均化後、丸め処理を行なうことによ
り、回路入力デジタル信号の黒レベルを黒の基準レベル
に自動的にクランプすることができ、クランプのための
煩雑な調整は不要となる。
In this way, subtraction data Xa and Yb obtained by shifting the circuit input digital signals X and Y by the shift data a and b provided from the microcomputer are obtained.
By performing a rounding process after averaging the subtracted data, the black level of the circuit input digital signal can be automatically clamped to the black reference level, and complicated adjustment for clamping is unnecessary.

【0010】[0010]

【実施例】続いて、この発明による黒レベルクランプ回
路の一実施例につき、図面を参照して詳細に説明する。
Next, an embodiment of a black level clamp circuit according to the present invention will be described in detail with reference to the drawings.

【0011】図3は、この発明の一実施例に係る黒レベ
ルクランプ回路を用いた画像処理装置を示すブロック図
である。
FIG. 3 is a block diagram showing an image processing apparatus using a black level clamp circuit according to an embodiment of the present invention.

【0012】イメージセンサとしてのCCD1から出力
される画像信号、例えば色信号(Mg+Cy)、(Ye
+G)はAGC回路2に入力され、AGC回路2のAG
C動作により一定レベルの色信号(Mg+Cy)、(Y
e+G)が出力される。この色信号(Mg+Cy)、
(Ye+G)はA/D変換回路4でA/D変換され、欠
陥補正回路5に入力される。
An image signal output from the CCD 1 as an image sensor, for example, color signals (Mg + Cy), (Ye)
+ G) is input to the AGC circuit 2, and the AG of the AGC circuit 2
Color signals (Mg + Cy) of a constant level, (Y
e + G) is output. This color signal (Mg + Cy),
(Ye + G) is A / D converted by the A / D conversion circuit 4 and input to the defect correction circuit 5.

【0013】欠陥補正回路5は、上記色信号に例えば欠
落部分が有る場合には、その欠落部分を前後の色信号に
より補完する。このようにして、欠陥補正回路5は欠陥
の無い色信号を出力する。
If the color signal has a missing portion, for example, the defect correcting circuit 5 complements the missing portion with the preceding and following color signals. In this way, the defect correction circuit 5 outputs a defect-free color signal.

【0014】欠陥補正回路5から出力された色信号(M
g+Cy)、(Ye+G)は1ライン(1H)遅延回路
6により1ライン遅延され、更に1ライン遅延回路7に
より1ライン遅延される。
The color signal (M
g + Cy) and (Ye + G) are delayed by 1 line by the 1-line (1H) delay circuit 6, and further delayed by 1 line by the 1-line delay circuit 7.

【0015】1ライン遅延回路6から出力された色信号
(Mg+Cy)、(Ye+G)は黒レベルクランプ回路
8で黒信号部分(図7のBL参照)が黒の基準レベルと
なるようにクランプされる。黒の基準レベルを決定する
後述のシフトデータは、図示しないマイクロコンピュー
タから供給される。黒レベルクランプ回路8については
後に詳細に説明する。
The color signals (Mg + Cy) and (Ye + G) output from the 1-line delay circuit 6 are clamped by the black level clamp circuit 8 so that the black signal portion (see BL in FIG. 7) becomes the black reference level. .. The shift data described below that determines the black reference level is supplied from a microcomputer (not shown). The black level clamp circuit 8 will be described in detail later.

【0016】1ライン遅延された色信号が入力されたH
アパーチャコントロール回路9は水平方向の輪郭信号H
Cを出力する。遅延無し、1ライン遅延、2ライン遅延
の3つの色信号が入力されたVアパーチャコントロール
回路10は、垂直方向の輪郭信号VCを出力する。
H to which the color signal delayed by one line is input
The aperture control circuit 9 uses the horizontal contour signal H.
Output C. The V aperture control circuit 10 to which the three color signals of no delay, 1 line delay, and 2 line delay are input, outputs a vertical contour signal VC.

【0017】上記、クランプされた色信号(Mg+C
y)、(Ye+G)および輪郭信号HC、VCは加算回
路11で加算された後、ローパスフィルタ(LPF)1
2でろ波され、輝度信号Yとして出力される。この輝度
信号Yはガンマ補正回路13でガンマ補正され、D/A
変換回路14でアナログ信号に変換され、ガンマ補正さ
れたアナログ輝度信号Y′として出力される。
The clamped color signal (Mg + C
y), (Ye + G) and the contour signals HC and VC are added by the adder circuit 11, and then the low-pass filter (LPF) 1
It is filtered by 2 and output as a luminance signal Y. The luminance signal Y is gamma-corrected by the gamma-correction circuit 13, and D / A
It is converted into an analog signal by the conversion circuit 14 and output as a gamma-corrected analog luminance signal Y '.

【0018】上述した遅延無し、1ライン遅延、2ライ
ン遅延の3つの色信号は又、色信号処理回路15に入力
される。色信号処理回路15は、上記3つの色信号を処
理して、色差信号により色副搬送波を変調して得られた
クロマ信号CRMを出力する。
The above three color signals without delay, 1 line delay and 2 line delay are also input to the color signal processing circuit 15. The color signal processing circuit 15 processes the above three color signals and outputs a chroma signal CRM obtained by modulating the color subcarrier with the color difference signals.

【0019】また、色信号(Mg+Cy)、(Ye+
G)はOPB信号抽出回路16に入力される。OPB信
号抽出回路16は、A/D変換回路4から出力された色
信号の黒レベルを検出するものである。黒レベル検出
は、図4に示すように、オプティカルブラック(OP
B)エリア18の特定エリア19の黒レベルを抽出する
ことにより行なわれる。この特定エリア19の黒レベル
を抽出する回路がOPB信号抽出回路16である。な
お、20はCCD有効エリアである。
Color signals (Mg + Cy), (Ye +)
G) is input to the OPB signal extraction circuit 16. The OPB signal extraction circuit 16 detects the black level of the color signal output from the A / D conversion circuit 4. As shown in FIG. 4, the black level is detected by optical black (OP
B) It is performed by extracting the black level of the specific area 19 of the area 18. The circuit for extracting the black level of the specific area 19 is the OPB signal extraction circuit 16. 20 is a CCD effective area.

【0020】特定エリア19の抽出黒レベル信号である
OPB信号は上述したようにOPB信号抽出回路16か
ら平均値算出回路17へ出力され、平均値算出回路17
は特定エリア19の黒レベルの平均値を算出して、その
算出値をマイクロコンピュータへ出力する。マイクロコ
ンピュータは、黒レベルクランプ回路8に入力される色
信号(Mg+Cy)、(Ye+G)である回路入力デジ
タル信号の黒レベルを黒基準レベルにクランプするた
め、上記算出した黒レベル平均値と黒基準レベルとを比
較した結果を後述のシフトデータとして黒レベルクラン
プ回路8へ出力する。
The OPB signal which is the extracted black level signal of the specific area 19 is output from the OPB signal extraction circuit 16 to the average value calculation circuit 17 as described above, and the average value calculation circuit 17 is supplied.
Calculates the average value of the black level of the specific area 19 and outputs the calculated value to the microcomputer. The microcomputer clamps the black level of the circuit input digital signals which are the color signals (Mg + Cy) and (Ye + G) input to the black level clamp circuit 8 to the black reference level. Therefore, the calculated black level average value and the black reference value are used. The result of comparison with the level is output to the black level clamp circuit 8 as shift data described later.

【0021】次に、図3の黒レベルクランプ回路8につ
いて詳細に説明する。図1は、この発明による黒レベル
クランプ回路の一実施例を示すブロック図である。図1
で、端子T1には2種類の10ビットの回路入力デジタ
ル信号X、Yが入力される。Xは例えば色信号(Mg+
Cy)であり、Yは例えば色信号(Ye+G)である。
従って、端子T1に入力される回路入力デジタル信号
は、例えばX1、Y1、X2、Y2、・・・、Xn、Y
nというように表わすことができる。
Next, the black level clamp circuit 8 of FIG. 3 will be described in detail. FIG. 1 is a block diagram showing an embodiment of a black level clamp circuit according to the present invention. Figure 1
Then, two types of 10-bit circuit input digital signals X and Y are input to the terminal T1. X is, for example, a color signal (Mg +
Cy), and Y is, for example, a color signal (Ye + G).
Therefore, the circuit input digital signals input to the terminal T1 are, for example, X1, Y1, X2, Y2, ..., Xn, Y.
It can be expressed as n.

【0022】回路入力デジタル信号X、Yはシフトデー
タ付与手段としての減算回路81に入力され、減算回路
81は、回路入力デジタル信号X、Yに対してシフトデ
ータa、bを付与し、減算データX−a、Y−bを出力
する。シフトデータa、bの減算回路81への交互入力
は、シフトデータa、bが入力される切換えスイッチ8
2をCCD1の画素クロックの倍の周期で切り換えるこ
とにより行なわれる。従って、減算回路81は、上記回
路入力デジタル信号X1、Y1、X2、Y2、・・・、
Xn、Ynを入力したとき、減算データX1−a、Y1
−b、X2−a、Y2−b、・・・、Xn−a、Yn−
bを出力する。シフトデータa、bは少なくとも1フィ
ールドの間は一定である。
The circuit input digital signals X and Y are input to a subtraction circuit 81 as shift data adding means, and the subtraction circuit 81 adds shift data a and b to the circuit input digital signals X and Y and subtracts the subtraction data. It outputs X-a and Y-b. Alternate input of the shift data a and b to the subtraction circuit 81 is performed by the changeover switch 8 to which the shift data a and b are input.
2 is switched at a cycle twice as long as the pixel clock of the CCD 1. Therefore, the subtraction circuit 81 has the circuit input digital signals X1, Y1, X2, Y2, ...
When Xn and Yn are input, subtraction data X1-a and Y1
-B, X2-a, Y2-b, ..., Xn-a, Yn-
Output b. The shift data a and b are constant for at least one field.

【0023】減算データX−a、Y−bは正負の値を取
り得る。従って、減算データX−a、Y−bは11ビッ
トのデータとなる。この減算データはリミット回路83
に入力され、正負のうち負のデータは除去される。従っ
て、リミット回路83の出力データは正のみのデータと
なり、10ビットのデータとなる。
The subtraction data X-a and Y-b can take positive and negative values. Therefore, the subtraction data X-a and Y-b are 11-bit data. This subtraction data is the limit circuit 83
The negative data of positive and negative is removed. Therefore, the output data of the limit circuit 83 is only positive data and 10-bit data.

【0024】リミット回路83の出力データは平均化手
段としてのローパスフィルタ(LPF)84に入力され
る。ローパスフィルタ84は入力デジタル信号を平均化
するフィルタであり、上記減算データX−a、Y−bが
入力されたときには、Y−bが入力された時点で平均化
データ(X−a+Y−b)/2を出力する。従って、端
子T1に入力されるデータをX1、Y1、X2、Y2と
すれば、ローパスフィルタ84は、Y1入力の時点で
(X1−a+Y1−b)/2、X2入力の時点で(Y1
−b+X2−a)/2、Y2入力の時点で(X2−a+
Y2−b)/2を出力する。平均化データには少数以下
の数値が含まれる場合があり、平均化データは11ビッ
ト構成となる。
The output data of the limit circuit 83 is input to a low pass filter (LPF) 84 as an averaging means. The low-pass filter 84 is a filter for averaging the input digital signal, and when the subtraction data X-a and Y-b are input, the averaged data (X-a + Y-b) at the time when Y-b is input. Outputs / 2. Therefore, assuming that the data input to the terminal T1 is X1, Y1, X2, and Y2, the low-pass filter 84 receives (X1-a + Y1-b) / 2 at the time of Y1 input and (Y1 at the time of X2 input).
-B + X2-a) / 2, at the time of Y2 input, (X2-a +
Y2-b) / 2 is output. The averaged data may include a numerical value of a decimal number or less, and the averaged data has an 11-bit configuration.

【0025】丸め回路(丸め手段)85は上記平均化デ
ータの丸め処理を行なう回路である。丸め処理は、平均
化データの少数点以下の切上げ又は切捨て処理を行なっ
て、回路出力デジタルデータX′、Y′を回路入力デジ
タル信号X、Yのビット数と同じ10ビットとするため
のものである。この実施例では切上げ処理が行なわれ
る。
A rounding circuit (rounding means) 85 is a circuit for rounding the averaged data. The rounding process is to round up or round down the averaged data to a decimal point or less so that the circuit output digital data X ′, Y ′ has the same 10 bits as the number of bits of the circuit input digital signals X, Y. is there. In this embodiment, rounding up processing is performed.

【0026】次に、減算回路81においてシフトデータ
の付与が無い場合およびシフトデータの付与が有る場合
の例を示す。
Next, examples in which the subtraction circuit 81 does not add shift data and in which the shift data is added are shown.

【0027】まず、シフトデータの付与無しの場合につ
いて説明する。ここで、回路入力デジタル信号の値が、
10、10、10、10、・・・のときと、9、10、
9、10、・・・のときについて説明する。入力デジタ
ル信号値が10、10、10、10、・・・のときに
は、ローパスフィルタ84から出力される平均化データ
が20/2=10であることにより、丸め回路85の出
力データすなわち回路出力デジタル信号は10、10、
10、10、・・・となる。また、回路入力デジタル信
号値が9、10、9、10、・・・のときには、ローパ
スフィルタ84から出力される平均化データが19/2
=9.5であることにより、丸め回路85の出力データ
は切上げ処理により10、10、10、10、・・・と
なる。
First, the case where no shift data is added will be described. Here, the value of the circuit input digital signal is
When 10, 10, 10, 10, ..., 9, 10,
The case of 9, 10, ... Will be described. When the input digital signal values are 10, 10, 10, 10, ..., Since the averaged data output from the low-pass filter 84 is 20/2 = 10, the output data of the rounding circuit 85, that is, the circuit output digital. The signals are 10, 10,
10, 10, ... Further, when the circuit input digital signal value is 9, 10, 9, 10, ..., The averaged data output from the low-pass filter 84 is 19/2.
= 9.5, the output data of the rounding circuit 85 becomes 10, 10, 10, 10, ... By rounding up.

【0028】回路入力デジタル信号値はランダム値であ
り、回路入力デジタル信号値においては、10、10、
・・・のように前後する2つのデータの和が偶数となる
確率と、9、10、・・・のように前後する2つのデー
タの和が奇数となる確率とは等しいと考えられ、いずれ
の場合にも出力データは10であることから、出力デー
タの平均値(前後する2つのデータの和が偶数のときの
出力データと奇数のときの出力データとの平均値)は1
0となる。
The circuit input digital signal value is a random value, and the circuit input digital signal value is 10, 10,
It is considered that the probability that the sum of two preceding and following data is an even number is equal to the probability that the sum of two preceding and following data is an odd number. In the case of, since the output data is 10, the average value of the output data (the average value of the output data when the sum of two preceding and following data is even and the output data when it is odd) is 1
It becomes 0.

【0029】次に、シフトデータの付与有りの場合につ
いて、シフトデータa=0、b=1として説明する。付
与無しの場合と同様に、回路入力デジタル信号の値が1
0、10、10、10、・・・のときと、9、10、
9、10、・・・のときについて説明する。回路入力デ
ジタル信号値が10、10、10、10、・・・のとき
には、ローパスフィルタ84から出力される平均化デー
タは19/2=9.5となり、丸め回路85の出力デー
タは切上げ処理により10、10、10、10、・・・
となる。これは付与無しの場合と同様である。また、回
路入力デジタル信号値が9、10、9、10、・・・の
ときには、ローパスフィルタ84から出力される平均化
データは18/2=9となり、丸め回路85の出力デー
タは9となる。これは付与無しの場合の値10から−1
だけシフトとしている。
Next, the case where the shift data is added will be described with the shift data a = 0 and b = 1. As with the case without addition, the value of the circuit input digital signal is 1
When 0, 10, 10, 10, ..., 9, 10,
The case of 9, 10, ... Will be described. When the circuit input digital signal value is 10, 10, 10, 10, ..., The averaged data output from the low pass filter 84 is 19/2 = 9.5, and the output data of the rounding circuit 85 is rounded up. 10, 10, 10, 10, ...
Becomes This is the same as the case of no addition. When the circuit input digital signal value is 9, 10, 9, 10, ..., The averaged data output from the low pass filter 84 is 18/2 = 9, and the output data of the rounding circuit 85 is 9. .. This is a value from 10 without a grant to -1
Only shifts.

【0030】このように、丸め回路85の出力データ値
は、一方の入力デジタル信号値10、10、・・・に対
しては、付与の有無に関わらず同じ値となり、他方の入
力デジタル信号値9、10、・・・に対しては、付与の
有無によりシフト結果値が−1異なる。上述したよう
に、それぞれの回路入力デジタル信号値は同じ確率で発
生すると考えられるので、付与有りの場合には丸め回路
85の出力データの平均値は9.5となり、付与無しの
場合と比較してシフト量に−0.5の差があり、−0.
5のシフトが生じたのと等価となる。即ち、スイッチ8
2に入力されるシフトデータa、bのいずれかを1とす
ると、回路入力デジタル信号値は−0.5シフトされる
ことになり、シフトデータの平均値がシフト量となる。
As described above, the output data value of the rounding circuit 85 becomes the same value for one input digital signal value 10, 10, ... .. differ by −1 depending on the presence or absence of addition. As described above, since it is considered that the respective circuit input digital signal values are generated with the same probability, the average value of the output data of the rounding circuit 85 is 9.5 with the addition, and compared with the case without the addition. Shift amount is −0.5, and −0.
This is equivalent to a shift of 5 occurring. That is, switch 8
If either of the shift data a and b input to 2 is 1, the circuit input digital signal value is shifted by -0.5, and the average value of the shift data is the shift amount.

【0031】シフトデータa、bの値は、図3の平均値
算出回路17から出力される検出黒レベルの平均値をマ
イクロコンピュータが入力して決定するが、例えば、図
5に示すように、検出黒レベルと基準黒レベルとの差が
−3以内であるときには、回路入力デジタル信号のシフ
ト量が−0.5となるように設定される。
The values of the shift data a and b are determined by the microcomputer inputting the average value of the detected black levels output from the average value calculation circuit 17 of FIG. 3. For example, as shown in FIG. When the difference between the detected black level and the reference black level is within -3, the shift amount of the circuit input digital signal is set to -0.5.

【0032】なお、図1の実施例においては、入力デジ
タル信号が2種類の場合について説明したが、3種類、
4種類であっても、入力デジタル信号値がランダム値で
あれば、この発明は同様に適用でき、同様の効果を奏す
る。また、シフト量としては負の場合のみを示したが、
図5に示すように正の場合にも同様に適用できる。
In the embodiment shown in FIG. 1, the case where there are two types of input digital signals has been described.
Even if there are four types, if the input digital signal value is a random value, the present invention can be similarly applied and the same effect can be obtained. Also, only the negative shift amount is shown,
The same can be applied to the case of positive as shown in FIG.

【0033】図2は、この発明の他の実施例を示すブロ
ック図である。2種類の10ビットの回路入力デジタル
信号X、Yはローパスフィルタ(平均化手段)86に入
力され、フィルタ86から出力される平均化データ(X
+Y)/2は、平均化により少数点以下の数値を有する
こともあり、11ビット構成のデータである。この平均
化データは減算回路(シフトデータ付与手段)87に入
力され、減算回路87は、上記平均化データからシフト
データcを減算して、データ{(X+Y)/2−c}を
出力する。データ{(X+Y)/2−c}は正負の値を
有する12ビットのデータである。
FIG. 2 is a block diagram showing another embodiment of the present invention. Two types of 10-bit circuit input digital signals X and Y are input to a low-pass filter (averaging means) 86 and averaged data (X
+ Y) / 2 is 11-bit data, since it may have a numerical value below the decimal point due to averaging. This averaged data is input to the subtraction circuit (shift data addition means) 87, and the subtraction circuit 87 subtracts the shift data c from the averaged data and outputs the data {(X + Y) / 2-c}. The data {(X + Y) / 2-c} is 12-bit data having positive and negative values.

【0034】リミット回路88は、12ビットの出力デ
ータ{(X+Y)/2−c}の負の値を除去して11ビ
ットのデータとし、丸め回路89は、入力データ{(X
+Y)/2−c}の少数点以下切上げ等の丸め処理を行
い、少数点以下の数値を無くした10ビットの回路出力
デジタルデータX′、Y′を端子T2から出力する。
The limit circuit 88 removes the negative value of the 12-bit output data {(X + Y) / 2-c} into 11-bit data, and the rounding circuit 89 outputs the input data {(X
+ Y) / 2-c} is rounded up, such as rounding up to the right of the decimal point, and 10-bit circuit output digital data X'and Y'having no digits below the decimal point are output from the terminal T2.

【0035】このように、マイクロコンピュータから与
えられたシフトデータa、bにより回路入力デジタル信
号をシフトした減算データX−a、Y−bを得、この減
算データの平均化後、丸め処理を行なうことにより、回
路入力デジタル信号の黒レベルを黒の基準レベルに自動
的にクランプした回路出力デジタル信号を得ることがで
き、クランプのための煩雑な調整は不要となる。
In this way, subtraction data Xa, Yb obtained by shifting the circuit input digital signal by the shift data a, b supplied from the microcomputer are obtained, and the rounding process is performed after averaging the subtraction data. As a result, it is possible to obtain a circuit output digital signal in which the black level of the circuit input digital signal is automatically clamped to the black reference level, and complicated adjustment for clamping is unnecessary.

【0036】[0036]

【発明の効果】以上のように、この発明による黒レベル
クランプ回路は、回路入力デジタル信号にシフトデータ
を付与し、回路入力デジタル信号の平均化を行なうよう
にしたので、回路入力デジタル信号の黒レベルのシフト
量をその黒レベルが黒基準レベルに一致するように自動
的に設定でき、従来のような黒レベル調整の煩雑さを防
止できる。また、シフト量の設定は回路入力デジタル信
号の平均化により行なわれるので、シフト量はシフトデ
ータを平均化したものとなり、回路入力デジタル信号を
微細にシフトした回路出力デジタル信号を得ることがで
きる。
As described above, in the black level clamp circuit according to the present invention, the shift data is added to the circuit input digital signal and the circuit input digital signal is averaged. The level shift amount can be automatically set so that the black level matches the black reference level, and the complexity of the conventional black level adjustment can be prevented. Further, since the shift amount is set by averaging the circuit input digital signals, the shift amount is obtained by averaging the shift data, and the circuit output digital signal obtained by finely shifting the circuit input digital signal can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明による黒レベルクランプ回路の一実施
例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a black level clamp circuit according to the present invention.

【図2】この発明による黒レベルクランプ回路の他の実
施例を示すブロック図である。
FIG. 2 is a block diagram showing another embodiment of the black level clamp circuit according to the present invention.

【図3】この発明の一実施例を用いた画像処理装置を示
すブロック図である。
FIG. 3 is a block diagram showing an image processing apparatus using an embodiment of the present invention.

【図4】オプティカルブラック領域を示す画像領域図で
ある。
FIG. 4 is an image area diagram showing an optical black area.

【図5】算出黒レベル平均値と黒基準レベルとの差に対
応するシフト量を示すグラフである。
FIG. 5 is a graph showing a shift amount corresponding to a difference between a calculated black level average value and a black reference level.

【図6】従来の画像処理装置を示すブロック図である。FIG. 6 is a block diagram showing a conventional image processing apparatus.

【図7】CCD出力画像信号波形を示す波形図である。FIG. 7 is a waveform diagram showing a waveform of a CCD output image signal.

【符号の説明】[Explanation of symbols]

81 減算回路(シフトデータ付与手段) 82 切換えスイッチ 83 リミット回路 84 ローパスフィルタ(平均化手段) 85 丸め回路(丸め手段) 81 subtraction circuit (shift data giving means) 82 changeover switch 83 limit circuit 84 low-pass filter (averaging means) 85 rounding circuit (rounding means)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 回路入力デジタル信号と回路出力デジタ
ル信号との分解能が同じで、イメージセンサから出力さ
れる画像信号の黒レベルを黒の基準レベルにクランプす
る黒レベルクランプ回路において、 上記回路入力デジタル信号に対してシフトデータを付与
するシフトデータ付与手段と、 上記回路入力デジタル信号の平均化を行ない平均化デー
タを出力する平均化手段と、 上記平均化データの丸め処理を行なう丸め手段とを備え
たことを特徴とする黒レベルクランプ回路。
1. A black level clamp circuit for clamping the black level of an image signal output from an image sensor to a black reference level, wherein the circuit input digital signal and the circuit output digital signal have the same resolution. Shift data giving means for giving shift data to the signal, averaging means for averaging the circuit input digital signals and outputting averaged data, and rounding means for rounding the averaged data. A black level clamp circuit characterized in that
JP4064951A 1992-03-23 1992-03-23 Black level clamp circuit Pending JPH05268534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4064951A JPH05268534A (en) 1992-03-23 1992-03-23 Black level clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4064951A JPH05268534A (en) 1992-03-23 1992-03-23 Black level clamp circuit

Publications (1)

Publication Number Publication Date
JPH05268534A true JPH05268534A (en) 1993-10-15

Family

ID=13272857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4064951A Pending JPH05268534A (en) 1992-03-23 1992-03-23 Black level clamp circuit

Country Status (1)

Country Link
JP (1) JPH05268534A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036317A (en) * 2012-07-26 2015-04-07 올리브 메디컬 코포레이션 Camera system with minimal area monolithic cmos image sensor
US10537234B2 (en) 2011-05-12 2020-01-21 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US10750933B2 (en) 2013-03-15 2020-08-25 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US10980406B2 (en) 2013-03-15 2021-04-20 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11026565B2 (en) 2011-05-12 2021-06-08 DePuy Synthes Products, Inc. Image sensor for endoscopic use
US11682682B2 (en) 2011-05-12 2023-06-20 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US10537234B2 (en) 2011-05-12 2020-01-21 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US11432715B2 (en) 2011-05-12 2022-09-06 DePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
US11179029B2 (en) 2011-05-12 2021-11-23 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US10863894B2 (en) 2011-05-12 2020-12-15 DePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
US11848337B2 (en) 2011-05-12 2023-12-19 DePuy Synthes Products, Inc. Image sensor
US11109750B2 (en) 2011-05-12 2021-09-07 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US10701254B2 (en) 2012-07-26 2020-06-30 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US11089192B2 (en) 2012-07-26 2021-08-10 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US11766175B2 (en) 2012-07-26 2023-09-26 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
KR20150036317A (en) * 2012-07-26 2015-04-07 올리브 메디컬 코포레이션 Camera system with minimal area monolithic cmos image sensor
JP2015530785A (en) * 2012-07-26 2015-10-15 オリーブ・メディカル・コーポレーション Camera system using minimum area monolithic CMOS image sensor
US10750933B2 (en) 2013-03-15 2020-08-25 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US11344189B2 (en) 2013-03-15 2022-05-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
US11253139B2 (en) 2013-03-15 2022-02-22 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US10980406B2 (en) 2013-03-15 2021-04-20 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
US10881272B2 (en) 2013-03-15 2021-01-05 DePuy Synthes Products, Inc. Minimize image sensor I/O and conductor counts in endoscope applications
US11903564B2 (en) 2013-03-15 2024-02-20 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock

Similar Documents

Publication Publication Date Title
JPH07184097A (en) Image pickup device
US5280354A (en) Video camera with flare correcting circuit
US5508741A (en) Image pickup apparatus with plural filters jointly receiving image pickup signals to provide luminance and contour-related information
JP3354229B2 (en) Video signal processing circuit of solid-state image sensor type color video camera.
JPH05268534A (en) Black level clamp circuit
JPH0235509B2 (en)
JP2837913B2 (en) Color shift reduction device
JP4178571B2 (en) Image processing apparatus, image processing method, and camera
KR100363349B1 (en) Apparatus for Processing Image Signal
JP4284960B2 (en) Image signal processing device
JPH11177995A (en) Image processing device and method and camera
EP0507593B1 (en) Flare corrected video cameras
JP2008109468A (en) Color signal processing circuit and camera device
JPH11239361A (en) Signal processing unit
JP2698404B2 (en) Luminance signal processing device
JP3460254B2 (en) Color imaging device
KR0126803B1 (en) Luminance and chrominance separator
JPH07143515A (en) Color image pickup device
KR100267776B1 (en) Signal processing device of ccd image element
JPH05244462A (en) Video signal processor
JP3299781B2 (en) Image processing device
JPH04313966A (en) Flair correction circuit for video signal
JPH0516609B2 (en)
JPH06189178A (en) Image pickup device
JPH10276348A (en) Video signal processing circuit, camera employing it and gamma correction method