JPH05259343A - Manufacture of semiconductor module - Google Patents

Manufacture of semiconductor module

Info

Publication number
JPH05259343A
JPH05259343A JP5499792A JP5499792A JPH05259343A JP H05259343 A JPH05259343 A JP H05259343A JP 5499792 A JP5499792 A JP 5499792A JP 5499792 A JP5499792 A JP 5499792A JP H05259343 A JPH05259343 A JP H05259343A
Authority
JP
Japan
Prior art keywords
package
semiconductor
lead frame
semiconductor module
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5499792A
Other languages
Japanese (ja)
Inventor
Susumu Shibata
進 柴田
Tsutomu Yokobori
勉 横堀
Makoto Terui
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5499792A priority Critical patent/JPH05259343A/en
Publication of JPH05259343A publication Critical patent/JPH05259343A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method of manufacturing a semiconductor module having a heat radiation capability equivalent to that of a ceramic package by improving the heat radiation of resin mold package. CONSTITUTION:A semiconductor module is produced using a lead frame. A lead frame is punched so that it has fins 17 extending from both sides of a die pad. A semiconductor chip is attached on the lead frame and sealed with resin to form a semiconductor package 22. Then, the fins 17 are bent over the package in such a manner that the extensions of the fins cover the package.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体モジュールの製
造方法に係り、特に、リードフレームと一体の放熱フィ
ンを有する半導体モジュールの製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor module, and more particularly to a method for manufacturing a semiconductor module having a radiation fin integrated with a lead frame.

【0002】[0002]

【従来の技術】従来、この種の半導体パッケージは、図
4に示すように、多連リードフレーム1のダイパット2
上に半導体チップ(ICチップ)をマウントし、その半
導体チップの各電極とリードフレーム1のインナリード
3とをワイヤボンディングで電気的に接続した後、モー
ルド金型に入れて樹脂でトランスファモールドを行な
い、最後に切断分離及びリード整形を行なって、いわゆ
る、DIP(Dual InlinePackage)、QFP(Quad Flat
Package)、SOP(Small Outline Package)等に仕上
げる。なお、4はアウタリード、5はそのリードフレー
ム1を操作するためのスプロケット穴である。
2. Description of the Related Art Conventionally, as shown in FIG. 4, a semiconductor package of this type has a die pad 2 of a multiple lead frame 1.
A semiconductor chip (IC chip) is mounted on the upper side, and each electrode of the semiconductor chip and the inner lead 3 of the lead frame 1 are electrically connected by wire bonding, and then placed in a mold and transfer molded with resin. Finally, cutting and separating and lead shaping are performed, so-called DIP (Dual Inline Package), QFP (Quad Flat).
Package), SOP (Small Outline Package), etc. In addition, 4 is an outer lead and 5 is a sprocket hole for operating the lead frame 1.

【0003】図5にはその多連リードフレーム1に半導
体チップ6をマウントし、ワイヤボンディングまで行っ
た状態を示す。マウントされた半導体チップ6及びワイ
ヤ7も併せて示している(半導体チップ6の電極パット
は図の煩雑さを避けるため省略している)。この状態か
ら樹脂モールドを行ない樹脂モールディングパッケージ
に仕上げる。
FIG. 5 shows a state in which a semiconductor chip 6 is mounted on the multiple lead frame 1 and wire bonding is performed. The mounted semiconductor chip 6 and the wires 7 are also shown (the electrode pads of the semiconductor chip 6 are omitted to avoid complexity of the drawing). From this state, resin molding is performed to complete a resin molding package.

【0004】この方法が開発されたことにより、半導体
チップのマウント、ワイヤボンディングの連続自動化が
可能となり、またモールド、リード整形等の大量処理が
可能なことから、量産化が容易に行なわれるようにな
り、材料が安価であることも手伝って、低価格な半導体
パッケージを得ることができるようになった。特に、最
近は封止樹脂の特性の向上、素子のパッシベーション技
術の改良等により、高信頼性を有するものが得られ、通
信用、計算機用等、重要な所にも使用されている。この
ような状況からして、現在では、メタルタイプ、セラミ
ックタイプ、サーデップタイプ等のパッケージより遙か
に多く使用されるようになってきている。
The development of this method enables continuous automation of mounting of semiconductor chips and wire bonding, and mass processing such as molding and lead shaping, which facilitates mass production. As a result, it is possible to obtain a low-priced semiconductor package due to the fact that the material is inexpensive. In particular, recently, by improving the characteristics of the sealing resin and improving the passivation technology of the element, a highly reliable material has been obtained, and it is also used in important places such as for communications and computers. Under such circumstances, at present, much more packages are used than metal type, ceramic type, cerdep type packages.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
半導体パッケージの製造方法によると、樹脂でモールデ
ィングを行なっているため、熱放散性が悪く、大量の電
力を使用する半導体チップに用いることが困難である。
これは半導体チップを保護するモールディング樹脂の熱
伝導率が悪いため、発生した熱が内部にこもり、半導体
チップの温度が上昇するためである。すなわち、モール
ディング樹脂が半導体チップの保温材となっているた
め、セラミックを用いたパッケージに比べて、その熱抵
抗は端子ピン数が同じであると2倍以上大きいと言われ
ている。
However, according to the above-mentioned method for manufacturing a semiconductor package, since the resin is used for molding, the heat dissipation is poor, and it is difficult to use it for a semiconductor chip that uses a large amount of electric power. is there.
This is because the molding resin that protects the semiconductor chip has a poor thermal conductivity, so the generated heat is trapped inside and the temperature of the semiconductor chip rises. That is, since the molding resin serves as a heat insulating material for the semiconductor chip, it is said that its thermal resistance is twice or more as large as that of the package using ceramics when the number of terminal pins is the same.

【0006】本発明は、以上述べた低価格樹脂モールド
タイプの半導体パッケージの放熱の悪さを除去し、セラ
ミックパッケージ並の放熱能力を持つ半導体モジュール
の製造方法を提供することを目的とする。
It is an object of the present invention to provide a method of manufacturing a semiconductor module which eliminates the above-mentioned poor heat dissipation of a low-priced resin mold type semiconductor package and has a heat dissipation capability equivalent to that of a ceramic package.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、リードフレームを用いる半導体モジュー
ルの製造方法において、リードフレームのダイパットの
両端側から延長される放熱フィンを予定してリードフレ
ームを型抜きし、該リードフレーム上に半導体チップを
搭載し、該半導体チップを樹脂封止して半導体パッケー
ジを形成し、該半導体パッケージ上に前記予定された放
熱フィンを折り曲げ、拡張された放熱フィンにより該半
導体パッケージを覆うように形成するようにしたもので
ある。
In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor module using a lead frame, wherein a radiation fin extending from both ends of a die pad of the lead frame is planned. The frame is die-cut, the semiconductor chip is mounted on the lead frame, the semiconductor chip is resin-sealed to form a semiconductor package, and the predetermined heat radiation fin is bent on the semiconductor package to extend the heat radiation. The fin is formed so as to cover the semiconductor package.

【0008】また、放熱フィンには凹凸を形成するよう
にしたものである。
Further, the heat dissipating fins are formed with irregularities.

【0009】[0009]

【作用】本発明によれば、上記のように、リードフレー
ムのダイパットを延長して、拡張された放熱フィンを形
成し、半導体パッケージ上に予定された放熱フィンを折
り曲げ、拡張された放熱フィンにより該半導体パッケー
ジを覆うように形成するようにしたので、放熱効果を高
めることができる。また、その放熱フィンによるシール
ド効果により、半導体チップへの外部からのノイズの侵
入を防ぐことができる。
According to the present invention, as described above, the die pad of the lead frame is extended to form the expanded heat radiation fin, and the predetermined heat radiation fin is bent on the semiconductor package. Since it is formed so as to cover the semiconductor package, the heat dissipation effect can be enhanced. In addition, noise can be prevented from entering the semiconductor chip from the outside due to the shielding effect of the heat radiation fins.

【0010】[0010]

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の第1の実施例を示
す半導体モジュールを製造するためのリードフレーム上
に半導体チップを搭載した状態を示す平面図、図2は図
1の切り抜き線から切り取られた半導体モジュールの展
開図、図3はその半導体モジュールの外観斜視図であ
る。
Embodiments of the present invention will be described in detail below with reference to the drawings. 1 is a plan view showing a state in which a semiconductor chip is mounted on a lead frame for manufacturing a semiconductor module showing a first embodiment of the present invention, and FIG. 2 shows a semiconductor module cut out from a cut line in FIG. FIG. 3 is a development view and FIG. 3 is an external perspective view of the semiconductor module.

【0011】まず、図1及び図2において、11は多連
リードフレーム、12はタイバー、13はインナリー
ド、14はアウタリード、15はその多連リードフレー
ム11を操作するためのスプロケット穴である。16は
ダイパットであり、このダイパット16には予定される
放熱フィン(拡張された部分)17が連設される。18
はそのダイパット16上にボンディングされた半導体チ
ップ、19は半導体チップ18とインナリード13とを
接続するワイヤである。
First, in FIGS. 1 and 2, 11 is a multiple lead frame, 12 is a tie bar, 13 is an inner lead, 14 is an outer lead, and 15 is a sprocket hole for operating the multiple lead frame 11. Reference numeral 16 is a die pad, and a predetermined radiation fin (expanded portion) 17 is connected to the die pad 16. 18
Is a semiconductor chip bonded on the die pad 16, and 19 is a wire connecting the semiconductor chip 18 and the inner lead 13.

【0012】ここで、ダイパット16には通常のリード
フレームと同様、鉄系あるいは銅系が用いられる。鉄系
としては42%のNiを含む42アロイが一般的であ
る。厚さは0.8〜0.2mm位であるが、これより厚
くても、また薄くても良い。プレス加工またはエッチン
グにより加工を行ない半導体チップ18の固定部分やリ
ードのワイヤボンディング部分には、接合をより完全に
するため貴金属めっきを行なう。Agによる部分めっき
が現在では一般的である。
Here, the die pad 16 is made of an iron-based material or a copper-based material, like the ordinary lead frame. As an iron-based alloy, 42 alloy containing 42% of Ni is generally used. The thickness is about 0.8 to 0.2 mm, but it may be thicker or thinner than this. Noble metal plating is applied to the fixed portion of the semiconductor chip 18 and the wire bonding portion of the lead by press working or etching in order to complete the joining. Partial plating with Ag is now commonplace.

【0013】本実施例をより効果的に実現するには、そ
のフレーム材料をCu系にするのがよい。厚さ、加工法
等は42アロイ同様、今まで用いられている方法と同じ
である。一例としてJISC1020の無酸素銅の熱伝
導率は0.94cal/cm・sec・℃であり、99
%純度のAl2 3 のそれがほぼ0.08cal/cm
・sec・℃であるので、10倍以上の熱伝導率を持
ち、本発明の目的を十分達成することができる。
In order to realize this embodiment more effectively, it is preferable that the frame material is made of Cu. The thickness, processing method, etc. are the same as those used up to now, as is the case with 42 alloy. As an example, the thermal conductivity of JIS C1020 oxygen-free copper is 0.94 cal / cm · sec · ° C, and 99
%% Al 2 O 3 has approximately 0.08 cal / cm
Since it is sec.degree. C., it has a thermal conductivity of 10 times or more, and the object of the present invention can be sufficiently achieved.

【0014】また、リードフレーム11に形成されてい
る長方形のくり貫き穴20の左右で各々の半導体モジュ
ールを1個ずつ形作ることになる。21はリードフレー
ム11の切り抜き線であり、点線で示されている。な
お、くり貫き穴20は必ずしも必要ではない。前記切り
抜き線21に沿って切断したものが、図2に示されてい
る。
Also, one semiconductor module is formed on each of the left and right sides of the rectangular hollow 20 formed in the lead frame 11. Reference numeral 21 is a cutout line of the lead frame 11, which is indicated by a dotted line. The hollow hole 20 is not always necessary. A cut along the cutout line 21 is shown in FIG.

【0015】樹脂モールド、切断、リード整形加工等を
行ない、図3に示すように、半導体モジュールを得るこ
とができる。この図に示すように、ダイパット16の両
側から延びる放熱フィン(拡張された部分)17(半導
体チップ18の搭載されていない部分)が、半導体パッ
ケージ22の外に取り出され、幅の狭い部分17aの端
部で上方に折曲され、垂直部17bが形成され、その端
部が更に半導体パッケージ22の上方に、折曲された水
平部17cが形成される。つまり、ダイパット16の両
側から延びる拡張された部分(放熱フィン)17は両方
が重なるように内側に折り畳まれ、半導体パッケージ2
2を覆うようにする。
By carrying out resin molding, cutting, lead shaping, etc., a semiconductor module can be obtained as shown in FIG. As shown in this figure, the radiation fins (expanded portion) 17 (the portion where the semiconductor chip 18 is not mounted) extending from both sides of the die pad 16 are taken out of the semiconductor package 22 and the narrow portion 17a of the narrow portion 17a is removed. A vertical portion 17b is formed by being bent upward at the end portion, and a bent horizontal portion 17c is formed at the end portion above the semiconductor package 22. That is, the expanded portions (heat radiation fins) 17 extending from both sides of the die pad 16 are folded inward so that they overlap each other, and the semiconductor package 2
Cover 2

【0016】このように構成されるので、半導体パッケ
ージにおける熱は両側の拡張された部分(放熱フィン)
17から伝達されて外部において有効に冷却される。ま
た、このように、ダイパット16の放熱フィンは半導体
パッケージ22を覆うような構造であるために、放熱フ
ィンを有するわりには、コンパクトであり、半導体モジ
ュールの実装面積が拡大することもない利点を有する。
With this structure, the heat in the semiconductor package is expanded on both sides (radiation fins).
It is transmitted from 17 and cooled effectively outside. Further, since the heat radiation fins of the die pad 16 are structured to cover the semiconductor package 22 as described above, the heat radiation fins are compact and have the advantage that the mounting area of the semiconductor module is not enlarged. ..

【0017】また、外部からのノイズをシールドする機
能も果たすことができる。図6は本発明の第2の実施例
を示す半導体モジュールを製造するためのリードフレー
ムの要部平面図、図7はその半導体モジュールの要部斜
視図である。この実施例においては、ダイパット30に
連設される放熱フィンの取り出し部を平面板でなくスト
ライプ状的にし、リード41aとリード41bの間から
放熱フィン(放熱フレーム材)33を取り出す。このよ
うにすることにより、リード41a,41bを電気信号
や、電源用等のリードとなし、このリードと同じ方向か
ら放熱フィンを取り出すことが可能となる。更に、放熱
フィン33には凹凸を形成して、放熱面積を増加させる
ようにしている。
Further, it can also fulfill the function of shielding noise from the outside. FIG. 6 is a plan view of a main part of a lead frame for manufacturing a semiconductor module showing a second embodiment of the present invention, and FIG. 7 is a perspective view of the main part of the semiconductor module. In this embodiment, the radiation fins connected to the die pad 30 are formed in a striped shape instead of a flat plate, and the radiation fins (radiation frame material) 33 are taken out between the leads 41a and 41b. By doing so, the leads 41a and 41b can be used as leads for electric signals, power supplies, etc., and the radiation fins can be taken out in the same direction as the leads. Further, the heat radiation fin 33 is formed with irregularities to increase the heat radiation area.

【0018】すなわち、ダイパット30からストライプ
状に延びた第1の部分33aの端部から上方へ折曲され
る垂直部33bを形成し、更にその垂直部33bの端部
を半導体パッケージ50の上方に向かって水平部33c
を形成する。その水平部33cには凹凸を形成する。図
8は本発明の第3の実施例を示す半導体モジュールを製
造するためのリードフレームの要部平面図である。
That is, a vertical portion 33b bent upward from the end portion of the first portion 33a extending in a stripe shape from the die pad 30 is formed, and the end portion of the vertical portion 33b is positioned above the semiconductor package 50. Horizontal part 33c
To form. Concavities and convexities are formed on the horizontal portion 33c. FIG. 8 is a plan view of an essential part of a lead frame for manufacturing a semiconductor module showing a third embodiment of the present invention.

【0019】この図において、61は連接リードフレー
ム、62はタイバー、63はインナリード、64はアウ
タリード、65はその多連リードフレーム61を操作す
るためのスプロケット穴、66はダイパット、67はそ
のダイパット66に連設される放熱フィン、68はダイ
パット66上に搭載される半導体チップ、69は半導体
チップ68とインナリード63とを接続するワイヤであ
る。
In this figure, 61 is a connecting lead frame, 62 is a tie bar, 63 is an inner lead, 64 is an outer lead, 65 is a sprocket hole for operating the multiple lead frame 61, 66 is a die pad, and 67 is its die pad. A heat radiation fin continuous with 66, 68 is a semiconductor chip mounted on the die pad 66, and 69 is a wire connecting the semiconductor chip 68 and the inner lead 63.

【0020】この実施例においては、スプロケット穴6
5等を含むリードフレーム61のガイド部分を放熱フィ
ン67として用いるようにしたものである。若干幅は広
くなるが、通常は廃棄する部分を放熱フィンとして用い
ている。点線で示される切り抜き線71に沿って切り出
すようにしている。上記したように、厚さ0.2mmの
無酸素銅をリードフレームとして用いた場合、モジュー
ルの表面積と同一面積を持つ外部取り出しフィンを設置
することにより、アルミナセラミックスパッケージとほ
ぼ同等の放熱効果を得ることができた。
In this embodiment, the sprocket hole 6
The guide portion of the lead frame 61 including 5 and the like is used as the heat radiation fin 67. Although the width is a little wider, the part to be discarded is usually used as a radiation fin. It is arranged to cut out along a cutout line 71 indicated by a dotted line. As described above, when oxygen-free copper having a thickness of 0.2 mm is used as the lead frame, by providing external extraction fins having the same area as the surface area of the module, a heat radiation effect almost equal to that of the alumina ceramic package can be obtained. I was able to do it.

【0021】更に、また、放熱フィンを3m/secの
風速で空冷すると、パッケージとしての熱抵抗を1/5
に減少させることができた。従来の高放熱用パッケージ
はフィンがセラミックスに接合剤等で接続される。この
接合剤での熱抵抗は熱良導体金属のそれに比べると大き
いものであるが、本発明では一体化しているため、効率
良く熱を外部に運ぶことができた。
Furthermore, when the heat radiation fins are air-cooled at a wind speed of 3 m / sec, the thermal resistance of the package is 1/5.
Could be reduced to. In the conventional package for high heat dissipation, the fin is connected to the ceramic with a bonding agent or the like. The thermal resistance of this bonding agent is larger than that of the heat conductive metal, but since it is integrated in the present invention, the heat can be efficiently transferred to the outside.

【0022】リードフレームの厚さを更に厚くした場合
を色々検討したところ、実用化されている範囲内でも厚
くする効果は大きく、一般的な市販リードフレーム材を
用いてもアルミナパッケージより、更に低い熱抵抗を持
つ樹脂モールドパッケージを得ることができた。また、
外に取り出された放熱フィンの形状を凹凸に加工するこ
とにより、さらに放熱効果を高めることができ、更に、
強制空冷にすることにより、放熱効果を向上させること
ができた。
Various investigations were conducted on the case where the lead frame was made thicker. As a result, the effect of making the lead frame thicker was great even within the range of practical use, and even if a general commercially available lead frame material was used, it was lower than the alumina package. A resin mold package having thermal resistance could be obtained. Also,
By processing the shape of the heat dissipation fin taken out to the unevenness, the heat dissipation effect can be further enhanced.
It was possible to improve the heat dissipation effect by forced air cooling.

【0023】本発明は、DIPに限らず、QFP、SO
P等他のタイプのパッケージにも適用できることは言う
までもない。また、説明をより明確にするために多連の
リードフレームを用いたが、本発明によれば、半導体チ
ップをマウントする部分が熱良導体であり、しかもその
良導体がモジュールの外部にまで突出して放熱フィンの
働きをすることができる。多連のリードフレームを用い
ることは本発明の一実施例にすぎない。
The present invention is not limited to DIP, but may be QFP or SO.
It goes without saying that it can be applied to other types of packages such as P. Further, although multiple lead frames are used for clearer explanation, according to the present invention, the portion mounting the semiconductor chip is a good thermal conductor, and the good conductor projects to the outside of the module to dissipate heat. Can act as a fin. The use of multiple leadframes is only one embodiment of the present invention.

【0024】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention, which are not excluded from the scope of the present invention.

【0025】[0025]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、ダイパットと放熱フィンとが直接連なり、同一
金属基板からなり、しかも放熱フィンが半導体パッケー
ジの外に取り出され、半導体パッケージ上に前記予定さ
れた放熱フィンを折り曲げ、拡張された放熱フィンによ
り該半導体パッケージを覆うように形成するようにして
いるので、その放熱フィンによりダイパット部の温度、
すなわちダイパットにマウントされている半導体チップ
の温度上昇を効率よく抑えることができる。
As described above in detail, according to the present invention, the die pad and the heat radiation fin are directly connected to each other and are made of the same metal substrate, and the heat radiation fin is taken out of the semiconductor package to be mounted on the semiconductor package. Since the predetermined heat dissipation fin is bent and formed so as to cover the semiconductor package with the expanded heat dissipation fin, the temperature of the die pad part is increased by the heat dissipation fin.
That is, the temperature rise of the semiconductor chip mounted on the die pad can be efficiently suppressed.

【0026】また、その放熱フィンのシールド効果によ
り、半導体チップへの外部からのノイズの侵入を防ぐこ
とができる。
Further, due to the shielding effect of the heat radiation fin, it is possible to prevent noise from entering the semiconductor chip from the outside.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す半導体モジュール
を製造するためのリードフレーム上に半導体チップを搭
載した状態を示す平面図である。
FIG. 1 is a plan view showing a state in which a semiconductor chip is mounted on a lead frame for manufacturing a semiconductor module showing a first embodiment of the present invention.

【図2】図1の切り抜き線から切り取られた半導体モジ
ュールの展開図である。
FIG. 2 is a development view of the semiconductor module cut out from the cutout line in FIG.

【図3】図1の半導体モジュールの外観斜視図である。FIG. 3 is an external perspective view of the semiconductor module of FIG.

【図4】従来の半導体パッケージを製造するためのリー
ドフレームの平面図である。
FIG. 4 is a plan view of a lead frame for manufacturing a conventional semiconductor package.

【図5】従来の半導体モジュールを製造するためのリー
ドフレーム上に半導体チップを搭載した状態を示す平面
図である。
FIG. 5 is a plan view showing a state in which a semiconductor chip is mounted on a lead frame for manufacturing a conventional semiconductor module.

【図6】本発明の第2の実施例を示す半導体モジュール
を製造するためのリードフレームの要部平面図である。
FIG. 6 is a plan view of a main part of a lead frame for manufacturing a semiconductor module showing a second embodiment of the present invention.

【図7】本発明の第2の実施例を示す半導体モジュール
の要部斜視図である。
FIG. 7 is a perspective view of essential parts of a semiconductor module showing a second embodiment of the present invention.

【図8】本発明の第3の実施例を示す半導体モジュール
を製造するためのリードフレームの要部平面図である。
FIG. 8 is a plan view of a main part of a lead frame for manufacturing a semiconductor module showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11,61 多連リードフレーム 12,62 タイバー 13,63 インナリード 14,64 アウタリード 15,65 スプロケット穴 16,30,66 ダイパット 17,33,67 放熱フィン 17a 幅の狭い部分 17b 垂直部 17c 折曲された水平部 18 半導体チップ(ICチップ) 20 長方形のくり貫き穴 22,50 半導体パッケージ 33a ストライプ状に延びた第1の部分 33b 垂直部 33c 水平部 41a,41b リード 11,61 Multiple lead frame 12,62 Tie bar 13,63 Inner lead 14,64 Outer lead 15,65 Sprocket hole 16,30,66 Die pad 17,33,67 Radiating fin 17a Narrow part 17b Vertical part 17c Bent Horizontal part 18 Semiconductor chip (IC chip) 20 Rectangular hollow hole 22,50 Semiconductor package 33a First part extending in stripes 33b Vertical part 33c Horizontal part 41a, 41b Lead

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 リードフレームを用いる半導体モジュー
ルの製造方法において、 (a)リードフレームのダイパットの両端側から延長さ
れる放熱フィンを予定してリードフレームを型抜きし、 (b)該リードフレーム上に半導体チップを搭載し、 (c)該半導体チップを樹脂封止して半導体パッケージ
を形成し、 (d)該半導体パッケージ上に前記予定された放熱フィ
ンを折り曲げ、拡張された放熱フィンにより該半導体パ
ッケージを覆うように形成することを特徴とする半導体
モジュールの製造方法。
1. A method of manufacturing a semiconductor module using a lead frame, comprising the steps of: (a) die-cutting a lead frame with predetermined heat radiation fins extending from both ends of a die pad of the lead frame; A semiconductor chip is mounted on the semiconductor package, (c) the semiconductor chip is resin-sealed to form a semiconductor package, and (d) the predetermined heat dissipation fin is bent on the semiconductor package, and the semiconductor is formed by an expanded heat dissipation fin. A method of manufacturing a semiconductor module, characterized by forming the package so as to cover the package.
【請求項2】 前記放熱フィンに凹凸を形成することを
特徴とする請求項1記載の半導体モジュールの製造方
法。
2. The method of manufacturing a semiconductor module according to claim 1, wherein unevenness is formed on the heat radiation fin.
JP5499792A 1992-03-13 1992-03-13 Manufacture of semiconductor module Withdrawn JPH05259343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5499792A JPH05259343A (en) 1992-03-13 1992-03-13 Manufacture of semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5499792A JPH05259343A (en) 1992-03-13 1992-03-13 Manufacture of semiconductor module

Publications (1)

Publication Number Publication Date
JPH05259343A true JPH05259343A (en) 1993-10-08

Family

ID=12986304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5499792A Withdrawn JPH05259343A (en) 1992-03-13 1992-03-13 Manufacture of semiconductor module

Country Status (1)

Country Link
JP (1) JPH05259343A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897346A (en) * 1994-09-28 1996-04-12 Nec Corp Semiconductor device
CN100437994C (en) * 2006-05-23 2008-11-26 台达电子工业股份有限公司 Electronic encapsulation component
CN102110668A (en) * 2009-12-28 2011-06-29 株式会社村田制作所 Lead frame for packaging member to accommodate electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897346A (en) * 1994-09-28 1996-04-12 Nec Corp Semiconductor device
CN100437994C (en) * 2006-05-23 2008-11-26 台达电子工业股份有限公司 Electronic encapsulation component
CN102110668A (en) * 2009-12-28 2011-06-29 株式会社村田制作所 Lead frame for packaging member to accommodate electronic component
JP2011138920A (en) * 2009-12-28 2011-07-14 Murata Mfg Co Ltd Lead frame for electronic component housing package

Similar Documents

Publication Publication Date Title
US5172214A (en) Leadless semiconductor device and method for making the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
US7972906B2 (en) Semiconductor die package including exposed connections
US5541446A (en) Integrated circuit package with improved heat dissipation
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
JP6261309B2 (en) Power module
US20120181676A1 (en) Power semiconductor device packaging
US8299602B1 (en) Semiconductor device including leadframe with increased I/O
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH11233683A (en) Resin-encapsulated type semiconductor device, circuit member used for the device, and manufacture thereof
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US5532905A (en) Thermally enhanced leadframe for packages that utilize a large number of leads
US8569871B2 (en) Semiconductor device having a molded package
US5519576A (en) Thermally enhanced leadframe
US5844779A (en) Semiconductor package, and semiconductor device using the same
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPH05259343A (en) Manufacture of semiconductor module
JPH0637217A (en) Semiconductor device
CN113206056A (en) Semiconductor device comprising an extension element for air cooling
JP6373332B2 (en) Power module manufacturing method
US20230005803A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US7951651B2 (en) Dual flat non-leaded semiconductor package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518