JPH05257459A - Three-dimensional vector fast drawing system - Google Patents
Three-dimensional vector fast drawing systemInfo
- Publication number
- JPH05257459A JPH05257459A JP4054958A JP5495892A JPH05257459A JP H05257459 A JPH05257459 A JP H05257459A JP 4054958 A JP4054958 A JP 4054958A JP 5495892 A JP5495892 A JP 5495892A JP H05257459 A JPH05257459 A JP H05257459A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- value
- pixel
- drawn
- dimensional vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は三次元表示を行う表示装
置やグラフィック・ワークステーション等における三次
元ベクトルの描画方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-dimensional vector drawing method in a display device, a graphic workstation or the like for three-dimensional display.
【０００２】[0002]
【従来の技術】ＣＡＤやＣＡＭ等に使用されるワークス
テーションの表示は、今までは二次元表示が主であった
が、機械系、建築系ＣＡＤ等で設計された結果を三次元
表示し、現実感のある結果を表示出力する必要が生じて
きた。2. Description of the Related Art The display of a workstation used for CAD, CAM, etc. has been mainly two-dimensional display until now, but the result designed by mechanical CAD, architectural CAD, etc. is displayed three-dimensionally. It has become necessary to display and output realistic results.
【０００３】このため、ワークステーション等に三次元
表示機構を具備し、複数の面や線等のＺ軸方向の距離を
計算し、どれが手前にありどれが後方にあるのか演算
し、例えば手前のものを表示し、後方にかくれて位置す
るものを表示しないというように三次元表示することに
より、視覚に正確にアピールする表示を可能とし、さら
にヒューマン・コンピュータ・インタフェースでの応答
性を向上させる必要があり、このため三次元表示の高速
化が求められている。Therefore, a workstation or the like is equipped with a three-dimensional display mechanism, the distances in the Z-axis direction of a plurality of surfaces, lines, etc. are calculated, and which is in front and which is in back is calculated. By displaying three-dimensional things such as displaying things and not showing things that are hidden behind, it is possible to display accurately appealing to the eyes and further improve responsiveness in human-computer interface Therefore, there is a demand for high-speed three-dimensional display.
【０００４】図５（Ａ）に示す如く、二次元平面におい
て始点Ｐｓ（ｘ1 、ｙ1 ）から終点（ｘ2 、ｙ2 ）まで
の各ピクセルをディジタル・ディファレンシャル・アナ
ライザ（ＤＤＡ）により線を同時に描画することが、特
開昭６１−４０９８号公報に記載されている。この場
合、中間のピクセルＰ1 〜Ｐ8 をＤＤＡにより算出し、
別々のメモリに割り振ったピクセルの描画を同時に行う
方式であり、ｘ方向の＋１づつの増加に対しｙ方向も順
に計算して＋１するかしないかを判定して、結果を同時
にメモリに書き込むことができる。As shown in FIG. 5A, each pixel from the starting point Ps (x 1 , y 1 ) to the ending point (x 2 , y 2 ) on a two-dimensional plane is lined by a digital differential analyzer (DDA). Simultaneous drawing is described in JP-A-61-4098. In this case, the intermediate pixels P 1 to P 8 are calculated by DDA,
It is a method to draw pixels allocated to different memories at the same time, and it is possible to simultaneously calculate the y direction for each increment of +1 in the x direction, judge whether or not to add +1 and write the result to the memory at the same time. it can.
【０００５】しかしこの方式の前提条件は、メモリ１チ
ップで１ピクセルを表示する方式であり、メモリ１個が
１ピクセルに対応しない場合は、この方法は適用できな
い。例えば図５（Ｂ）に示す如く、メモリ１個で４ピク
セルを持つ場合、前記公報に記載された方式では、後述
するように適用不可である。即ち図５（Ｂ）に示す場
合、黒丸で示したピクセルＰ1 とピクセルＰ2 とは、１
回でアクセス可能な領域であるピクセルバウンダリ内に
あるにもかかわらず、Ｚ軸方向の距離の計算を別々に行
ってその都度書き込むため、各ピクセル毎にアクセスす
るため、２回のアクセスが必要になる。However, the precondition for this method is a method for displaying one pixel on one memory chip, and this method cannot be applied when one memory does not correspond to one pixel. For example, when one memory has 4 pixels as shown in FIG. 5B, the method described in the above publication cannot be applied as described later. That is, in the case of FIG. 5B, the pixels P 1 and P 2 indicated by black circles are 1
Even though it is within the pixel boundary, which is the area that can be accessed once, the distance in the Z-axis direction is calculated separately and written each time, so it is necessary to access twice for each pixel. Become.
【０００６】図６により、従来のＺ値記入手段について
説明する。図６においては始点でありマル１０は終点
である。ここで図６におけるｘｙ平面の打点位置、
、・・・は始点と終点マル１０をｘ−ｙＤＤＡに
より計算してこれを求めておく。Ｚ方向もＤＤＡにより
計算するが、ｘｙ方向のＤＤＡ計算はｘ方向を＋１づつ
増加させたとき、ｙ方向も＋１単位の増分計算で単純化
できるが、Ｚ方向のＤＤＡ計算は、ｘ方向の＋１の増加
に対してＺ方向の増分ΔＺは＋１単位ではなく線分の傾
き値そのものである。A conventional Z value writing means will be described with reference to FIG. In FIG. 6, it is the starting point and the circle 10 is the ending point. Here, the dot position on the xy plane in FIG.
, Are calculated by calculating the start point and the end point circle 10 by xyDDA. The Z direction is also calculated by DDA, but the DDA calculation in the xy direction can be simplified by incrementing by +1 unit in the y direction when the x direction is increased by +1. However, the DDA calculation in the Z direction is performed by +1 in the x direction. The increase ΔZ in the Z direction is not the +1 unit but the inclination value of the line segment itself.
【０００７】ピクセル・バウンダリＰＢには、この例で
は４ピクセルＰ0 、Ｐ1 、Ｐ2 、Ｐ 3 が存在している。
そして、各ピクセル単位に加算器が設けられ、Ｚ軸方向
の値を計算する。即ち、ピクセルＰ0 のＺ値は加算器Ａ
により演算し、ピクセルＰ1のＺ値は加算器Ｂにより演
算し、ピクセルＰ2 のＺ値は加算器Ｃにより演算し、ピ
クセルＰ3 のＺ値は加算器Ｄにより演算する。For the pixel boundary PB, in this example
Is 4 pixels P0, P1, P2, P 3Exists.
Then, an adder is provided for each pixel, and in the Z-axis direction
Calculate the value of. That is, the pixel P0Z value of the adder A
Calculated by the pixel P1Z value of is played by adder B
Pixel P2Z value of is calculated by the adder C,
Xel P3The Z value of is calculated by the adder D.
【０００８】(1) 最初に始点を打点するが、このと
き、各加算器Ａ〜Ｄでは始点のＺ値（Ｚs)と、ゼロ0
を各加算器で加算し、得られたＺｓを、に対応する加
算器Ｂより選択出力してこれをｘｚ平面のに描画す
る。(1) First, the starting point is struck. At this time, in each of the adders A to D, the Z value (Zs) at the starting point and zero 0
Is added by each adder, and the obtained Zs is selectively output from the adder B corresponding to and drawn on the xz plane.
【０００９】(2) 次にを打点するが、このとき、各加
算器Ａ〜Ｄでは、いずれも始点のＺ値（Ｚｓ）と、ｘ
が＋１したときのＺ方向の増分ΔＺを加算する。各加算
器Ａ〜Ｄは、いずれもＺｓ＋ΔＺとなるが、ｘ−ｙＤＤ
Ａで選択した、に対応する加算器Ｃのみ出力させて、
これをｘｚ平面のに描画する。(2) The following points are added. At this time, in each of the adders A to D, the Z value (Zs) at the starting point and x
The increment ΔZ in the Z direction when +1 is added is added. Each of the adders A to D has Zs + ΔZ, but xyDD
Output only the adder C corresponding to selected in A,
This is drawn on the xz plane.
【００１０】(3) 次にを打点するが、このとき各加算
器Ａ〜Ｄは、いずれも始点のＺ値Ｚｓと、ｘが＋２し
たときのＺ方向の増加分である２ΔＺを加算する。これ
により各加算器Ａ〜Ｄは、いずれもＺｓ＋２ΔＺを出力
するが、ｘ−ｙＤＤＡで選択された、に対応する加算
器Ｄのみ出力させてこれをｘｚ平面のに描画する。(3) The following points are added. At this time, each of the adders A to D adds the Z value Zs at the starting point and 2ΔZ which is the increment in the Z direction when x is +2. As a result, each of the adders A to D outputs Zs + 2ΔZ, but only the adder D corresponding to selected by xyDDA is output and drawn on the xz plane.
【００１１】(4) 続いてを打点するが、このとき各加
算器Ａ〜Ｄはいずれも始点Ｚ値Ｚｓとｘが＋３したと
きのＺ方向の増加分である３ΔＺを加算する。これによ
り各加算器Ａ〜ＤはいずれもＺｓ＋３ΔＺを出力するが
ｘ−ｙＤＤＡで選択された、に対応する加算器Ａのみ
出力させてこれをｘｚ平面のに描画する。このように
して順次、・・・終点が描画される。(4) Next, the dot is added. At this time, each of the adders A to D adds the starting point Z value Zs and 3ΔZ which is the increment in the Z direction when x is +3. As a result, each of the adders A to D outputs Zs + 3ΔZ, but only the adder A corresponding to selected by x-yDDA is output and drawn on the xz plane. In this way, the end points are drawn sequentially.
【００１２】[0012]
【発明が解決しようとする課題】従来では、各Ｚ値を、
１個のピクセル・バウンダリ内に占めるピクセル数（前
記説明では４）と関係なく、ＤＤＡ描画の際、１点毎に
各演算手段により同一の演算を行ってそのうちの１つを
選択出力してメモリアクセスを行い、三次元ベクトル描
画を行っていた。Conventionally, each Z value is
Regardless of the number of pixels occupying one pixel boundary (4 in the above description), when DDA drawing, the same calculation is performed for each point by each calculation means, and one of them is selected and output to output to the memory. I was accessing and drawing 3D vectors.
【００１３】このために、単純な回路構成で実現できる
ものの、この方式でベクトル描画を行うとき、１ピクセ
ル打点毎に１回のメモリアクセスが必要になる。例え
ば、図５のｘ−ｙ平面の、に対しては、本来ならば
同時にアクセス可能であるが、、に対してそれぞれ
前記の如き演算が行われるため、について１回アクセ
スし、それからについて１回アクセスしている。For this reason, although it can be realized by a simple circuit configuration, when vector drawing is performed by this method, one memory access is required for each pixel dot. For example, in the xy plane of FIG. 5, although it is originally possible to access at the same time, since the above-described operations are performed for respectively, the access is performed once for and then once. I have access.
【００１４】このように、従来の方式では、１ピクセル
打点毎にメモリアクセスが１回必要になるため、ベクト
ル描画のスピードはベクトルを構成するピクセル数とメ
モリアクセス時間により確定し、メモリアクセス時間の
みを高速化してもベクトル描画の高速化が期待できない
という問題があった。従って本発明の目的は、メモリの
アクセス回数の減少をはかることにより、ベクトル描画
の高速化をはかった三次元ベクトル高速描画方式を提供
することである。As described above, in the conventional method, the memory access is required once for each pixel dot, so that the vector drawing speed is determined by the number of pixels forming the vector and the memory access time, and only the memory access time is required. However, there is a problem that the speed of vector drawing cannot be expected even if the speed is increased. Therefore, an object of the present invention is to provide a three-dimensional vector high-speed drawing method in which the speed of vector drawing is increased by reducing the number of memory accesses.
【００１５】[0015]
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、１で示す始点Ｓから
１０で示す終点ＥまでＤＤＡで描画するとき、ピクセル
・バウンダリＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４に示す如
く、打点ピクセルが複数あれば、複数個同時に描画す
る。即ち、同一ピクセル・バウンダリ内の打点ピクセル
を同時に描画する。In order to achieve the above object, according to the present invention, as shown in FIG. 1, when drawing with DDA from a start point S indicated by 1 to an end point E indicated by 10, pixel boundaries PB1 and PB2 are drawn. , PB3, PB4, if there are a plurality of dot pixels, a plurality of dot pixels are simultaneously drawn. That is, the dot pixels within the same pixel boundary are simultaneously drawn.
【００１６】[0016]
【作用】これにより打点回数はピクセル・バウンダリの
数と同じになり、メモリアクセス回数を減少することが
でき、高速描画が可能となる。即ち、従来の例では、図
１のケースでは各ピクセル毎に、Ｚ方向の値を描画して
いたので合計１０回メモリアクセスを必要としたが、本
発明によれば、と、と、と、とは同時
に描画できるので、メモリのアクセス回数は６回でよく
４０％アクセス回数を減少することができるので、三次
元ベクトルを高速描画することができる。As a result, the number of hit points becomes the same as the number of pixel boundaries, the number of memory accesses can be reduced, and high-speed drawing becomes possible. That is, in the conventional example, in the case of FIG. 1, since the value in the Z direction was drawn for each pixel, a total of 10 memory accesses were required. However, according to the present invention, Since it is possible to draw at the same time, the number of times of accessing the memory can be 6 times, and the number of times of accessing can be reduced by 40%, so that the three-dimensional vector can be drawn at high speed.
【００１７】[0017]
【実施例】本発明の一実施例を図２〜図４にもとづき説
明する。図２は本発明の要部詳細図であり、図３は本発
明の動作説明図、図４は本発明の概略構成図である。図
２において、Ｓ0 〜Ｓ3 はそれぞれセレクタであり、図
示の例では０、ΔＺ、２ΔＺ、３ΔＺ、４ΔＺ等が入力
される複数の入力端子からの入力を後述するように１つ
又は複数を選択出力するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a detailed view of the essential portions of the present invention, FIG. 3 is an operation explanatory view of the present invention, and FIG. 4 is a schematic configuration diagram of the present invention. In FIG. 2, S 0 to S 3 are selectors, and in the illustrated example, one or a plurality of inputs are input from a plurality of input terminals to which 0, ΔZ, 2ΔZ, 3ΔZ, 4ΔZ, etc. are input. It is for selective output.
【００１８】また、図４において、１はＣＰＵ、２はｘ
ｙ平面におけるベクトル描画を行うｘ・ｙＤＤＡ計算部
であり例えば図２の〜を始点、終点座標より計算す
るものである。３はｘ軸を＋１するときのＺ方向の値を
計算してｘｚ平面におけるベクトル描画を行うＺ方向Ｄ
ＤＡ計算部、４はＺバッファ、５はｘｙ平面における各
ピクセルの描画、データのカラーＲ成分を計算するＲ・
ＤＤＡ計算部、６はｘｙ平面における各ピクセルの同じ
くカラーＧ成分を計算するＧ・ＤＤＡ計算部、７は同じ
くカラーＢ成分を計算するＢ・ＤＤＡ計算部である。Further, in FIG. 4, 1 is a CPU, 2 is x
This is an x · y DDA calculation unit that performs vector drawing on the y plane, and calculates, for example, from to in FIG. 3 is a Z direction D in which a value in the Z direction when the x axis is incremented by 1 is calculated and vector drawing is performed on the xz plane.
DA calculation unit, 4 is a Z buffer, 5 is a drawing of each pixel on the xy plane, and R is for calculating a color R component of data.
The DDA calculator 6 is a G.DDA calculator that calculates the same color G component of each pixel on the xy plane, and 7 is the B.DDA calculator that calculates the same color B component.
【００１９】８は前記Ｒ・ＤＤＡ計算部５で演算された
演算値が記入されるＲフレームメモリ、９は前記Ｇ・Ｄ
ＤＡ計算部６で演算された演算値が記入されるＧフレー
ムメモリ、１０は前記Ｂ・ＤＤＡ計算部１０で演算され
た演算値が記入されるＢフレームメモリである。Reference numeral 8 is an R frame memory in which the calculated value calculated by the R / DDA calculation section 5 is written, and 9 is the G / D.
The G frame memory 10 in which the calculated value calculated in the DA calculation unit 6 is written is a B frame memory in which the calculated value calculated in the B / DDA calculation unit 10 is written.
【００２０】１１は前記Ｒフレームメモリ８のディジタ
ル出力をアナログ値に変換するＤ／Ａコンバータ、１２
は前記Ｇフレームメモリ９のディジタル出力をアナログ
値に変換するＤ／Ａコンバータである。Reference numeral 11 denotes a D / A converter for converting the digital output of the R frame memory 8 into an analog value, 12
Is a D / A converter for converting the digital output of the G frame memory 9 into an analog value.
【００２１】図２により本発明を説明する。本発明で
は、ピクセル・バウンダリＰＢ内の各ピクセルＰ0 、Ｐ
1 、Ｐ2 、Ｐ3 にそれぞれ加算器Ａ、Ｂ、Ｃ、Ｄを接続
する。加算器Ａは一方の入力にＺｓが、他方の入力には
セレクタＳ0 が接続されている。セレクタＳ0 には、そ
れぞれ０、ΔＺ、２ΔＺ、３ΔＺ、４ΔＺ等が入力され
る。同様に加算器Ｂ〜Ｄも、一方の入力にＺｓが、他方
の入力にはセレクタＳ1〜Ｓ3 がそれぞれ接続されてい
る。セレクタＳ1 〜Ｓ3 にも、前記セレクタＳ0と同様
に、０、ΔＺ、２ΔＺ、３ΔＺ、４ΔＺ等が入力され
る。The present invention will be described with reference to FIG. In the present invention, each pixel P 0 , P in the pixel boundary PB is
Adders A, B, C and D are connected to 1 , P 2 and P 3 , respectively. Zs is connected to one input of the adder A, and the selector S 0 is connected to the other input. 0, ΔZ, 2ΔZ, 3ΔZ, 4ΔZ, etc. are input to the selector S 0 , respectively. Similarly, in the adders B to D, Zs is connected to one input and selectors S 1 to S 3 are connected to the other inputs. Similarly to the selector S 0 , 0, ΔZ, 2ΔZ, 3ΔZ, 4ΔZ and the like are input to the selectors S 1 to S 3 .
【００２２】いま、図２に示すｘｙ平面の始点から終
点マル１０まで描画するとき、ｘｙ平面では、図示の
、、・・・で描画される。これら、、・・・
の位置は、先ずｘ・ｙＤＤＡ計算部２により演算され
る。そしてこれらの、、・・・に応じてＺ値が演
算されメモリに描画される。Now, when drawing from the start point to the end point circle 10 on the xy plane shown in FIG. 2, the drawing is made on the xy plane as shown in the drawing. these,,···
The position of is first calculated by the x · y DDA calculation unit 2. Then, the Z value is calculated according to these ... And drawn in the memory.
【００２３】(1) 初めにピクセル・バウンダリＰＢ０内
の始点のＺ値を求めるが、図３に示す如く、このと
き、加算器ＡのセレクタＳ0 は３ΔＺが選択出力される
ので、加算器ＡはＺｓ＋３ΔＺが計算される。加算器Ｂ
のセレクタＳ1 は零が選択出力されるので、加算器Ｂは
Ｚｓ＋０が計算される。加算器ＣのセレクタＳ2 はΔＺ
を選択出力されるので、加算器ＣはＺｓ＋ΔＺを計算
し、加算器ＤのセレクタＳ 3 は２ΔＺを選択出力するの
で加算器ＤはＺｓ＋２ΔＺを計算する。これら加算器Ａ
〜Ｄで同時に行われる計算のうち始点に対応する位置
の加算器Ｂの計算結果Ｚｓが出力され、ピクセル・バウ
ンダリＰＢ０のに記憶される。(1) First, in the pixel boundary PB0
The Z value of the starting point of is calculated as shown in Fig. 3.
Selector S of adder A0Outputs 3ΔZ
Therefore, the adder A calculates Zs + 3ΔZ. Adder B
Selector S1Is selectively output as zero, the adder B
Zs + 0 is calculated. Selector S of adder C2Is ΔZ
Is selected and output, the adder C calculates Zs + ΔZ
And the selector S of the adder D 3Selects and outputs 2ΔZ
Then, the adder D calculates Zs + 2ΔZ. These adders A
Position corresponding to the start point among the calculations performed simultaneously in ~ D
The calculation result Zs of the adder B of
It is stored in the secondary PB0.
【００２４】(2) ２回目にはピクセル・バウンダリＰＢ
１内の、のＺ値を求める。このとき各セレクタＳ0
〜Ｓ3 の出力は前記（１）と同様であり、各加算器Ａ〜
Ｄは同様の計算が行われるが、このうちとに対応す
る位置の加算器ＣとＤの計算結果であるＺｓ＋ΔＺ、Ｚ
ｓ＋２ΔＺが出力され、ピクセル・バウンダリＰＢ１の
、に同時に記憶される。(2) Pixel boundary PB for the second time
The Z value within 1 is calculated. At this time, each selector S 0
The output of S 3 is similar to that of (1), and each adder A
The same calculation is performed for D, but Zs + ΔZ, Z, which is the calculation result of the adders C and D at the positions corresponding to
s + 2ΔZ is output and simultaneously stored in the pixel boundary PB1.
【００２５】(3) ３回目にはピクセル・バウンダリＰＢ
２内の、のＺ値を求める。このときセレクタＳ1 〜
Ｓ3 にはそれぞれ前記の選択出力値に４ΔＺを加算した
値が出力される。従って、図３に示す如く、加算器Ｂは
Ｚｓ＋４ΔＺを計算し、加算器ＣはＺｓ＋４ΔＺ＋ΔＺ
を計算し、加算器ＤはＺｓ＋４ΔＺ＋２ΔＺを計算す
る。但し加算器Ａは前記（１）、（２）と同様の計算を
行う。このうちとに対応する位置の加算器ＡとＢの
計算結果であるＺｓ＋３ΔＺ、Ｚｓ＋４ΔＺが出力さ
れ、ピクセル・バウンダリＰＢ２の、に同時に記憶
される。(3) Pixel boundary PB for the third time
The Z value of 2 is obtained. At this time, the selector S 1 ~
A value obtained by adding 4ΔZ to the selected output value is output to S 3 , respectively. Therefore, as shown in FIG. 3, the adder B calculates Zs + 4ΔZ and the adder C calculates Zs + 4ΔZ + ΔZ.
And the adder D calculates Zs + 4ΔZ + 2ΔZ. However, the adder A performs the same calculation as in (1) and (2) above. Of these, Zs + 3ΔZ and Zs + 4ΔZ, which are the calculation results of the adders A and B at the positions corresponding to and, are output and simultaneously stored in the pixel boundary PB2.
【００２６】(4) ４回目にはピクセル・バウンダリＰＢ
３内の、のＺ値を求める。このとき、各セレクタＳ
0 〜Ｓ3 の出力は前記（３）と同様であり、各加算器Ａ
〜Ｄは同様の計算を行うが、このうちとに対応する
位置の加算器ＣとＤの計算結果であるＺｓ＋４ΔＺ＋Δ
Ｚ、Ｚｓ＋４ΔＺ＋２ΔＺが出力され、ピクセル・バウ
ンダリＰＢ３の、に同時に記憶される。このような
計算処理が順次行われて終点までの描画が行われる。(4) Pixel boundary PB for the fourth time
Z value of 3 is obtained. At this time, each selector S
The outputs of 0 to S 3 are the same as those in (3) above, and each adder A
~ D performs the same calculation, but Zs + 4ΔZ + Δ which is the calculation result of the adders C and D at the positions corresponding to
Z, Zs + 4ΔZ + 2ΔZ are output and stored simultaneously in the pixel boundary PB3. Such calculation processing is sequentially performed, and drawing up to the end point is performed.
【００２７】次に図４に示す本発明の概略構成図につい
て説明する。ＣＰＵ１は描画すべきデータ、例えば始点
データと終点データをｘ・ｙＤＤＡ計算部２、Ｚ方向Ｄ
ＤＡ計算部３に送出する。Next, a schematic configuration diagram of the present invention shown in FIG. 4 will be described. The CPU 1 sends the data to be drawn, for example, the start point data and the end point data to the x / y DDA calculation unit 2 and the Z direction D.
It is sent to the DA calculation unit 3.
【００２８】これによりｘ・ｙＤＤＡ計算部２では、図
２のｘｙ平面に示す、、、・・・を計算し、ま
た、Ｚ方向ＤＤＡ計算部３では、ΔＺを計算する。次に
Ｚ方向ＤＤＡ計算部３では、ｘ・ｙＤＤＡ計算部２から
伝達された計算結果に対応する、、・・・のＺ値
を、前記図２、図３に示す手法にもとづき計算して、Ｚ
バッファ４にこれらの計算結果を記入する。このとき、
前記の如く、ピクセル・バウンダリ内のものは同時に記
入する．すなわち、ピクセル・バウンダリＰＢ１では
、を、ＰＢ２では、を、ＰＢ３では、を、
ＰＢ４では、をいずれも同時に記入する。As a result, the x · y DDA calculating section 2 calculates ... Shown on the xy plane of FIG. 2, and the Z direction DDA calculating section 3 calculates ΔZ. Next, in the Z direction DDA calculation unit 3, the Z value of ... Corresponding to the calculation result transmitted from the x · y DDA calculation unit 2 is calculated based on the method shown in FIGS. Z
Write these calculation results in the buffer 4. At this time,
As mentioned above, those in the pixel boundary are filled in at the same time. That is, for the pixel boundary PB1, is for PB2, is for PB3,
In PB4, both are written at the same time.
【００２９】また、Ｒ・ＤＤＡ計算部５により、Ｒ色
が、Ｇ・ＤＤＡ計算部６によりＧ色が、Ｂ・ＤＤＡ計算
部７によりＢ色が前記、、・・・について計算さ
れ、これらがそれぞれＲフレームメモリ８、Ｇフレーム
メモリ９、Ｂフレームメモリ１０に記入される。そして
これらがそれぞれＤ／Ａコンバータ１１、１２、１３に
よりアナログ信号化され、図示省略した表示部に描画出
力される。このとき、前記計算したＺ値にもとづき、陰
線陰面処理が行われる。The R / DDA calculation unit 5 calculates the R color, the G / DDA calculation unit 6 calculates the G color, and the B / DDA calculation unit 7 calculates the B color for the above ... The data is written in the R frame memory 8, the G frame memory 9, and the B frame memory 10, respectively. Then, these are converted into analog signals by the D / A converters 11, 12 and 13, respectively, and drawn and output to a display unit (not shown). At this time, the hidden line hidden surface processing is performed based on the calculated Z value.
【００３０】[0030]
【発明の効果】本発明によれば、Ｚ方向のＤＤＡ演算を
各演算手段により前もって行なっておき、打点時に演算
結果を、同時に描画可能なものは描画する。これにより
打点時に、必要なもののみ出力制御することにより、同
一のピクセル・バウンダリ内の打点を同時に行うことが
できるので、高速化することができる。According to the present invention, the DDA operation in the Z direction is performed in advance by each operation means, and the operation result at the time of hitting is drawn if it can be drawn at the same time. As a result, by controlling the output of only the necessary ones at the time of hitting, the hitting in the same pixel boundary can be performed at the same time, so that the speed can be increased.
【００３１】このようにＤＤＡの描画角度によって三次
元ベクトルの描画速度を向上させることができ、かつメ
モリ量を最小にすることができる。As described above, the drawing speed of the three-dimensional vector can be improved and the amount of memory can be minimized depending on the drawing angle of the DDA.
【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】本発明の要部詳細図である。FIG. 2 is a detailed view of a main part of the present invention.
【図３】本発明の動作説明図である。FIG. 3 is an operation explanatory diagram of the present invention.
【図４】本発明の概略構成図である。FIG. 4 is a schematic configuration diagram of the present invention.
【図５】従来の手法の説明図である。FIG. 5 is an explanatory diagram of a conventional method.
【図６】従来のハード構成説明図である。FIG. 6 is an explanatory diagram of a conventional hardware configuration.
１ ＣＰＵ ２ ｘ・ｙＤＤＡ計算部 ３ Ｚ方向ＤＤＡ計算部 ４ Ｚバッファ ５ Ｒ・ＤＤＡ計算部 ６ Ｇ・ＤＤＡ計算部 ７ Ｂ・ＤＤＡ計算部 ８ Ｒフレームメモリ ９ Ｇフレームメモリ １０ Ｂフレームメモリ 1 CPU 2 x · y DDA calculation unit 3 Z direction DDA calculation unit 4 Z buffer 5 R / DDA calculation unit 6 G / DDA calculation unit 7 B / DDA calculation unit 8 R frame memory 9 G frame memory 10 B frame memory
Claims (3)
できる表示フレームメモリを持つ三次元ベクトル描画方
式において、 前記ピクセル対応にそれぞれ演算手段を設け、 これらの演算手段によりＺ軸方向のデータをこれらの各
ピクセル位置に応じて個別に演算し、これらの演算結果
を選択的に出力することにより、同時メモリアクセス単
位内にあるピクセルを１回のメモリアクセスで同時に描
画することを特徴とする三次元ベクトル高速描画方式。1. In a three-dimensional vector drawing system having a display frame memory capable of simultaneously drawing a plurality of pixels in a horizontal direction, arithmetic means are provided respectively for the pixels, and these arithmetic means are used to obtain data in the Z-axis direction. A three-dimensional vector characterized in that pixels within a simultaneous memory access unit are simultaneously drawn by one memory access by individually calculating according to each pixel position and selectively outputting these calculation results. High-speed drawing method.
データにもとづき選択出力するように構成することを特
徴とする請求項１記載の三次元ベクトル高速描画方式。2. The three-dimensional vector high-speed drawing system according to claim 1, wherein the output of said computing means is selectively output based on drawing data on the xy plane.
一方の入力としてベクトルの始点又は終点の座標データ
を入力し、他方の入力としてセレクタを接続し、このセ
レクタにはｘ軸方向の単位長に応じたＺ値の増減値のｎ
倍（ｎ＝０、１、２・・・）の値を入力することを特徴
とする請求項１記載の三次元ベクトル高速描画方式。3. The calculating means is composed of an adding means, the coordinate data of the starting point or the ending point of the vector is inputted as one input, and the selector is connected as the other input, and the unit in the x-axis direction is connected to the selector. N of increase / decrease value of Z value according to length
2. The high-speed three-dimensional vector drawing method according to claim 1, wherein a value of double (n = 0, 1, 2, ...) Is input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054958A JPH05257459A (en) | 1992-03-13 | 1992-03-13 | Three-dimensional vector fast drawing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054958A JPH05257459A (en) | 1992-03-13 | 1992-03-13 | Three-dimensional vector fast drawing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257459A true JPH05257459A (en) | 1993-10-08 |
Family
ID=12985181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054958A Withdrawn JPH05257459A (en) | 1992-03-13 | 1992-03-13 | Three-dimensional vector fast drawing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257459A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767865A (en) * | 1994-03-31 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device allowing fast rewriting of image data and image data processing system using the same |
-
1992
- 1992-03-13 JP JP4054958A patent/JPH05257459A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767865A (en) * | 1994-03-31 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device allowing fast rewriting of image data and image data processing system using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673374A (en) | Method and apparatus for non-disturbed specular reflections on textured surfaces | |
| US6226012B1 (en) | Method and apparatus for accelerating the rendering of graphical images | |
| US5553208A (en) | Image synthesizing system having a field buffer unit that stores texture coordinates | |
| US6172678B1 (en) | Image processing method and apparatus including hidden surface removal | |
| EP0740272A2 (en) | Method and apparatus for fast rendering of three-dimensional objects | |
| JPH0535913B2 (en) | ||
| JPH04506717A (en) | Pipelined Single Port Z - An Efficient Way to Update Buffers | |
| WO1996031844A1 (en) | Graphics system | |
| JPH10275460A (en) | Memory device and picture processing device using this | |
| JPH09500462A (en) | Computer graphics system with high performance multi-layer z-buffer | |
| JPH01207886A (en) | Three-dimensional graphic processor | |
| US6275241B1 (en) | High speed image drawing apparatus for displaying three dimensional images | |
| US6075544A (en) | Method and apparatus for accelerating rendering by coalescing data accesses | |
| JPH0927045A (en) | Image processor | |
| CA2388756A1 (en) | Image processing system, device, method, and computer program | |
| JPH05257459A (en) | Three-dimensional vector fast drawing system | |
| US5418901A (en) | Shading method and shading apparatus for computer graphics | |
| US6563507B1 (en) | Storage circuit control device and graphic computation device | |
| KR0165464B1 (en) | Apparatus and method of span rendering for graphics | |
| US6693634B1 (en) | Reduction rate processing circuit and method with logarithmic operation and image processor employing same | |
| JP2007141196A (en) | Polygon/silhouette line/anti-aliasing circuit | |
| KR20000028579A (en) | Image synthesis system | |
| JPS61159688A (en) | 3-d cursor display circuit for crt display unit | |
| JP3556517B2 (en) | 3D image processing device | |
| JPH05342368A (en) | Method and device for generating three-dimensional picture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |