JPH05252729A - Controller for thyristor converter and controller for power converter - Google Patents
Controller for thyristor converter and controller for power converterInfo
- Publication number
- JPH05252729A JPH05252729A JP10745791A JP10745791A JPH05252729A JP H05252729 A JPH05252729 A JP H05252729A JP 10745791 A JP10745791 A JP 10745791A JP 10745791 A JP10745791 A JP 10745791A JP H05252729 A JPH05252729 A JP H05252729A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- thyristor
- output
- forward voltage
- differentiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はサイリスタ変換器の制御
装置および電力変換器の制御装置に係り、特に、複数個
のサイリスタまたはスイッチング素子を少なくとも直列
接続してなるアームを有するサイリスタ変換器の制御装
置および電力変換器の制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a thyristor converter and a control device for a power converter, and more particularly to a control device for a thyristor converter having a plurality of thyristors or switching arms connected in series. The present invention relates to a device and a control device for a power converter.
【０００２】[0002]
【従来の技術】直流送電などに使用される高電圧サイリ
スタ変換器は、高電圧に耐えるために複数個のサイリス
タを直列接続してアームを構成するようになっている。
そして互いに直列接続されたサイリスタ群を同時にオン
オフする制御方式が採用されている。ところが、サイリ
スタは２４０度の間オフとなり、１２０度の間オンとな
るように電圧が印加されるようになっているが、サイリ
スタが導通状態となっているときに逆電圧と順電圧の順
に電圧が印加された際、逆電圧時間が充分でないと、そ
の直後に順電圧が印加されてもサイリスタは順電圧を阻
止する特性が回復できないことがある。このような現象
が生じると、サイリスタ素子の特性のバラッキにより、
一部のサイリスタのみ特性を回復してターンオフする
が、残りのサイリスタは導通状態となることがある。直
列接続されたサイリスタ群のうち部分的にターンオフし
たサイリスタが存在する部分ターンオフが生じると、サ
イリスタのオフ期間にターンオフしたサイリスタのみに
順電圧が印加され、ターンオフしたサイリスタが過電圧
によって破壊する恐れがある。このような部分ターンオ
フからサイリスタが破壊するのを防止するために、特開
昭６０ー２２４６５号公報および特開昭６２ー１３８０
５５号公報に記載されているものが提案されている。2. Description of the Related Art A high voltage thyristor converter used for DC power transmission or the like has a structure in which a plurality of thyristors are connected in series to form an arm in order to withstand a high voltage.
Then, a control method is employed in which thyristor groups connected in series to each other are turned on and off at the same time. However, a voltage is applied so that the thyristor is turned off for 240 degrees and turned on for 120 degrees, but when the thyristor is in a conducting state, the voltage is reversed in the order of reverse voltage and forward voltage. If the reverse voltage time is not sufficient when the voltage is applied, the thyristor may not be able to recover the property of blocking the forward voltage even if the forward voltage is applied immediately thereafter. When such a phenomenon occurs, the characteristics of the thyristor element may vary and
Only some thyristors recover their characteristics and turn off, while the remaining thyristors may become conductive. If there is a partially turned-off thyristor in the thyristor group connected in series, a forward voltage is applied only to the thyristor turned off during the off period of the thyristor, and the turned-off thyristor may be destroyed by overvoltage. .. In order to prevent the thyristor from being destroyed due to such partial turn-off, JP-A-60-22465 and JP-A-62-1380.
The one described in Japanese Patent No. 55 has been proposed.
【０００３】[0003]
【発明が解決しようとする課題】前記従来技術において
は、部分ターンオフが生じたときには、同一アームに属
するサイリスタをすべて強制的にターンオンし一部のサ
イリスタに過電圧が印加されるのを防止する構成が採用
されているが、部分ターンオフを検出する検出器が故障
したり、サイリスタが短いパルス幅の点弧パルスでター
ンオンしたときについて充分に配慮されておらず、サイ
リスタの運転を正常な状態で継続できない場合がある。
すなわち、前者のものは、サイリスタに印加される順電
圧を検出し、この検出電圧の立ち上がりと立ち下がりを
フリップフロップで規制しているため、幅の狭いパルス
を検出したときにはフリップフロップがセットされたま
まとなり、サイリスタがオン状態に維持される恐れがあ
る。また後者のものは、サイリスタに印加される順電圧
を検出する複数の順電圧検出手段の検出出力の論理和を
条件として点弧パルスを発生するようになっているの
で、順電圧検出手段が故障した場合には点弧パルスが常
に発生する恐れがある。In the prior art described above, when partial turn-off occurs, all thyristors belonging to the same arm are forcibly turned on to prevent an overvoltage from being applied to some thyristors. Although adopted, the thyristor operation cannot be continued in a normal state due to insufficient consideration when the detector that detects partial turn-off fails or when the thyristor turns on with a short pulse width ignition pulse. There are cases.
That is, the former one detects the forward voltage applied to the thyristor and regulates the rising and falling edges of this detection voltage with a flip-flop, so the flip-flop is set when a narrow pulse is detected. There is a risk that the thyristor will be kept in the ON state. Further, the latter one is designed to generate an ignition pulse on the condition of the logical sum of the detection outputs of a plurality of forward voltage detecting means for detecting the forward voltage applied to the thyristor, so that the forward voltage detecting means fails. If so, the ignition pulse may always occur.
【０００４】本発明の目的は、サイリスタまたはスイッ
チング素子に印加される逆電圧の時間が短かかったりあ
るいはサイリスタまたはスイッチング素子に印加される
順電圧を検出する順電圧検出手段が故障したりしても正
常な運転を継続することができるサイリスタ変換器の制
御装置および電力変換器の制御装置を提供することにあ
る。It is an object of the present invention that the reverse voltage applied to the thyristor or the switching element takes a short time or the forward voltage detecting means for detecting the forward voltage applied to the thyristor or the switching element fails. It is to provide a control device for a thyristor converter and a control device for a power converter that can continue normal operation.
【０００５】[0005]
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の制御装置として、複数個のサイリ
スタを少なくとも直列に接続してなるアームを有するサ
イリスタ変換器において、前記アームの各サイリスタに
印加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する第１論理和手段と、各順電圧検出手段の
検出出力群の中から特定の検出出力を複数個取り込み、
これら検出出力の多数決に従った信号を出力する多数決
論理手段と、第１論理和手段の出力と多数決論理手段の
出力との論理和に従ったパルスを発生する第２論理和手
段と、前記アームのサイリスタ群のうち少なくとも一つ
のサイリスタに逆電圧が印加されたことを検出する逆電
圧検出手段と、逆電圧検出手段の検出出力の発生を条件
にオンパルスとオフパルスに従ってサイリスタの導通期
間を規定するための点弧パルス指令信号を出力する点弧
パルス指令手段と、点弧パルス指令信号と第２論理和手
段の出力パルスとの論理積に従った点弧パルスを発生す
る点弧パルス発生手段とを備えていることを特徴とする
サイリスタ変換器の制御装置を構成したものである。In order to achieve the above object, the present invention provides, as a first control device, a thyristor converter having an arm in which a plurality of thyristors are connected at least in series. A plurality of forward voltage detecting means for detecting the forward voltage applied to each thyristor, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, and a logical sum of the differential output of each differentiating means And a plurality of specific detection outputs from the detection output group of each forward voltage detection means,
The majority logic means for outputting a signal according to the majority decision of these detection outputs, the second logical sum means for generating a pulse according to the logical sum of the output of the first logical sum means and the output of the majority logic means, and the arm. Of the thyristor group, the reverse voltage detecting means for detecting that a reverse voltage is applied to at least one thyristor, and for defining the conduction period of the thyristor according to the ON pulse and the OFF pulse on condition that the detection output of the reverse voltage detecting means is generated. And a firing pulse generating means for generating a firing pulse according to the logical product of the firing pulse command signal and the output pulse of the second OR means. A control device for a thyristor converter, which is characterized by being provided, is configured.
【０００６】第２の制御装置として、複数個のサイリス
タを少なくとも直列に接続してなるアームを有するサイ
リスタ変換器において、前記アームの各サイリスタに印
加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する論理和手段と、前記アームのサイリスタ
群のうち少なくとも一つのサイリスタに逆電圧が印加さ
れたことを検出する逆電圧検出手段と、逆電圧検出手段
の検出出力の発生を条件にオンパルスとオフパルスに従
ってサイリスタの導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、論理和手段
の出力信号と点弧パルス指令信号との論理積を条件に従
ったパルスを発生する論理積手段と、論理積手段の出力
パルスとオンパルスとの論理和に従った点弧パルスを発
生する点弧パルス発生手段とを備えていることを特徴と
するサイリスタ変換器の制御装置を構成したものであ
る。As a second control device, in a thyristor converter having an arm in which a plurality of thyristors are connected at least in series, a plurality of forward voltage detections for detecting a forward voltage applied to each thyristor of the arm are detected. Means, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse on condition of the logical sum of the differential outputs of the differentiating means, and at least one of the thyristor group of the arm. Reverse voltage detection means for detecting that a reverse voltage is applied to one thyristor, and an ignition pulse command signal for defining the conduction period of the thyristor according to the ON pulse and the OFF pulse on condition that the detection output of the reverse voltage detection means is generated. To generate a pulse in accordance with the condition of the logical product of the output signal of the logical sum means and the ignition pulse command signal. A control device for a thyristor converter is provided, which is provided with a logical product means and a firing pulse generation means for generating a firing pulse according to a logical sum of an output pulse of the logical product means and an ON pulse. It is a thing.
【０００７】第３の制御装置として、複数個のサイリス
タを少なくとも直列に接続してなるアームを有するサイ
リスタ変換器において、前記アームの各サイリスタに印
加される順方向電圧を検出する複数の順電圧検出手段
と、各順電圧検出手段の検出出力を微分する複数の微分
手段と、各微分手段の微分出力の論理和を条件とするパ
ルスを発生する論理和手段と、前記アームのサイリスタ
群のうち少なくとも一つのサイリスタに逆電圧が印加さ
れたことを検出する逆電圧検出手段と、逆電圧検出手段
の検出出力の発生を条件にオンパルスとオフパルスに従
ってサイリスタの導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、点弧パルス
指令信号と論理和手段の出力パルスとの論理積に従った
点弧パルスを発生する点弧パルス発生手段とを備えてい
ることを特徴とするサイリスタ変換器の制御装置を構成
したものである。As a third control device, in a thyristor converter having an arm in which a plurality of thyristors are connected at least in series, a plurality of forward voltage detections for detecting a forward voltage applied to each thyristor of the arm are detected. Means, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse on condition of the logical sum of the differential outputs of the differentiating means, and at least one of the thyristor group of the arm. Reverse voltage detection means for detecting that a reverse voltage is applied to one thyristor, and an ignition pulse command signal for defining the conduction period of the thyristor according to the ON pulse and the OFF pulse on condition that the detection output of the reverse voltage detection means is generated. To generate a firing pulse according to the logical product of the firing pulse command means and the firing pulse command signal and the output pulse of the logical sum means. It and a firing pulse generating means is obtained by constituting the control device for the thyristor converter according to claim.
【０００８】第４の制御装置として、複数個のスイッチ
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する第１論理和手段と、各順電圧検出手
段の検出出力群の中から特定の検出出力を複数個取り込
み、これら検出出力の多数決に従った信号を出力する多
数決論理手段と、第１論理和手段の出力と多数決論理手
段の出力との論理和に従ったパルスを発生する第２論理
和手段と、前記アームのスイッチング素子群のうち少な
くとも一つのスイッチング素子に逆電圧が印加されたこ
とを検出する逆電圧検出手段と、逆電圧検出手段の検出
出力の発生を条件にオンパルスとオフパルスに従ってス
イッチング素子の導通期間を規定するための点弧パルス
指令信号を出力する点弧パルス指令手段と、点弧パルス
指令信号と第２論理和手段の出力パルスとの論理積に従
った点弧パルスを発生する点弧パルス発生手段とを備え
ていることを特徴とする電力変換器の制御装置を構成し
たものである。As a fourth control device, in a power converter having an arm in which a plurality of switching elements are connected at least in series, a plurality of forward switches for detecting a forward voltage applied to each switching element of the arm. Voltage detecting means, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a first logical sum means for generating a pulse on the condition that the logical sum of the differential output of each differentiating means is present, and each forward voltage detecting means A plurality of specific detection outputs from the detection output group of the means, and a logic of the majority logic means for outputting a signal according to the majority decision of these detection outputs, the output of the first OR means and the output of the majority logic means. Second OR means for generating a pulse in accordance with the sum, and a reverse voltage for detecting that a reverse voltage is applied to at least one of the switching elements of the arm. Detecting means, ignition pulse command means for outputting an ignition pulse command signal for defining the conduction period of the switching element according to on-pulses and off-pulses on condition that the detection output of the reverse voltage detecting means is generated, and ignition pulse command signal And a firing pulse generating means for generating a firing pulse according to a logical product of the output pulse of the second logical sum means and the control means of the power converter.
【０００９】第５の制御装置として、複数個のスイッチ
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する論理和手段と、前記アームのスイッ
チング素子群のうち少なくとも一つのスイッチング素子
に逆電圧が印加されたことを検出する逆電圧検出手段
と、逆電圧検出手段の検出出力の発生を条件にオンパル
スとオフパルスに従ってスイッチング素子の導通期間を
規定するための点弧パルス指令信号を出力する点弧パル
ス指令手段と、論理和手段の出力信号と点弧パルス指令
信号との論理積を条件に従ったパルスを発生する論理積
手段と、論理積手段の出力パルスとオンパルスとの論理
和に従った点弧パルスを発生する点弧パルス発生手段と
を備えていることを特徴とする電力変換器の制御装置を
構成したものである。As a fifth control device, in a power converter having an arm in which a plurality of switching elements are connected at least in series, a plurality of forward voltage detecting means for detecting a forward voltage applied to each switching element of the arm. Voltage detecting means, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse on the condition of the logical sum of the differential outputs of the differentiating means, and a switching element group of the arm. A reverse voltage detecting means for detecting that a reverse voltage is applied to at least one of the switching elements, and for defining a conduction period of the switching element according to an on-pulse and an off-pulse on condition that a detection output of the reverse voltage detecting means is generated. The firing pulse command means for outputting the firing pulse command signal and the logical product of the output signal of the logical sum means and the firing pulse command signal are defined. And a firing pulse generation means for generating a firing pulse in accordance with the logical sum of the output pulse of the AND means and the ON pulse. This is a component of the control device for the container.
【００１０】第６の制御装置として、複数個のスイッチ
ング素子を少なくとも直列に接続してなるアームを有す
る電力変換器において、前記アームの各スイッチング素
子に印加される順方向電圧を検出する複数の順電圧検出
手段と、各順電圧検出手段の検出出力を微分する複数の
微分手段と、各微分手段の微分出力の論理和を条件とす
るパルスを発生する論理和手段と、前記アームのスイッ
チング素子群のうち少なくとも一つのスイッチング素子
に逆電圧が印加されたことを検出する逆電圧検出手段
と、逆電圧検出手段の検出出力の発生を条件にオンパル
スとオフパルスに従ってスイッチング素子の導通期間を
規定するための点弧パルス指令信号を出力する点弧パル
ス指令手段と、点弧パルス指令信号と論理和手段の出力
パルスとの論理積に従った点弧パルスを発生する点弧パ
ルス発生手段とを備えていることを特徴とする電力変換
器の制御装置を構成したものである。As a sixth control device, in a power converter having an arm in which a plurality of switching elements are connected at least in series, a plurality of forward voltage detecting means for detecting a forward voltage applied to each switching element of the arm. Voltage detecting means, a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse on the condition of the logical sum of the differential outputs of the differentiating means, and a switching element group of the arm. A reverse voltage detecting means for detecting that a reverse voltage is applied to at least one of the switching elements, and for defining a conduction period of the switching element according to an on-pulse and an off-pulse on condition that a detection output of the reverse voltage detecting means is generated. The logical product of the firing pulse command means for outputting the firing pulse command signal and the output pulse of the firing pulse command signal and the logical sum means It is obtained by constituting the control device for a power converter according to claim that a firing pulse generating means that generates firing pulses with Tsu.
【００１１】[0011]
【作用】前記した手段によれば、各順電圧検出手段の検
出出力を微分手段によって微分し、微分出力の論理和を
基本条件として点弧パルスを発生するようにしているた
め、順電圧検出手段の一部が故障しても正常な順電圧検
出手段の検出出力を基に点弧パルスを発生することがで
きる。また順電圧検出手段によって検出されるパルスの
幅が狭くても、順電圧検出手段の検出出力を微分手段に
よって微分しているため、短いパルスの立ち上がりに応
答して点弧パルスを発生させることができる。このため
順電圧検出手段が故障したり順電圧検出手段が短いパル
スを検出した場合でも点弧パルスを発生することによっ
て部分ターンオフからサイリスタまたはスイッチング素
子を保護することができ、安全な運転を継続することが
可能となる。また特定の順電圧検出手段の検出出力の多
数決を基に点弧パルスを発生するようにしているため、
サイリスタまたはスイッチング素子に印加される順電圧
の期間が短い場合でも誤動作することなくサイリスタま
たはスイッチング素子を駆動することができる。According to the above means, the detection output of each forward voltage detecting means is differentiated by the differentiating means, and the ignition pulse is generated under the logical condition of the differential outputs as a basic condition. Even if a part of them fails, the ignition pulse can be generated based on the detection output of the normal forward voltage detecting means. Further, even if the pulse width detected by the forward voltage detecting means is narrow, the detection output of the forward voltage detecting means is differentiated by the differentiating means, so that the ignition pulse can be generated in response to the rising of the short pulse. it can. Therefore, even if the forward voltage detecting means fails or the forward voltage detecting means detects a short pulse, the thyristor or the switching element can be protected from the partial turn-off by generating the ignition pulse, and the safe operation is continued. It becomes possible. Further, since the firing pulse is generated based on the majority decision of the detection output of the specific forward voltage detecting means,
The thyristor or the switching element can be driven without malfunction even if the period of the forward voltage applied to the thyristor or the switching element is short.
【００１２】[0012]
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１３】図１において、サイリスタ変換器１０は電
力変換器として複数のアーム１２を備えており、各アー
ム１２は複数個のサイリスタＳ１〜Ｓｎが直列接続され
て構成されている。各サイリスタＳ１〜Ｓｎには各サイ
リスタに印加される順電圧を検出する順電圧検出手段と
しての順電圧検出回路ＦＶ１〜ＦＶｎが並列接続されて
いる。そして各順電圧検出回路ＦＶ１〜ＦＶｎはライト
ガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ１〜
ＬＥｎに接続されている。すなわち各サイリスタＳ１〜
Ｓｎに順方向の電圧が印加されたときに順電圧検出回路
ＦＶ１〜ＦＶｎから光信号が出力され、この光信号がラ
イトガイドＬＧ１〜ＬＧｎを介して光・電気変換器ＬＥ
１〜ＬＥｎに供給され、各光・電気変換器ＬＥ１〜ＬＥ
ｎから順電圧検出信号ａ１〜ａｎが出力されるようにな
っている。そして各光・電気変換器ＬＥ１〜ＬＥｎはそ
れぞれ微分回路Ｄ１〜Ｄｎを介してＯＲ回路１４に接続
されている。このため順電圧検出信号ａ１〜ａｎは微分
回路Ｄ１〜Ｄｎによって微分され、順電圧検出信号ａ１
〜ａｎの立ち上がりに応答した信号が微分信号ｂ１〜ｂ
ｎとしてＯＲ回路１４に入力されるようになっている。
ＯＲ回路１４の出力信号ｃは波形整形器１６によって波
形整形され、信号ｄとしてＯＲ回路２０に入力されてい
る。このＯＲ回路２０には多数決論理回路１８からの出
力信号ｅが入力されている。多数決論理回路１８は順電
圧検出回路ＦＶ１〜ＦＶｎのうち特定の順電圧検出回路
で検出された複数の順電圧検出信号Ｚ１〜Ｚｎを取り込
み、これらの多数決に従った信号ｅを出力するようにな
っている。そしてＯＲ回路２０は信号ｅと信号ｄとの論
理和に従った信号ｆをＡＮＤ回路２２へ出力するように
なっている。ＡＮＤ回路２２にはフリップフロップ２６
からの信号ｋが入力されており、フリップフロップ２６
にはフリップフロップ２４からの信号ｇと遅延回路２８
からの信号ｈが入力されている。In FIG. 1, a thyristor converter 10 has a plurality of arms 12 as a power converter, and each arm 12 is composed of a plurality of thyristors S1 to Sn connected in series. Forward voltage detection circuits FV1 to FVn as forward voltage detection means for detecting a forward voltage applied to each thyristor are connected in parallel to each thyristor S1 to Sn. The forward voltage detecting circuits FV1 to FVn are connected to the optical / electrical converters LE1 to LE1 via the light guides LG1 to LGn.
It is connected to LEn. That is, each thyristor S1
When a forward voltage is applied to Sn, an optical signal is output from the forward voltage detection circuits FV1 to FVn, and the optical signal is transmitted via the light guides LG1 to LGn to the optical / electrical converter LE.
1 to LEn, each optical / electrical converter LE1 to LE
Forward voltage detection signals a1 to an are output from n. The optical / electrical converters LE1 to LEn are connected to the OR circuit 14 via differentiating circuits D1 to Dn, respectively. Therefore, the forward voltage detection signals a1 to an are differentiated by the differentiating circuits D1 to Dn, and the forward voltage detection signal a1 is generated.
The signals in response to the rise of an are differential signals b1 to b
It is adapted to be input to the OR circuit 14 as n.
The output signal c of the OR circuit 14 is waveform-shaped by the waveform shaper 16 and is input to the OR circuit 20 as a signal d. The output signal e from the majority logic circuit 18 is input to the OR circuit 20. The majority logic circuit 18 takes in a plurality of forward voltage detection signals Z1 to Zn detected by a specific forward voltage detection circuit among the forward voltage detection circuits FV1 to FVn, and outputs a signal e according to these majority decisions. ing. Then, the OR circuit 20 outputs a signal f according to the logical sum of the signal e and the signal d to the AND circuit 22. A flip-flop 26 is provided in the AND circuit 22.
Signal k from the flip-flop 26
Includes a signal g from the flip-flop 24 and a delay circuit 28.
The signal h from is input.
【００１４】フリップフロップ２４はオンパルスによっ
てセットされ、オフパルスによってリセットされ、Ｑ端
子から信号ｇを出力し、信号ｇによってフリップフロッ
プ２６をセットするように構成されている。遅延回路２
８にはサイリスタＳ１〜Ｓｎのうちいずれか一つのサイ
リスタに逆電圧が印加されたことを検出する逆電圧検出
回路３０からの信号が入力されており、逆電圧検出回路
３０からの信号を一定時間遅延し、遅延した信号ｈをフ
リップフロップ２６のリセット端子へ入力するようにな
っている。フリップフロップ２６は信号ｇによってセッ
トされ、信号ｈによってリセットされ、セット時にＱ端
子から点弧パルス指令としての信号ｋを出力するように
なっている。すなわちフリップフロップ２４，２６、遅
延回路２８は逆電圧検出回路３０から出力される検出信
号の発生を条件にオンパルスとオフパルスに従ってサイ
リスタの導通期間を規定するための点弧パルス指令信号
を出力する点弧パルス指令手段として構成されている。The flip-flop 24 is set by an ON pulse, reset by an OFF pulse, outputs a signal g from the Q terminal, and sets the flip-flop 26 by the signal g. Delay circuit 2
A signal from a reverse voltage detection circuit 30 that detects that a reverse voltage is applied to any one of the thyristors S1 to Sn is input to 8 and the signal from the reverse voltage detection circuit 30 is input for a predetermined time. The delayed signal h is input to the reset terminal of the flip-flop 26. The flip-flop 26 is set by the signal g and reset by the signal h, and when set, outputs the signal k as the firing pulse command from the Q terminal. That is, the flip-flops 24 and 26 and the delay circuit 28 output the ignition pulse command signal for defining the conduction period of the thyristor according to the ON pulse and the OFF pulse on condition that the detection signal output from the reverse voltage detection circuit 30 is generated. It is configured as pulse command means.
【００１５】一方、ＡＮＤ回路２２は信号ｆと信号ｋと
の論理積を条件に信号ｌをパルス発生器３２へ出力する
ようになっている。このパルス発生器３２は信号ｌに応
答して点弧パルスｍを出力するようになっている。すな
わちＡＮＤ回路２２とパルス発生器３２は点弧パルス発
生手段として構成されている。On the other hand, the AND circuit 22 outputs the signal 1 to the pulse generator 32 on the condition of the logical product of the signal f and the signal k. The pulse generator 32 outputs an ignition pulse m in response to the signal l. That is, the AND circuit 22 and the pulse generator 32 are configured as a firing pulse generating means.
【００１６】以上の構成において、通常の運転時には、
図２に示されるように、各サイリスタＳｉのオフ期間に
各サイリスタＳｉには順電圧が印加され、各光・電気変
換器ＬＥ１〜ＬＥｎからは順電圧検出信号ａ１〜ａｎが
出力される。これらの信号は微分回路Ｄ１〜Ｄｎで微分
され、信号ｂ１〜ｂｎとしてＯＲ回路１４に入力され
る。信号ｂ１〜ｂｎの論理和を条件とした信号ｃが波形
整形されると、信号ｄは信号ｃより幅の広いパルス信号
となる。この信号ｄは各サイリスタに順電圧がかかり始
めたときにハイレベルとなる信号である。In the above structure, during normal operation,
As shown in FIG. 2, a forward voltage is applied to each thyristor Si during the off period of each thyristor Si, and forward voltage detection signals a1 to an are output from each optical / electrical converter LE1 to LEn. These signals are differentiated by differentiating circuits D1 to Dn and input to the OR circuit 14 as signals b1 to bn. When the waveform of the signal c, which is based on the logical sum of the signals b1 to bn, is waveform-shaped, the signal d becomes a pulse signal having a wider width than the signal c. This signal d is a signal that becomes high level when a forward voltage starts to be applied to each thyristor.
【００１７】一方、サイリスタＳ１〜Ｓｎのうち半数以
上のサイリスタが順電圧を阻止しているときには、多数
決論理回路１８から信号ｅが出力され、ＯＲ回路２０か
らは信号ｆが出力される。このときオンパルスがフリッ
プフロップ２４に入力されるとフリップフロップ２４が
セットされ、フリップフロップ２６から信号ｋが出力さ
れる。そして信号ｆと信号ｋとの論理積を条件とした信
号ｌが出力され、信号ｌに応答してパルス発生器３２か
ら点弧パルスｍが出力される。なお、信号ｇは、サイリ
スタに部分ターンオフ現象が生じないときには、各サイ
リスタＳ１〜Ｓｎがオンとなるべき期間はハイレベルと
なっており、オフとなるべき期間はローレベルとなって
いる。また遅延回路２８には、サイリスタＳ１〜Ｓｎの
うちいずれか一つに逆電圧が印加されたときにハイレベ
ルの信号が入力されるようになっており、出力信号ｈは
サイリスタＳｉに印加された逆電圧の時間が規定値以
上、すなわち継続して順電圧が印加されてもそれを阻止
するに充分な時間があったときにハイレベルとなってフ
リップフロップ２６をリセットするようになっている。
このため信号ｋがローレベルとなるのはオフパルスが入
力され、かつサイリスタに印加された逆電圧の時間が充
分な時間であったときである。このため信号ｋとサイリ
スタＳｉが順電圧を阻止しているときにハイレベルとな
る信号ｆとの論理積を条件に信号ｌが出力されるので、
信号ｌを基に点弧パルスｍを発生することによって各サ
イリスタＳｉを正常な状態で運転することができる。On the other hand, when more than half of the thyristors S1 to Sn block the forward voltage, the majority logic circuit 18 outputs the signal e and the OR circuit 20 outputs the signal f. At this time, when an ON pulse is input to the flip-flop 24, the flip-flop 24 is set and the flip-flop 26 outputs the signal k. Then, a signal 1 which is a condition of the logical product of the signal f and the signal k is output, and in response to the signal 1, the pulse generator 32 outputs an ignition pulse m. It should be noted that the signal g is at a high level during the period in which the thyristors S1 to Sn are to be turned on and is at a low level in the period when they are to be turned off when the partial turn-off phenomenon does not occur in the thyristor. A high level signal is input to the delay circuit 28 when a reverse voltage is applied to any one of the thyristors S1 to Sn, and the output signal h is applied to the thyristor Si. The flip-flop 26 is reset to the high level when the time of the reverse voltage is equal to or greater than the specified value, that is, when the forward voltage is applied continuously for a sufficient time.
Therefore, the signal k becomes low level when the off pulse is input and the time of the reverse voltage applied to the thyristor is sufficient. Therefore, the signal l is output on the condition that the logical product of the signal k and the signal f that becomes high level when the thyristor Si blocks the forward voltage is obtained.
By generating the ignition pulse m based on the signal l, each thyristor Si can be operated in a normal state.
【００１８】次に、図３に示されるように、順電圧検出
回路ＦＶ１または光・電気変換器ＬＥ１が異常となって
信号ａ１がハイレベルの状態に位置された場合、微分回
路Ｄ１の出力信号Ｂ１はローレベルに維持されるが、他
の微分回路Ｄ２〜Ｄｎからは正常な微分信号Ｂ２〜Ｂｎ
が出力されるため、ＯＲ回路１４からは論理和に従った
信号ｃが出力される。また多数決論理回路１８に入力さ
れる順電圧検出信号Ｚｉのうちいずれか一つの信号が故
障しても、故障した信号に影響されず正常な順電圧検出
信号Ｚｉの多数決に従った信号ｅが通常時と変わらず出
力されるため、正常な運転を継続することができる。Next, as shown in FIG. 3, when the forward voltage detecting circuit FV1 or the optical / electrical converter LE1 becomes abnormal and the signal a1 is positioned at the high level, the output signal of the differentiating circuit D1. B1 is maintained at a low level, but normal differential signals B2 to Bn from other differential circuits D2 to Dn.
Is output, the OR circuit 14 outputs a signal c in accordance with the logical sum. Further, even if any one of the forward voltage detection signals Zi input to the majority logic circuit 18 fails, the signal e according to the majority decision of the normal forward voltage detection signal Zi is normally not affected by the failed signal. Since the output is the same as when output, normal operation can be continued.
【００１９】次に、図４に示されるように、サイリスタ
Ｓ１のみがターンオフし、他のサイリスタがターンオン
しアーム１２に部分ターンオフが生じたときには、微分
回路Ｄ１のみから微分信号ｂ１が出力され、他の微分回
路Ｄ２〜Ｄｎからは微分信号は発生しないが、微分信号
ｂ１に従ってＯＲ回路１４から信号ｃが出力されるの
で、信号ｃに従った信号ｆにより点弧パルスｍが出力さ
れ、部分ターンオフからサイリスタＳｉを保護すること
ができる。Next, as shown in FIG. 4, when only the thyristor S1 is turned off and the other thyristors are turned on and the arm 12 is partially turned off, the differential signal b1 is output only from the differentiating circuit D1 and the other signals are output. Differentiating signals are not generated from the differentiating circuits D2 to Dn, but since the signal c is output from the OR circuit 14 according to the differentiating signal b1, the firing pulse m is output by the signal f according to the signal c, and the partial turn-off is performed. The thyristor Si can be protected.
【００２０】このように本実施例によれば、各サイリス
タＳｉに順電圧が印加されたことを検出し、各順電圧検
出信号を微分し、微分した信号の論理和に基づいて点弧
信号を発生するようにしたため、順電圧検出系が故障し
たり、順電圧検出手段が順電圧時間の非常に短い順電圧
を検出した場合でも、少なくとも一つの微分回路から微
分信号が出力され、この信号の論理和に従って点弧パル
スが発生するので、変換器を正常な状態で継続して運転
することが可能となる。As described above, according to this embodiment, it is detected that a forward voltage is applied to each thyristor Si, each forward voltage detection signal is differentiated, and an ignition signal is generated based on the logical sum of the differentiated signals. Even if the forward voltage detection system fails or the forward voltage detection means detects a forward voltage with a very short forward voltage time, at least one differentiating circuit outputs a differential signal, Since the ignition pulse is generated according to the logical sum, the converter can be continuously operated in a normal state.
【００２１】次に、本発明の他の実施例を図５に基づい
て説明する。Next, another embodiment of the present invention will be described with reference to FIG.
【００２２】本実施例は、図１に示される多数決論理回
路１８とＯＲ回路２０を用いる代わりに、波形整形器１
６の出力をそのままＡＮＤ回路２２に接続し、ＡＮＤ回
路２２とパルス発生器３２との間にＯＲ回路３４を挿入
し、ＯＲ回路３４の他方の入力にオンパルスを入力する
ようにしたものであり、他の構成は図１のものと同様で
あるので、同一のものには同一符号を付してそれらの説
明は省略する。In this embodiment, instead of using the majority logic circuit 18 and the OR circuit 20 shown in FIG. 1, the waveform shaper 1
The output of 6 is directly connected to the AND circuit 22, the OR circuit 34 is inserted between the AND circuit 22 and the pulse generator 32, and the ON pulse is input to the other input of the OR circuit 34. Since other configurations are the same as those in FIG. 1, the same components are designated by the same reference numerals and the description thereof will be omitted.
【００２３】本実施例においては、通常時はオンパルス
に従って点弧パルスｍを発生し、部分ターンオフが発生
したときには信号ｄと信号ｋとの論理積に従った信号ｅ
に基づいて点弧パルスｍを発生することとしている。In the present embodiment, the ignition pulse m is normally generated according to the ON pulse, and the signal e according to the logical product of the signal d and the signal k is generated when the partial turn-off occurs.
The firing pulse m is generated based on
【００２４】本実施例によれば、前記実施例と同様に、
部分ターンオフが発生した場合、最初にターンオフした
サイリスタＳｉに印加される順電圧の微分信号によって
点弧パルスが出力されるので、サイリスタを迅速に保護
することができる。According to this embodiment, similar to the above embodiment,
When the partial turn-off occurs, the firing pulse is output by the differential signal of the forward voltage applied to the thyristor Si turned off first, so that the thyristor can be protected quickly.
【００２５】また前記各実施例においては、電力変換器
を構成する素子としてサイリスタを用いたものについて
述べたが、電力変換器を構成する素子として他のスイッ
チング素子を用いたものにも前記各実施例を適用するこ
とができる。Further, in each of the above-mentioned embodiments, the one using the thyristor as the element constituting the power converter has been described, but the above-mentioned each embodiment is also applied to the one using the other switching element as the element constituting the power converter. Examples can be applied.
【００２６】[0026]
【発明の効果】以上説明したように、本発明によれば、
直列接続された複数のサイリスタまたはスイッチング素
子に印加される順電圧を検出し、各順電圧検出信号をそ
れぞれ微分し、微分した信号の論理和を基に点弧パルス
を発生するようにしたため、いずれかの順電圧検出系が
故障したりあるいは順電圧検出時間が短かくてもサイリ
スタまたはスイッチング素子を部分ターンオフから保護
することができ、正常な状態で運転を継続することがで
きる。As described above, according to the present invention,
The forward voltage applied to multiple thyristors or switching elements connected in series is detected, each forward voltage detection signal is differentiated, and the firing pulse is generated based on the logical sum of the differentiated signals. Even if the forward voltage detection system fails or the forward voltage detection time is short, the thyristor or the switching element can be protected from partial turn-off, and the operation can be continued in a normal state.
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】図１の通常運転時の作用を説明するための波形
図である。FIG. 2 is a waveform diagram for explaining the operation during normal operation in FIG.
【図３】図１に示す装置の順電圧検出系の故障時の作用
を説明するための波形図である。FIG. 3 is a waveform diagram for explaining the action when the forward voltage detection system of the device shown in FIG. 1 fails.
【図４】図１に示す装置に部分ターンオフが生じたとき
の作用を説明するための波形図である。FIG. 4 is a waveform diagram for explaining an operation when a partial turn-off occurs in the device shown in FIG.
【図５】本発明の他の実施例を示す構成図である。FIG. 5 is a configuration diagram showing another embodiment of the present invention.
１０ サイリスタ変換器 １２ アーム １４ ＯＲ回路 １８ 多数決論理回路 ２０ ＯＲ回路 ２２ ＡＮＤ回路 ２４，２６ フリップフロップ ３０ 逆電圧検出回路 ３２ パルス発生器 Ｓ１…Ｓｎ サイリスタ ＦＶ１…ＦＶｎ 順電圧検出回路 Ｄ１…Ｄｎ 微分回路 10 thyristor converter 12 arm 14 OR circuit 18 majority logic circuit 20 OR circuit 22 AND circuit 24, 26 flip-flop 30 reverse voltage detection circuit 32 pulse generator S1 ... Sn thyristor FV1 ... FVn forward voltage detection circuit D1 ... Dn differentiating circuit
【手続補正書】[Procedure amendment]
【提出日】平成４年９月２８日[Submission date] September 28, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】図１の通常運転時の作用を説明するための波形
図である。FIG. 2 is a waveform diagram for explaining the operation during normal operation in FIG.
【図３】図１に示す装置の順電圧検出系の故障時の作用
を説明するための波形図である。FIG. 3 is a waveform diagram for explaining the action when the forward voltage detection system of the device shown in FIG. 1 fails.
【図４】図１に示す装置に部分ターンオフが生じたとき
の作用を説明するための波形図である。FIG. 4 is a waveform diagram for explaining an operation when a partial turn-off occurs in the device shown in FIG.
【図５】本発明の他の実施例を示す構成図である。FIG. 5 is a configuration diagram showing another embodiment of the present invention.
【符号の説明】 １０ サイリスタ変換器 １２ アーム １４ ＯＲ回路 １８ 多数決論理回路 ２０ ＯＲ回路 ２２ ＡＮＤ回路 ２４、２６ フリップフロップ ３０ 逆電圧検出回路 ３２ パルス発生器 Ｓ１…Ｓｎ サイリスタ ＦＶ１…ＦＶｎ 順電圧検出回路 Ｄ１…Ｄｎ 微分回路[Description of Reference Signs] 10 thyristor converter 12 arm 14 OR circuit 18 majority logic circuit 20 OR circuit 22 AND circuit 24, 26 flip-flop 30 reverse voltage detection circuit 32 pulse generator S1 ... Sn thyristor FV1 ... FVn forward voltage detection circuit D1 ... Dn differentiating circuit
Claims (6)
接続してなるアームを有するサイリスタ変換器におい
て、前記アームの各サイリスタに印加される順方向電圧
を検出する複数の順電圧検出手段と、各順電圧検出手段
の検出出力を微分する複数の微分手段と、各微分手段の
微分出力の論理和を条件とするパルスを発生する第１論
理和手段と、各順電圧検出手段の検出出力群の中から特
定の検出出力を複数個取り込み、これら検出出力の多数
決に従った信号を出力する多数決論理手段と、第１論理
和手段の出力と多数決論理手段の出力との論理和に従っ
たパルスを発生する第２論理和手段と、前記アームのサ
イリスタ群のうち少なくとも一つのサイリスタに逆電圧
が印加されたことを検出する逆電圧検出手段と、逆電圧
検出手段の検出出力の発生を条件にオンパルスとオフパ
ルスに従ってサイリスタの導通期間を規定するための点
弧パルス指令信号を出力する点弧パルス指令手段と、点
弧パルス指令信号と第２論理和手段の出力パルスとの論
理積に従った点弧パルスを発生する点弧パルス発生手段
とを備えていることを特徴とするサイリスタ変換器の制
御装置。1. A thyristor converter having an arm formed by connecting at least a plurality of thyristors in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each thyristor of the arm, and each forward voltage detecting means. A plurality of differentiating means for differentiating the detection output of the voltage detecting means, a first logical sum means for generating a pulse on condition of the logical sum of the differentiating outputs of the differentiating means, and a detection output group of the forward voltage detecting means A plurality of specific detection outputs are fetched from the plurality of detection outputs, and a pulse is generated in accordance with the logical sum of the majority logic means for outputting a signal according to the majority decision of these detection outputs and the output of the first OR means and the output of the majority logic means. Second OR means, a reverse voltage detecting means for detecting that a reverse voltage is applied to at least one thyristor of the thyristor group of the arm, and a detection output of the reverse voltage detecting means. An ignition pulse command means for outputting an ignition pulse command signal for defining the conduction period of the thyristor according to an on-pulse and an off-pulse under the condition of generation, and a logical product of the ignition pulse command signal and the output pulse of the second OR means. And a firing pulse generating means for generating a firing pulse according to the above.
接続してなるアームを有するサイリスタ変換器におい
て、前記アームの各サイリスタに印加される順方向電圧
を検出する複数の順電圧検出手段と、各順電圧検出手段
の検出出力を微分する複数の微分手段と、各微分手段の
微分出力の論理和を条件とするパルスを発生する論理和
手段と、前記アームのサイリスタ群のうち少なくとも一
つのサイリスタに逆電圧が印加されたことを検出する逆
電圧検出手段と、逆電圧検出手段の検出出力の発生を条
件にオンパルスとオフパルスに従ってサイリスタの導通
期間を規定するための点弧パルス指令信号を出力する点
弧パルス指令手段と、論理和手段の出力信号と点弧パル
ス指令信号との論理積を条件に従ったパルスを発生する
論理積手段と、論理積手段の出力パルスとオンパルスと
の論理和に従った点弧パルスを発生する点弧パルス発生
手段とを備えていることを特徴とするサイリスタ変換器
の制御装置。2. A thyristor converter having an arm formed by connecting at least a plurality of thyristors in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each thyristor of the arm, and each forward voltage detecting means. A plurality of differentiating means for differentiating the detection output of the voltage detecting means, a logical sum means for generating a pulse on the condition of the logical sum of the differential outputs of the differentiating means, and an inverse of at least one thyristor of the thyristor group of the arm. Reverse voltage detecting means for detecting that a voltage has been applied, and ignition for outputting an ignition pulse command signal for defining the conduction period of the thyristor according to an on pulse and an off pulse on condition that the detection output of the reverse voltage detecting means is generated. A pulse command means, a logical product means for generating a pulse according to the logical product of the output signal of the logical sum means and the firing pulse command signal, and a logical product A control device for a thyristor converter, comprising: an ignition pulse generating means for generating an ignition pulse according to a logical sum of an output pulse of the means and an ON pulse.
接続してなるアームを有するサイリスタ変換器におい
て、前記アームの各サイリスタに印加される順方向電圧
を検出する複数の順電圧検出手段と、各順電圧検出手段
の検出出力を微分する複数の微分手段と、各微分手段の
微分出力の論理和を条件とするパルスを発生する論理和
手段と、前記アームのサイリスタ群のうち少なくとも一
つのサイリスタに逆電圧が印加されたことを検出する逆
電圧検出手段と、逆電圧検出手段の検出出力の発生を条
件にオンパルスとオフパルスに従ってサイリスタの導通
期間を規定するための点弧パルス指令信号を出力する点
弧パルス指令手段と、点弧パルス指令信号と論理和手段
の出力パルスとの論理積に従った点弧パルスを発生する
点弧パルス発生手段とを備えていることを特徴とするサ
イリスタ変換器の制御装置。3. A thyristor converter having an arm formed by connecting at least a plurality of thyristors in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each thyristor of the arm, and each forward voltage detecting means. A plurality of differentiating means for differentiating the detection output of the voltage detecting means, a logical sum means for generating a pulse on the condition of the logical sum of the differential outputs of the differentiating means, and an inverse of at least one thyristor of the thyristor group of the arm. Reverse voltage detecting means for detecting that a voltage has been applied, and ignition for outputting an ignition pulse command signal for defining the conduction period of the thyristor according to an on pulse and an off pulse on condition that the detection output of the reverse voltage detecting means is generated. Pulse command means, and ignition pulse generation means for generating an ignition pulse according to the logical product of the ignition pulse command signal and the output pulse of the logical sum means. A thyristor converter control device comprising:
直列に接続してなるアームを有する電力変換器におい
て、前記アームの各スイッチング素子に印加される順方
向電圧を検出する複数の順電圧検出手段と、各順電圧検
出手段の検出出力を微分する複数の微分手段と、各微分
手段の微分出力の論理和を条件とするパルスを発生する
第１論理和手段と、各順電圧検出手段の検出出力群の中
から特定の検出出力を複数個取り込み、これら検出出力
の多数決に従った信号を出力する多数決論理手段と、第
１論理和手段の出力と多数決論理手段の出力との論理和
に従ったパルスを発生する第２論理和手段と、前記アー
ムのスイッチング素子群のうち少なくとも一つのスイッ
チング素子に逆電圧が印加されたことを検出する逆電圧
検出手段と、逆電圧検出手段の検出出力の発生を条件に
オンパルスとオフパルスに従ってスイッチング素子の導
通期間を規定するための点弧パルス指令信号を出力する
点弧パルス指令手段と、点弧パルス指令信号と第２論理
和手段の出力パルスとの論理積に従った点弧パルスを発
生する点弧パルス発生手段とを備えていることを特徴と
する電力変換器の制御装置。4. A power converter having an arm in which a plurality of switching elements are connected at least in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each switching element of the arm, A plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a first logical sum means for generating a pulse conditioned on the logical sum of the differential output of each differentiating means, and a detection output group of each forward voltage detecting means A plurality of specific detection outputs and outputs a signal according to the majority decision of these detection outputs, and a pulse according to the logical sum of the output of the first logical sum means and the output of the majority decision logic means. And a reverse voltage detecting means for detecting that a reverse voltage is applied to at least one switching element of the switching element group of the arm, and a reverse voltage detecting means. Firing pulse command means for outputting the firing pulse command signal for defining the conduction period of the switching element according to the on-pulse and the off-pulse on the condition that the detection output of the output means is generated, the firing pulse command signal and the second logical sum means. And a firing pulse generating means for generating a firing pulse according to a logical product of the output pulse and the output pulse.
直列に接続してなるアームを有する電力変換器におい
て、前記アームの各スイッチング素子に印加される順方
向電圧を検出する複数の順電圧検出手段と、各順電圧検
出手段の検出出力を微分する複数の微分手段と、各微分
手段の微分出力の論理和を条件とするパルスを発生する
論理和手段と、前記アームのスイッチング素子群のうち
少なくとも一つのスイッチング素子に逆電圧が印加され
たことを検出する逆電圧検出手段と、逆電圧検出手段の
検出出力の発生を条件にオンパルスとオフパルスに従っ
てスイッチング素子の導通期間を規定するための点弧パ
ルス指令信号を出力する点弧パルス指令手段と、論理和
手段の出力信号と点弧パルス指令信号との論理積を条件
に従ったパルスを発生する論理積手段と、論理積手段の
出力パルスとオンパルスとの論理和に従った点弧パルス
を発生する点弧パルス発生手段とを備えていることを特
徴とする電力変換器の制御装置。5. A power converter having an arm in which a plurality of switching elements are connected at least in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each switching element of the arm, At least one of a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse conditioned on the logical sum of the differential output of each differentiating means, and a switching element group of the arm Reverse voltage detection means for detecting that a reverse voltage is applied to the switching element, and an ignition pulse command signal for defining the conduction period of the switching element according to an on pulse and an off pulse on condition that the detection output of the reverse voltage detection means is generated. Generates a pulse according to the condition of the logical product of the ignition pulse command means for outputting And a firing pulse generation means for generating a firing pulse according to the logical sum of the output pulse of the AND means and the ON pulse.
直列に接続してなるアームを有する電力変換器におい
て、前記アームの各スイッチング素子に印加される順方
向電圧を検出する複数の順電圧検出手段と、各順電圧検
出手段の検出出力を微分する複数の微分手段と、各微分
手段の微分出力の論理和を条件とするパルスを発生する
論理和手段と、前記アームのスイッチング素子群のうち
少なくとも一つのスイッチング素子に逆電圧が印加され
たことを検出する逆電圧検出手段と、逆電圧検出手段の
検出出力の発生を条件にオンパルスとオフパルスに従っ
てスイッチング素子の導通期間を規定するための点弧パ
ルス指令信号を出力する点弧パルス指令手段と、点弧パ
ルス指令信号と論理和手段の出力パルスとの論理積に従
った点弧パルスを発生する点弧パルス発生手段とを備え
ていることを特徴とする電力変換器の制御装置。6. A power converter having an arm in which a plurality of switching elements are connected at least in series, and a plurality of forward voltage detecting means for detecting a forward voltage applied to each switching element of the arm, At least one of a plurality of differentiating means for differentiating the detection output of each forward voltage detecting means, a logical sum means for generating a pulse conditioned on the logical sum of the differential output of each differentiating means, and a switching element group of the arm Reverse voltage detection means for detecting that a reverse voltage is applied to the switching element, and an ignition pulse command signal for defining the conduction period of the switching element according to an on pulse and an off pulse on condition that the detection output of the reverse voltage detection means is generated. Generates a firing pulse in accordance with the logical product of the firing pulse command means for outputting and the firing pulse command signal and the output pulse of the logical sum means. A control device for a power converter, which comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107457A JP3120183B2 (en) | 1991-05-13 | 1991-05-13 | Control device for thyristor converter and control device for power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107457A JP3120183B2 (en) | 1991-05-13 | 1991-05-13 | Control device for thyristor converter and control device for power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252729A true JPH05252729A (en) | 1993-09-28 |
| JP3120183B2 JP3120183B2 (en) | 2000-12-25 |
Family
ID=14459659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03107457A Expired - Fee Related JP3120183B2 (en) | 1991-05-13 | 1991-05-13 | Control device for thyristor converter and control device for power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120183B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074888A (en) * | 2004-09-01 | 2006-03-16 | Toshiba Mitsubishi-Electric Industrial System Corp | Gate control device of thyristor |
| JP2013016461A (en) * | 2011-07-06 | 2013-01-24 | Macroblock Inc | Automatic selection holding current circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7380819B1 (en) | 2022-12-06 | 2023-11-15 | フジテック株式会社 | Elevator work car device |
-
1991
- 1991-05-13 JP JP03107457A patent/JP3120183B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074888A (en) * | 2004-09-01 | 2006-03-16 | Toshiba Mitsubishi-Electric Industrial System Corp | Gate control device of thyristor |
| JP2013016461A (en) * | 2011-07-06 | 2013-01-24 | Macroblock Inc | Automatic selection holding current circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120183B2 (en) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051394A (en) | Zero crossing ac relay control circuit | |
| EP0458511B1 (en) | Thyristor protection method and apparatus | |
| JPS5843993B2 (en) | Control circuit for high voltage thyristor rectifier | |
| JPH05252729A (en) | Controller for thyristor converter and controller for power converter | |
| JPS6142512B2 (en) | ||
| TW334635B (en) | Skew logic circuit device | |
| EP0225618B1 (en) | Protection circuit for a thyristor converter | |
| US4047055A (en) | Line control unit for teleprinters | |
| US5434772A (en) | Control device for thyristor converter | |
| USRE25867E (en) | Diode pulse gating circuit | |
| EP0373703A3 (en) | Pulse generator circuit arrangement | |
| GB2182814A (en) | Pulse shaping and delay circuit | |
| JPH0294812A (en) | Switch circuit | |
| JP2966152B2 (en) | Protection device for thyristor converter | |
| EP0120103A1 (en) | Circuit for preventing two or more ac switches from conducting simultaneously | |
| KR20010079511A (en) | Circuit for determining the time difference between two edges of a first and of a second digital signal | |
| SU486462A1 (en) | Pulse trainer | |
| KR0133393Y1 (en) | Sequence control circuit of pulral electric relay | |
| SU1488806A1 (en) | Unit for shaping interlock signal in case of switching power supply unit on/off | |
| KR940001491Y1 (en) | Output multi-function circuit of switch | |
| JPH01126018A (en) | Logic circuit | |
| JP2708987B2 (en) | Signal transmission equipment | |
| JPS63178757A (en) | Control device for gate | |
| JPS6194562A (en) | Defect monitor for thyristor | |
| JPH03270634A (en) | Distance relay device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091020 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101020 |
|
| LAPS | Cancellation because of no payment of annual fees |