JPH05244400A - Binarizing device - Google Patents

Binarizing device

Info

Publication number
JPH05244400A
JPH05244400A JP4039745A JP3974592A JPH05244400A JP H05244400 A JPH05244400 A JP H05244400A JP 4039745 A JP4039745 A JP 4039745A JP 3974592 A JP3974592 A JP 3974592A JP H05244400 A JPH05244400 A JP H05244400A
Authority
JP
Japan
Prior art keywords
dither
dither pattern
matrix
sub
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4039745A
Other languages
Japanese (ja)
Inventor
Takeshi Onodera
健 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4039745A priority Critical patent/JPH05244400A/en
Publication of JPH05244400A publication Critical patent/JPH05244400A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Abstract

PURPOSE:To extend plotting by means of a dither pattern at high speed by permitting the dither pattern to be the aggregation of plural submatrixes and permitting the screen angle to be different from the respective matrixes. CONSTITUTION:The dither pattern stored in a dither pattern ROM 5 is the 16X16 dither pattern of the 0 deg. screen angle. Its inside is constituted of 25 sub- matrixes with 14 deg. screen angle. Thus, plotting by the dither pattern is extended at high speed. The dither pattern is the 16X16 sub-matrix dither pattern where the 4X4 sub-matrixes are arranged in 4X 4. The paint-out order of dots inside the respective sub-matrixes is the fatten-type dither matrix. In the meantime, the paint-out order of the dots in the respective sub-matrixes is the bayer-type one. Thus, a binary output picture with high resolution and superior multilevel property is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディザマトリクスパタ
ーンを用いて多値入力データを2値化して出力する2値
化装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a binarizing device which binarizes multi-valued input data using a dither matrix pattern and outputs the binarized data.

【0002】[0002]

【従来の技術】(1)ディザマトリクスにスクリーン角
をつけた方が画像品位が向上することが一般に知られて
いる。特に、カラー画像においては、Y(イエロー)を
0°、M(マゼンタ)を45°、C(シアン)を105
°、K(ブラック)を15°とするのがよいとされてい
る。例えば、fatten型ディザマトリクスに−14
°のスクリーン角をつけた場合、図6に示すようなディ
ザマトリクスになる。
2. Description of the Related Art (1) It is generally known that a screen angle is improved in a dither matrix to improve image quality. Particularly, in a color image, Y (yellow) is 0 °, M (magenta) is 45 °, and C (cyan) is 105 °.
It is said that it is good to set the angle K and the black (black) to 15 °. For example, -14 is added to the fatten type dither matrix.
With a screen angle of °, the dither matrix is as shown in FIG.

【0003】一方、ディザマトリクスとしてサブマトリ
クスディザパターンを使用した方が一般に解像度,階調
性ともに優れた画像が得られることが知られている。図
6に示すディザパターンをサブマトリクスディザパター
ンに変更した例を図7に示す。
On the other hand, it is generally known that an image excellent in resolution and gradation can be obtained by using a sub-matrix dither pattern as the dither matrix. FIG. 7 shows an example in which the dither pattern shown in FIG. 6 is changed to a sub-matrix dither pattern.

【0004】(2)従来、この種の2値化装置のディザ
マトリクスパターンは、8×8ディザマトリクスを使用
し、その内部はfatten型と呼ばれる図8に示すよ
うな中心部から円形にふくらんでドットが増えていく形
のディザマトリスクや、Bayer型と呼ばれる図9に
示すような最もドット密度の小さい場所にドットをうめ
ていく形のディザマトリクスが使用されている。
(2) Conventionally, the dither matrix pattern of this type of binarization device uses an 8 × 8 dither matrix, and the inside of the dither matrix pattern is called a fatten type and bulges in a circular shape from the center as shown in FIG. A dither matrix having an increasing number of dots and a dither matrix called a Bayer type in which dots are filled in a place having the smallest dot density as shown in FIG. 9 are used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記
(1)の例では、これらのディザパターンは全体的に角
度がついているため、位置によるパターンの算出が難し
い。
However, in the above example (1), since these dither patterns are angled as a whole, it is difficult to calculate the pattern based on the position.

【0006】図10は図6図示スクリーン角付ディザマ
トリスクパターンの配置を示す図である。
FIG. 10 is a view showing the arrangement of the dither matrisk pattern with the screen corners shown in FIG.

【0007】例えば、ディザパターンの黒丸の位置を
注目すると、同じパターンが同一y座標上では34ドッ
トおきに出現し、当該y座標の2ドット左に8ドットず
れて出現する。
For example, paying attention to the position of the black circle of the dither pattern, the same pattern appears every 34 dots on the same y coordinate, and appears two dots to the left of the y coordinate with a shift of 8 dots.

【0008】したがって、(x+4y)%34(ただ
し、yは偶数)式および(x+4(y−1))%34
(ただし、yは奇数)式によって黒丸列とバツ印列のデ
ィザパターンを求める必要がある。
Therefore, the expression (x + 4y)% 34 (where y is an even number) and (x + 4 (y-1))% 34
(However, y is an odd number) It is necessary to obtain the dither patterns for the black circles and the cross marks.

【0009】また、上記(2)の例では、fatten
型の場合、解像度が充分高くないと円形を構成する網点
が目立ち、解像性の低い画像しか得られない。他方、B
ayer型の場合、塗りつぶされたドットと濃度が直線
関係になく、低濃度部分が濃く出る傾向があり、また、
画像もざらざらした画像になってしまう。
Further, in the example of (2) above, fatten
In the case of the mold, unless the resolution is sufficiently high, halftone dots forming a circle are conspicuous and only an image with low resolution can be obtained. On the other hand, B
In the case of the ayer type, the filled dot and the density are not in a linear relationship, and the low density part tends to appear darker.
The image will also be rough.

【0010】一方、ディザマトリクス方式において、階
調性を向上させるためには、そのマトリクスのサイズを
大きくしてマトリクスを構成するドット数を増やしてや
る必要があるが、マトリクスサイズを大きくすると、画
像の解像度が低下するという問題点がある。
On the other hand, in the dither matrix method, in order to improve the gradation, it is necessary to increase the size of the matrix to increase the number of dots forming the matrix. However, there is a problem that the resolution of is reduced.

【0011】このような問題点を解決するディザマトリ
クスとしては、図11に示すサブマトリクス型ディザマ
トリクスが提案されている。このディザマトリクスを用
いる方式は8×8ディザマトリクスを(4×4サブマト
リクス)×4に分解し、各サブマトリクス内で解像度
を、全マトリクスで階調性を保つ方式である。
As a dither matrix for solving such a problem, a sub-matrix type dither matrix shown in FIG. 11 has been proposed. The system using this dither matrix is a system in which an 8 × 8 dither matrix is decomposed into (4 × 4 sub-matrix) × 4, and resolution is maintained in each sub-matrix and gradation is maintained in all the matrices.

【0012】本発明の目的は、上記のような問題点を解
決し、ディザパターンによる描画展開を高速化すること
ができ、解像度が高くかつ階調性に優れた2値出力画像
を得ることができる2値化装置を提供することにある。
An object of the present invention is to solve the above-mentioned problems, to speed up drawing development using a dither pattern, and to obtain a binary output image having high resolution and excellent gradation. The object of the present invention is to provide a binarization device capable of performing the above.

【0013】[0013]

【課題を解決するための手段】このような目的を達成す
るため、本発明は、ディザパターンを用いて多値入力デ
ータを2値化する2値化装置において、前記ディザパタ
ーンは複数のサブマトリクスの集合であり、そのスクリ
ーン角が前記個々のサブマトリクスと異なることを特徴
とする。
In order to achieve such an object, the present invention provides a binarization device for binarizing multi-valued input data using a dither pattern, wherein the dither pattern has a plurality of sub-matrices. And the screen angle is different from that of the individual sub-matrices.

【0014】また、本発明は、複数のマトリクスが集合
したディザパターンを用いて多値入力データを2値化す
る2値化装置において、fatten型のディザパター
ンで作られた個々のマトリクスをBayer型マトリク
スに従って順次選択する選択手段を備えたことを特徴と
する。
Further, according to the present invention, in a binarizing device for binarizing multivalued input data by using a dither pattern in which a plurality of matrices are aggregated, each matrix formed by a fatten type dither pattern is a Bayer type. It is characterized in that it is provided with a selection means for sequentially selecting according to a matrix.

【0015】[0015]

【作用】本発明では、ディザパターンを複数のサブマト
リクスの集合とし、そのスクリーン角を前記個々のサブ
マトリクスと異なるようにしたので、ディザパターンに
よる描画展開を高速化できる。
In the present invention, the dither pattern is a set of a plurality of sub-matrices, and the screen angle thereof is different from that of the individual sub-matrices. Therefore, the drawing development by the dither pattern can be speeded up.

【0016】また、本発明では、fatten型のディ
ザパターンで作られた個々のマトリクスをBayer型
マトリクスに従って順次選択するようにしたので、解像
度が高くかつ階調性に優れた2値出力画像を得ることが
できる。
Further, according to the present invention, the individual matrices formed by the fatten type dither pattern are sequentially selected in accordance with the Bayer type matrix, so that a binary output image having high resolution and excellent gradation can be obtained. be able to.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】第1実施例 図1は本発明の第1実施例に係る2値化装置のブロック
図である。
First Embodiment FIG. 1 is a block diagram of a binarizing device according to a first embodiment of the present invention.

【0019】図1において、1は本体である。2はCP
Uで、後述するプログラムに従って全体の制御を行うも
のである。3は入力バッファで、入力多値データを一時
的に蓄えるものである。4はプログラムROMで、CP
U2が実行する一連の制御手順(プログラム)等が格納
されている。5はディザマトリクスパターンROMで、
後述する2値化用のディザマトリクスパターンが格納さ
れている。6はRAMで、内部にはディザパターン5に
よって2値化されたデータを格納する1ラスタ分のビッ
トマップメモリ6aと、入力データの現在の座標位置を
格納するx,yアドレス6bとを含み、CPU2がプロ
グラムを実行する際にワークエリアとして使用されてい
る。7は出力バッファで、2値化されたビットマップ6
aを出力する際に一時的に出力データが蓄えられてい
る。
In FIG. 1, reference numeral 1 is a main body. 2 is CP
In U, the overall control is performed according to a program described later. An input buffer 3 temporarily stores input multi-valued data. 4 is a program ROM, CP
A series of control procedures (programs) executed by U2 are stored. 5 is a dither matrix pattern ROM,
A dither matrix pattern for binarization described later is stored. Reference numeral 6 denotes a RAM, which internally includes a bitmap memory 6a for one raster which stores the data binarized by the dither pattern 5 and an x, y address 6b which stores the current coordinate position of the input data. It is used as a work area when the CPU 2 executes a program. 7 is an output buffer, which is a binarized bitmap 6
Output data is temporarily stored when a is output.

【0020】ディザパターンROM5に格納されるディ
ザパターンは、図2に示すように、16×16ディザパ
ターンで、内部は約14°の角度のついた25個のサブ
マトリクスにより構成されている。ただし、パターンa
とj,fとo,kとt,pとy,bとu,cとv,dと
w,eとxは、それぞれ隣りのディザパターンと合わせ
て1つのパターンとなるので、その分を除くと17個の
サブマトリクスにより構成されることになる。
As shown in FIG. 2, the dither pattern stored in the dither pattern ROM 5 is a 16 × 16 dither pattern, and the inside is composed of 25 sub-matrices with an angle of about 14 °. However, pattern a
And j, f and o, k and t, p and y, b and u, c and v, d and w, and e and x form one pattern together with the adjacent dither patterns. If excluded, it is composed of 17 sub-matrices.

【0021】このように、このサブマトリクスディザパ
ターンは、個々のサブマトリクスに約14°のスクリー
ン角がついているが、全体の16×16ディザパターン
としてはスクリーン角0°であり、ディザパターンの各
サブマトリクスは隣りのサブマトリクスディザときっち
り組み合わされるように構成されている。
Thus, in this sub-matrix dither pattern, each sub-matrix has a screen angle of about 14 °, but the overall 16 × 16 dither pattern has a screen angle of 0 °, and each dither pattern has a screen angle of 0 °. The sub-matrixes are constructed so that they are properly combined with the adjacent sub-matrix dithers.

【0022】図3は図1に示すプログラムROM4に格
納される制御プログラムを示すフローチャートである。
FIG. 3 is a flow chart showing a control program stored in the program ROM 4 shown in FIG.

【0023】まず、図示しない電源装置から電力が供給
されると、ステップS1で入力データのx,yアドレス
6bを各々0に初期化し、さらに、データ格納ビットマ
ップ6aを全て0にクリアする。次に、ステップS2で
入力バッファ3を介して1画素分の多値画像データを受
けとり、ステップS3で入力データのx,yアドレス6
bからその位置に対応するディザパターン5の閾値を求
める。本実施例のディザパターンは、16×16なので
x%16,y%16を計算することによって簡単に求め
ることができる。次に、ステップS4でこのようにして
求められた閾値と、ステップS2で獲得した画素データ
とを比較し、比較した結果、画素データが閾値より大き
いかあるいは等しい場合は、ステップS5に移行し、ス
テップS5で1ラスタ分のビットマップメモリ6aのx
アドレス位置のビットをON(1)にし、ステップS6
に移行する。
First, when power is supplied from a power supply (not shown), the x and y addresses 6b of the input data are initialized to 0 in step S1 and the data storage bitmap 6a is cleared to 0. Next, in step S2, the multivalued image data for one pixel is received via the input buffer 3, and in step S3, the x, y address 6 of the input data is received.
The threshold value of the dither pattern 5 corresponding to the position is obtained from b. Since the dither pattern of this embodiment is 16 × 16, it can be easily obtained by calculating x% 16 and y% 16. Next, in step S4, the threshold value thus obtained is compared with the pixel data acquired in step S2. If the comparison result shows that the pixel data is greater than or equal to the threshold value, the process proceeds to step S5. In step S5, x in the bitmap memory 6a for one raster
The bit at the address position is turned ON (1), and step S6
Move to.

【0024】他方、画素データが閾値より大きいかある
いは等しくない場合は、ステップS6に移行する。
On the other hand, if the pixel data is greater than or not equal to the threshold value, the process proceeds to step S6.

【0025】ステップS6で、xアドレスに1を加算
し、ステップS7で予め設定された画像幅画素数とxア
ドレスとを比較する。比較した結果、画像幅画素数がx
アドレスと等しいかあるいは大きければ、ステップS8
でxアドレスを0に初期化するとともに、yアドレスに
1を加算する。そして、ステップS9で格納された1ラ
スタ分のビットマップデータ6aを出力バッファ7を介
して出力し、ビットマップメモリ6aを0クリアし、ス
テップS2に戻る。以後、これらのフローを繰り返す。
In step S6, 1 is added to the x address, and in step S7, the preset image width pixel number is compared with the x address. As a result of comparison, the image width pixel number is x
If it is equal to or larger than the address, step S8
The x address is initialized to 0 and the y address is incremented by 1. Then, the bitmap data 6a for one raster stored in step S9 is output via the output buffer 7, the bitmap memory 6a is cleared to 0, and the process returns to step S2. After that, these flows are repeated.

【0026】本実施例では、ディザパターンは0°のデ
ィザパターンに対し約14°のサブマトリクスを有する
16×16マトリクスの例を説明したが、角度が異なれ
ばどのような組み合わせであっても良い。しかし、処理
速度の利点を考えるとディザパターンは0°が望まし
く、また、サイズも16×16または32×32が望ま
しい。
In this embodiment, the dither pattern is a 16 × 16 matrix having a sub-matrix of about 14 ° with respect to a dither pattern of 0 °, but any combination may be used as long as the angles are different. . However, considering the advantage of the processing speed, the dither pattern is preferably 0 °, and the size is also preferably 16 × 16 or 32 × 32.

【0027】第2実施例 本実施例は第1実施例との比較で言えば、用いるディザ
パターンとディザパターンの閾値の算出方法が相違す
る。
Second Embodiment This embodiment is different from the first embodiment in that the dither pattern used and the threshold value calculation method for the dither pattern are different.

【0028】本実施例では、ディザパターンROM5に
格納されるディザパターンは、図4に示すように、4×
4サブマトリクスを4×4個並べた16×16サブマト
リクスディザパターンであり、各サブマトリクス内にお
けるドットの塗りつぶし順位は、図4の左上に示すよう
にfatten型ディザマトリクスをとっている。他
方、各サブマトリクスの塗りつぶし順位は、1〜16の
Bayer型をとっている。順位を示す数字1〜16は
図4に丸で囲んで示す。したがって、最終的な16×1
6ディザパターンは図5に示すようになる。
In this embodiment, the dither pattern stored in the dither pattern ROM 5 is 4 × as shown in FIG.
This is a 16 × 16 sub-matrix dither pattern in which 4 × 4 4 sub-matrices are arranged, and the filling order of dots in each sub-matrix is a fatten type dither matrix as shown in the upper left of FIG. On the other hand, the filling order of each sub-matrix is a Bayer type of 1-16. The numbers 1 to 16 indicating the order are shown in a circle in FIG. Therefore, the final 16 × 1
The 6-dither pattern is as shown in FIG.

【0029】本実施例においてプログラムROM4に格
納される制御プログラムと第1実施例においてプログラ
ムROM4に格納される制御プログラムとを比較する
と、図3に示すステップS3のみが相違する。
Comparing the control program stored in the program ROM 4 in this embodiment with the control program stored in the program ROM 4 in the first embodiment, only step S3 shown in FIG. 3 is different.

【0030】すなわち、図5を参照して説明すると、こ
のx,yアドレス位置に相等する閾値は(x%パターン
幅,y%パターン高)のディザパターン位置の値とな
り、x=0,y=0の場合は193、x=15,y=3
0の場合は15%16=15,30%16=14から
(15,14)→22となる。このようにして求められ
た閾値と、ステップS2で獲得した画素データとをステ
ップS4で比較する。
That is, referring to FIG. 5, the threshold value equivalent to the x and y address positions is the value of the dither pattern position of (x% pattern width, y% pattern height), and x = 0, y = If 0, 193, x = 15, y = 3
In the case of 0, 15% 16 = 15, 30% 16 = 14 and (15,14) → 22. The threshold value thus obtained is compared with the pixel data acquired in step S2 in step S4.

【0031】本実施例では、ディザパターンは4×4サ
ブマトリクスをもつ16×16サブマトリクス型ディザ
パターンを用いる例を説明したが、サブマトリクスのサ
イズや全体のディザパターンのサイズに制限はない。た
だし、300dpi程度の画像に対しては、各サブマト
リクスは4×4程度、ディザパターンサイズは16×1
6もしくは32×32の2n (n≧1)のマトリクスサ
イズとすることで処理速度を向上させることができると
ともに、画質上最も好ましい画像を出力できる。
In this embodiment, the example in which the dither pattern is a 16 × 16 submatrix type dither pattern having a 4 × 4 submatrix has been described, but the size of the submatrix or the size of the entire dither pattern is not limited. However, for an image of about 300 dpi, each sub-matrix is about 4 × 4, and the dither pattern size is 16 × 1.
By setting the matrix size to 6 or 32 × 32 2 n (n ≧ 1), the processing speed can be improved and the most preferable image can be output.

【0032】なお、第1,第2実施例では、1色の画像
データの2値化装置について説明したが、2色以上の画
像データの2値化装置で良いことは勿論である。その場
合、各色のディザパターンは同一であっても、別々であ
っても良い。
In the first and second embodiments, the binarizing device for image data of one color has been described, but it goes without saying that the binarizing device for image data of two or more colors may be used. In that case, the dither patterns of the respective colors may be the same or different.

【0033】また、第1,第2実施例に係る2値化装置
は、単独でも、CRT,プリンタ等に付属した装置であ
っても良い。
Further, the binarizing device according to the first and second embodiments may be a single device or a device attached to a CRT, a printer or the like.

【0034】さらに、第1,第2実施例では、2値化プ
ロセスをソフトウエアを用いて行う例を説明したが、ハ
ードウエアで行うようにしても良い。その場合、処理速
度が向上する。
Furthermore, in the first and second embodiments, an example in which the binarization process is performed using software has been described, but it may be performed using hardware. In that case, the processing speed is improved.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
ディザパターンを複数のサブマトリクスの集合で構成
し、個々のサブマトリクスと当該ディザパターンのスク
リーン角を異なる角度にしたので、ディザパターンによ
る描画展開を高速化する効果がある。
As described above, according to the present invention,
Since the dither pattern is composed of a set of a plurality of sub-matrices and the screen angles of the individual sub-matrices and the dither pattern are set to different angles, there is an effect of speeding up drawing development by the dither pattern.

【0036】また、fatten型のディザパターンで
作られた個々のマトリクスをBayer型マトリクスに
従って順次選択するようにしたので、解像度が高くかつ
階調性に優れた2値出力画像を得ることができるという
効果がある。
Further, since the individual matrices formed by the fatten type dither pattern are sequentially selected according to the Bayer type matrix, it is possible to obtain a binary output image having high resolution and excellent gradation. effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】第1実施例に係るディザマトリクスの一例を示
す図である。
FIG. 2 is a diagram showing an example of a dither matrix according to the first embodiment.

【図3】図1図示プログラムROM4に格納される制御
プログラムの一例を示すフローチャートである。
FIG. 3 is a flowchart showing an example of a control program stored in a program ROM 4 shown in FIG.

【図4】第2実施例に係るディザマトリクスの一例を示
す図である。
FIG. 4 is a diagram showing an example of a dither matrix according to a second embodiment.

【図5】図4図示ディザパターンの最終的なディザパタ
ーンを示す図である。
5 is a diagram showing a final dither pattern of the dither pattern shown in FIG. 4;

【図6】14°のスクリーン角をつけたfatten型
ディザマトリクスの従来例を示す図である。
FIG. 6 is a diagram showing a conventional example of a fatten type dither matrix with a screen angle of 14 °.

【図7】図6図示ディザマトリクスをサブマトリクス型
ディザマトリクスに変更した例を示す図である。
7 is a diagram showing an example in which the dither matrix shown in FIG. 6 is changed to a sub-matrix type dither matrix.

【図8】fatten型ディザマトリクスの従来例を示
す図である。
FIG. 8 is a diagram showing a conventional example of a fatten type dither matrix.

【図9】Bayer型ディザマトリクスの従来例を示す
図である。
FIG. 9 is a diagram showing a conventional example of a Bayer type dither matrix.

【図10】図6図示fatten型ディザマトリクスの
配置例を示す図である。
FIG. 10 is a diagram showing an arrangement example of the fatten type dither matrix shown in FIG. 6;

【図11】サブマトリクス型ディザマトリクスの従来例
を示す図である。
FIG. 11 is a diagram showing a conventional example of a sub-matrix type dither matrix.

【符号の説明】[Explanation of symbols]

1 本体 2 CPU 3 入力バッファ 4 プログラムROM 5 ディザパターンROM 6 RAM 6a ビットマップメモリ 6b x,yアドレス 7 出力バッファ 1 main body 2 CPU 3 input buffer 4 program ROM 5 dither pattern ROM 6 RAM 6a bitmap memory 6b x, y address 7 output buffer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ディザパターンを用いて多値入力データ
を2値化する2値化装置において、前記ディザパターン
は複数のサブマトリクスの集合であり、そのスクリーン
角が前記個々のサブマトリクスと異なることを特徴とす
る2値化装置。
1. A binarization device for binarizing multi-valued input data using a dither pattern, wherein the dither pattern is a set of a plurality of sub-matrices, and a screen angle thereof is different from the individual sub-matrices. A binarization device characterized by:
【請求項2】 請求項1において、前記ディザパターン
自体はそのスクリーン角が0°であることを特徴とする
2値化装置。
2. The binarizing device according to claim 1, wherein the dither pattern itself has a screen angle of 0 °.
【請求項3】 複数のマトリクスが集合したディザパタ
ーンを用いて多値入力データを2値化する2値化装置に
おいて、 fatten型のディザパターンで作られた個々のマト
リクスをBayer型マトリクスに従って順次選択する
選択手段を備えたことを特徴とする2値化装置。
3. A binarizing device for binarizing multi-valued input data using a dither pattern in which a plurality of matrices are assembled, wherein individual matrices made of fatten type dither patterns are sequentially selected according to a Bayer type matrix. A binarizing device comprising:
JP4039745A 1992-02-26 1992-02-26 Binarizing device Pending JPH05244400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4039745A JPH05244400A (en) 1992-02-26 1992-02-26 Binarizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4039745A JPH05244400A (en) 1992-02-26 1992-02-26 Binarizing device

Publications (1)

Publication Number Publication Date
JPH05244400A true JPH05244400A (en) 1993-09-21

Family

ID=12561506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4039745A Pending JPH05244400A (en) 1992-02-26 1992-02-26 Binarizing device

Country Status (1)

Country Link
JP (1) JPH05244400A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187387B2 (en) 2003-04-30 2007-03-06 Minolta Co., Ltd. Image processing apparatus capable of creating a dither matrix providing improved image quality
WO2007052832A1 (en) * 2005-11-01 2007-05-10 Ricoh Company, Ltd. Dither matrix, image processing method, storage medium, image processing apparatus, image forming apparatus, and image forming system
JP2008126453A (en) * 2006-11-17 2008-06-05 Ricoh Co Ltd Image processing method, program, storage medium, image processor, and image forming apparatus
EP1986855A1 (en) * 2006-02-22 2008-11-05 Ricoh Company, Ltd. Image processing method, recorded matter, program, image processing apparatus, image forming apparatus, image forming system and ink

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187387B2 (en) 2003-04-30 2007-03-06 Minolta Co., Ltd. Image processing apparatus capable of creating a dither matrix providing improved image quality
WO2007052832A1 (en) * 2005-11-01 2007-05-10 Ricoh Company, Ltd. Dither matrix, image processing method, storage medium, image processing apparatus, image forming apparatus, and image forming system
JP2007151089A (en) * 2005-11-01 2007-06-14 Ricoh Co Ltd Dither matrix, image processing method, record, program, image processor, image forming apparatus, and image forming system
EP1946539A1 (en) * 2005-11-01 2008-07-23 Ricoh Company, Ltd. Dither matrix, image processing method, storage medium, image processing apparatus, image forming apparatus, and image forming system
EP1946539A4 (en) * 2005-11-01 2009-04-01 Ricoh Kk Dither matrix, image processing method, storage medium, image processing apparatus, image forming apparatus, and image forming system
US7924465B2 (en) 2005-11-01 2011-04-12 Ricoh Company, Ltd. Dither matrix, image processing method, storage medium, image processing apparatus, image forming apparatus, and image forming system
EP1986855A1 (en) * 2006-02-22 2008-11-05 Ricoh Company, Ltd. Image processing method, recorded matter, program, image processing apparatus, image forming apparatus, image forming system and ink
EP1986855A4 (en) * 2006-02-22 2010-03-31 Ricoh Kk Image processing method, recorded matter, program, image processing apparatus, image forming apparatus, image forming system and ink
US8186793B2 (en) 2006-02-22 2012-05-29 Ricoh Company, Ltd. Image processing method, program, image processing apparatus, image forming apparatus, image forming system
JP2008126453A (en) * 2006-11-17 2008-06-05 Ricoh Co Ltd Image processing method, program, storage medium, image processor, and image forming apparatus

Similar Documents

Publication Publication Date Title
US5201013A (en) Dither processing method
JPH0750752A (en) Method and device for converting picture density
JPS61237574A (en) Generation of halftone image
US8995023B2 (en) Amplification modulation screening method and apparatus
JPH07120414B2 (en) Apparatus and method for generating halftone threshold value of image
JPH09163162A (en) Image processing method and device
JPH07107269A (en) Pixel-error diffusion method
US5259042A (en) Binarization processing method for multivalued image and method to form density pattern for reproducing binary gradations
Chandu et al. Direct multi-bit search (DMS) screen algorithm
JP3698541B2 (en) Pseudo gradation image processing device
JPH09510799A (en) Raster shape converter from multi-level to binary level
JPH05244400A (en) Binarizing device
WO2011057981A1 (en) Method of halftoning an image
JPH08116440A (en) Multilevel image binarizing device
JP3905650B2 (en) Pseudo gradation expression method
JP4010097B2 (en) Image processing apparatus and image processing method, and method for creating threshold matrix for generating halftone image
JP2016127479A (en) Image processor, image forming apparatus, image processing method and program
JP3669081B2 (en) Image processing device
JP6576143B2 (en) Image processing method and image processing apparatus
JP2001326817A (en) Image processing unit
JP2006074809A (en) Image processor and image processing method
US8654401B2 (en) Generating 1-bit image data from multiple-bit image data for producing when printed a dot image with reduced graininess and patterning by freeing image of blocks of adjacent dots with densities below a threshold
JP3501533B2 (en) Color image forming equipment
JPH07264403A (en) Method for generating threshold matrix and method and device for binarizing image
JPH08204958A (en) Image processor