JPH0522987Y2 - - Google Patents

Info

Publication number
JPH0522987Y2
JPH0522987Y2 JP1987191000U JP19100087U JPH0522987Y2 JP H0522987 Y2 JPH0522987 Y2 JP H0522987Y2 JP 1987191000 U JP1987191000 U JP 1987191000U JP 19100087 U JP19100087 U JP 19100087U JP H0522987 Y2 JPH0522987 Y2 JP H0522987Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
resistor
output
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987191000U
Other languages
Japanese (ja)
Other versions
JPH0195827U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987191000U priority Critical patent/JPH0522987Y2/ja
Publication of JPH0195827U publication Critical patent/JPH0195827U/ja
Application granted granted Critical
Publication of JPH0522987Y2 publication Critical patent/JPH0522987Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は降圧インピーダンスにより低電圧化さ
れた電源で駆動され、時限回路で出力リレーを動
作されるタイマ装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a timer device that is driven by a power source whose voltage is lowered by step-down impedance, and whose output relay is operated by a time limit circuit.

〔従来の技術〕[Conventional technology]

比較的高い電源電圧を降圧インピーダンスで降
圧して駆動されるタイマ装置として第3図に示す
ものが知られている。ここで時限回路1は直流電
源2からスイツチ3および2つの降圧抵抗4,5
の直列回路を介して給電するように接続されてい
る。出力リレー6は出力トランジスタ7のコレク
タ・エミツタと直列に接続して両降圧抵抗4,5
の接続点と電源2のマイナス側に接続され、この
トランジスタ7のベースは時限回路1の出力端に
接続されている。
A timer device shown in FIG. 3 is known as a timer device that is driven by lowering a relatively high power supply voltage using a step-down impedance. Here, the timer circuit 1 connects a DC power supply 2 to a switch 3 and two step-down resistors 4 and 5.
connected to supply power through a series circuit. The output relay 6 is connected in series with the collector and emitter of the output transistor 7 and has both step-down resistors 4 and 5.
The base of this transistor 7 is connected to the output terminal of the timer circuit 1.

スイツチ3を投入すると時限回路1が始動し、
計時を始め、所定時間後この時限回路1はタイム
アツプして信号を出力し、トランジスタ7をオン
するから出力リレー6が動作する。
When switch 3 is turned on, timer circuit 1 starts,
After a predetermined period of time has elapsed from the start of time measurement, the time limit circuit 1 outputs a time-up signal and turns on the transistor 7, so that the output relay 6 operates.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

このタイマ装置は比較的電圧の高い直流電源2
を両降圧抵抗4,5で降圧して時限回路1に印加
し、これを駆動している。このため電圧変動率が
高く、時限回路1がタイムアツプしてトランジス
タ7をオンし出力リレー6のコイルに励磁電流が
流れると抵抗4における電圧降下が高くなり、時
限回路1に充分な電流を流すことができなくな
り、時限回路1の動作が不安定になるという問題
があつた。この時限回路1の動作を安定させるた
めに抵抗5の抵抗値を低くし、時限回路1に充分
な電流を供給することもできるが、このようにす
ると抵抗4に流れる電流が大きくなり、この抵抗
4による発熱でタイマ装置を構成する電子部品の
劣化が促進され、タイマ装置の信頼性を損うとい
う問題があつた。
This timer device uses a relatively high voltage DC power source 2.
is stepped down by both step-down resistors 4 and 5 and applied to the timer circuit 1 to drive it. For this reason, the voltage fluctuation rate is high, and when the time limit circuit 1 times up and turns on the transistor 7, causing an exciting current to flow through the coil of the output relay 6, the voltage drop across the resistor 4 becomes high, making it impossible for sufficient current to flow through the time limit circuit 1. There was a problem that the operation of the timer circuit 1 became unstable. In order to stabilize the operation of this timer circuit 1, the resistance value of the resistor 5 can be lowered to supply a sufficient current to the timer circuit 1, but if this is done, the current flowing through the resistor 4 becomes large, and this resistance There was a problem in that the heat generated by No. 4 accelerated the deterioration of the electronic components constituting the timer device, impairing the reliability of the timer device.

本考案の目的は、時限回路がタイムアツプする
しないに関係なく、時限回路に安定した電流を供
給するとともに消費電流が低く、電子部品の熱劣
化の少ない信頼性の高いタイマ装置を提供するこ
とにある。
The purpose of the present invention is to provide a highly reliable timer device that supplies a stable current to a timer circuit regardless of whether the timer circuit times up, has low current consumption, and has little thermal deterioration of electronic components. .

〔問題点を解決するための手段〕[Means for solving problems]

本考案は上述の問題点を解決するため、時間を
計時する時限回路、この時限回路の出力でオンす
る出力トランジスタ、この出力トランジスタがオ
ンすると動作する出力リレーを備え、降圧用イン
ピーダンスを介した電源で駆動されるタイマ装置
において、前記出力リレーが前記時限回路と直列
に接続されるとともに、コレクタ・エミツタが前
記出力リレーと直列に接続されベースが抵抗を介
してコレクタに接続された第1のトランジスタお
よびコレクタが前記第1のトランジスタのベース
に接続されエミツタが前記出力リレーと時限回路
との接続点に接続されベースが前記出力トランジ
スタのコレクタに接続された第2のトランジスタ
を備えているものである。
In order to solve the above-mentioned problems, the present invention is equipped with a timer circuit that measures time, an output transistor that is turned on by the output of this timer circuit, and an output relay that is activated when this output transistor is turned on. a first transistor whose collector-emitter is connected in series with the output relay and whose base is connected to the collector via a resistor; the output relay is connected in series with the time limit circuit; and a second transistor having a collector connected to the base of the first transistor, an emitter connected to a connection point between the output relay and the time limit circuit, and a base connected to the collector of the output transistor. .

〔作用〕[Effect]

出力リレーは時限回路と直列に接続して時限回
路が計時中は第1のトランジスタをオフし、この
第1のトランジスタと直列に接続された出力リレ
ーが動作しないようにする。このとき第2のトラ
ンジスタおよびこの第2のトランジスタに直列に
接続された抵抗を介して時限回路を計時動作させ
る。時限回路がタイムアツプし出力トランジスタ
がオンすると第2のトランジスタはオフし、第1
のトランジスタがオンして出力リレーを介して時
限回路に通電する。
The output relay is connected in series with the timer circuit to turn off the first transistor while the timer circuit is counting time, thereby preventing the output relay connected in series with the first transistor from operating. At this time, the timer circuit is operated to measure time via the second transistor and a resistor connected in series with the second transistor. When the timer circuit times out and the output transistor turns on, the second transistor turns off and the first
transistor turns on and energizes the timer circuit via the output relay.

〔実施例〕〔Example〕

第1図および第2図は本考案によるタイマ装置
の実施例を示し、第3図と同一のものには第3図
と同一の符号を付した。第1図において、時限回
路1はタイムアツプしたとき直流電源2からスイ
ツチ3、降圧抵抗4を含む降圧回路、トランジス
タ8のコレクタ・エミツタおよび出力リレー6の
直列回路を介して給電するように接続されてい
る。トランジスタ8のベースは抵抗9を介してコ
レクタに接続されている。トランジスタ10はコ
レクタがトランジスタ8のベースに接続され、エ
ミツタが出力リレー6と時限回路1との接続点に
接続され、ベースは抵抗11を介してトランジス
タ8のコレクタに接続されている。出力トランジ
スタ7はコレクタがトランジスタ10のベースに
エミツタが電源2のマイナス端に接続され、ベー
スが時限回路1の出力端に接続されている。抵抗
9の抵抗値はリレー6のコイルの抵抗値と等しく
され、抵抗11は抵抗9のほぼトランジスタ10
の電流増幅率倍の抵抗値とされている。
1 and 2 show an embodiment of a timer device according to the present invention, and the same parts as in FIG. 3 are given the same reference numerals as in FIG. 3. In FIG. 1, a time limit circuit 1 is connected to supply power from a DC power supply 2 through a series circuit including a switch 3, a step-down circuit including a step-down resistor 4, the collector/emitter of a transistor 8, and an output relay 6 when a time-out occurs. There is. The base of transistor 8 is connected to the collector via resistor 9. The collector of the transistor 10 is connected to the base of the transistor 8, the emitter is connected to the connection point between the output relay 6 and the time limit circuit 1, and the base is connected to the collector of the transistor 8 via a resistor 11. The output transistor 7 has a collector connected to the base of the transistor 10, an emitter connected to the negative terminal of the power supply 2, and a base connected to the output terminal of the time limit circuit 1. The resistance value of the resistor 9 is made equal to the resistance value of the coil of the relay 6, and the resistor 11 is approximately equal to the resistance value of the transistor 10 of the resistor 9.
The resistance value is multiplied by the current amplification factor.

スイツチ3を投入したとき時限回路1の信号が
ローレベルでトランジスタ7がオフしているから
トランジスタ10には抵抗11を介してベース電
流が流れ、トランジスタ10はオンする。トラン
ジスタ10がオンしているとトランジスタ8はベ
ース・エミツタがトランジスタ10とリレー6で
短絡されるからオフ状態を保つ。したがつて時限
回路1には電源2からスイツチ3、抵抗4、抵抗
9およびトランジスタ10を介して給電され、時
限回路1は始動して計時を始める。トランジスタ
10は電流増幅率の十分大きなものが選定されて
いるから、抵抗値が抵抗9の抵抗値のほぼトラン
ジスタ10の電流増幅率倍とされている抵抗11
は十分高い抵抗値であり、この電流は無視でき
る。したがつてこのときのタイマ装置の消費電流
は電源2の電圧、両抵抗4,9の各抵抗値および
時限回路1の等価抵抗値で決定される。
When the switch 3 is turned on, the signal from the timer circuit 1 is at a low level and the transistor 7 is off, so a base current flows through the transistor 10 via the resistor 11, turning the transistor 10 on. When the transistor 10 is on, the base and emitter of the transistor 8 are short-circuited by the transistor 10 and the relay 6, so that the transistor 8 remains off. Therefore, power is supplied to the timer circuit 1 from the power supply 2 via the switch 3, the resistor 4, the resistor 9, and the transistor 10, and the timer circuit 1 is started and starts measuring time. Since the transistor 10 is selected to have a sufficiently large current amplification factor, the resistor 11 whose resistance value is approximately twice the current amplification factor of the transistor 10 as the resistance value of the resistor 9 is selected.
is a sufficiently high resistance value, and this current can be ignored. Therefore, the current consumption of the timer device at this time is determined by the voltage of the power supply 2, the resistance values of both resistors 4 and 9, and the equivalent resistance value of the timer circuit 1.

所定時間後時限回路1がタイムアツプすると、
トランジスタ7がオンし、トランジスタ10のベ
ース電流が短絡されるからトランジスタ10はオ
フし、トランジスタ8には抵抗9を介してベース
電流が流れ、トランジスタ8はオンする。トラン
ジスタ8がオンすると時限回路1には直列電源2
からスイツチ3、抵抗4、トランジスタ8および
リレー6を介して給電され、リレー6が動作す
る。このときのタイマ装置の消費電流は抵抗4、
リレー6の各抵抗値および時限回路1の等価抵抗
値で決定され、抵抗9の抵抗値はリレー6のコイ
ルの抵抗値と等しくされているから、時限回路1
の計時のときと、タイムアツプしたときのタイマ
装置の電流値はほぼ等しくなり、タイマ装置は安
定な動作をする。しかもリレー6と時限回路1に
は同じ電流が直列に流れるからタイマ装置の消費
電流は従来例に比し低減される。なおこの実施例
ではリレー6の電流と時限回路1の電流が同一値
であると仮定して説明したが一般的には、リレー
6のコイル電流に比し時限回路1の電流が低い場
合が多い。このような場合には時限回路1と並列
にバイパス回路を設けるなどして、リレー6の電
流値と、時限回路1とバイパス回路の電流値の和
が等しくなるようにすればよい。
When the time limit circuit 1 times out after a predetermined time,
Transistor 7 is turned on and the base current of transistor 10 is short-circuited, so transistor 10 is turned off, base current flows to transistor 8 via resistor 9, and transistor 8 is turned on. When the transistor 8 is turned on, the timer circuit 1 is connected to the series power supply 2.
Power is supplied from the switch 3, the resistor 4, the transistor 8, and the relay 6, and the relay 6 operates. The current consumption of the timer device at this time is resistor 4,
It is determined by each resistance value of the relay 6 and the equivalent resistance value of the time limit circuit 1, and since the resistance value of the resistor 9 is made equal to the resistance value of the coil of the relay 6, the time limit circuit 1
The current value of the timer device when measuring time and when time-up is approximately equal, and the timer device operates stably. Moreover, since the same current flows in series through the relay 6 and the time limit circuit 1, the current consumption of the timer device is reduced compared to the conventional example. Although this embodiment has been described assuming that the current of the relay 6 and the current of the time limit circuit 1 are the same value, in general, the current of the time limit circuit 1 is often lower than the coil current of the relay 6. . In such a case, a bypass circuit may be provided in parallel with the timer circuit 1 so that the current value of the relay 6 and the sum of the current values of the timer circuit 1 and the bypass circuit are equal.

第2図は第1図と異なる実施例を示す。この実
施例が第1図と異なる点は、電源が交流電源2a
の場合であり、これに伴つて降圧抵抗4の直後に
整流回路12と平滑回路13が追加され、交流用
タイマ装置とされている。そのほかの接続と動作
は第1図と同様であるからこの説明は省略する。
FIG. 2 shows an embodiment different from FIG. 1. This embodiment differs from FIG. 1 in that the power source is an AC power source 2a.
In this case, a rectifier circuit 12 and a smoothing circuit 13 are added immediately after the step-down resistor 4, and an AC timer device is formed. Other connections and operations are the same as those shown in FIG. 1, so their explanation will be omitted.

〔考案の効果〕[Effect of idea]

本考案によれば、出力リレーは時限回路と直列
に接続されているから、時限回路がタイムアツプ
したときの消費電流が低減する。このため降圧抵
抗の温度上昇が低くなり、電子部品の熱劣化をお
こすおそれが除かれる。時限回路が計時中は第2
のトランジスタとこの第2のトランジスタに直列
に接続された抵抗で動作するようにし、時限回路
がタイムアツプすると第2のトランジスタをオフ
し、第1のトランジスタがオンするようにすると
ともに、出力リレーのコイル抵抗および第2のト
ランジスタに直列に接続された抵抗をほぼ同じ抵
抗値にしたからタイマ装置が計時中もタイムアツ
プ後もその消費電流はほぼ等しく、タイマ装置は
安定した動作をするという効果を有する。
According to the present invention, since the output relay is connected in series with the timer circuit, current consumption is reduced when the timer circuit times out. Therefore, the temperature rise of the step-down resistor is reduced, and the risk of thermal deterioration of electronic components is eliminated. When the timer circuit is measuring time, the second
transistor and a resistor connected in series with this second transistor, and when the timer circuit times out, the second transistor is turned off and the first transistor is turned on, and the coil of the output relay is Since the resistor and the resistor connected in series with the second transistor have approximately the same resistance value, the current consumption of the timer device is approximately the same both during time measurement and after time-up, and the timer device has the effect of stable operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図はそれぞれ本考案によるタ
イマ装置に関し、第1図はその一実施例を示す回
路図、第2図は第1図と異なる実施例を示す回路
図、第3図は従来のタイマ装置の一例を示す回路
図である。 1……時限回路、2,2a……電源、4……降
圧抵抗、6……出力リレー、7……出力トランジ
スタ、8,10……トランジスタ。
1 and 2 respectively relate to a timer device according to the present invention, FIG. 1 is a circuit diagram showing one embodiment thereof, FIG. 2 is a circuit diagram showing a different embodiment from FIG. 1, and FIG. 3 is a conventional circuit diagram. FIG. 2 is a circuit diagram showing an example of a timer device. 1... Time limit circuit, 2, 2a... Power source, 4... Step-down resistor, 6... Output relay, 7... Output transistor, 8, 10... Transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 時間を計時する時限回路、この時限回路の出力
でオンする出力トランジスタおよびこの出力トラ
ンジスタがオンすると動作する出力リレーを備
え、降圧用インピーダンスを介した電源で駆動さ
れるタイマ装置において、前記出力リレーが前記
時限回路と直列に接続されるとともに、コレク
タ・エミツタが前記出力リレーと直列に接続され
ベースが抵抗を介してコレクタに接続された第1
のトランジスタおよびコレクタが前記第1のトラ
ンジスタのベースに接続され、エミツタが前記出
力リレーと時限回路との接続点に接続されベース
が前記出力トランジスタのコレクタと抵抗を介し
て前記第1のトランジスタのコレクタに接続され
た第2のトランジスタを備えていることを特徴と
するタイマ装置。
A timer device comprising a timer circuit that measures time, an output transistor that is turned on by the output of the timer circuit, and an output relay that is activated when the output transistor is turned on, and is driven by a power source via a step-down impedance, wherein the output relay is A first circuit connected in series with the timer circuit, a collector emitter connected in series with the output relay, and a base connected to the collector via a resistor.
A transistor and a collector are connected to the base of the first transistor, an emitter is connected to a connection point between the output relay and the timer circuit, and a base is connected to the collector of the output transistor and the collector of the first transistor through a resistor. A timer device comprising: a second transistor connected to a second transistor;
JP1987191000U 1987-12-16 1987-12-16 Expired - Lifetime JPH0522987Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987191000U JPH0522987Y2 (en) 1987-12-16 1987-12-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987191000U JPH0522987Y2 (en) 1987-12-16 1987-12-16

Publications (2)

Publication Number Publication Date
JPH0195827U JPH0195827U (en) 1989-06-26
JPH0522987Y2 true JPH0522987Y2 (en) 1993-06-14

Family

ID=31481930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987191000U Expired - Lifetime JPH0522987Y2 (en) 1987-12-16 1987-12-16

Country Status (1)

Country Link
JP (1) JPH0522987Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195645U (en) * 1983-06-14 1984-12-26 富士電機株式会社 timer device

Also Published As

Publication number Publication date
JPH0195827U (en) 1989-06-26

Similar Documents

Publication Publication Date Title
JPH0522987Y2 (en)
JPH08331839A (en) Power supply
JP3614693B2 (en) Power control device
JPH071863Y2 (en) Timer device
JPH07337007A (en) Dc voltage supply circuit
JPS5935580A (en) Speed controller for dc motor
JPH0237273Y2 (en)
JP2543893B2 (en) Charging circuit
JP2566786Y2 (en) Power supply load circuit
JPH0155532B2 (en)
JPH0755678Y2 (en) Gas alarm
JPH064105A (en) Driving circuit for inductive load
JPH0217396Y2 (en)
JPS6239445Y2 (en)
JPH0640479Y2 (en) Current detection circuit
JPH0215129Y2 (en)
JPH0974671A (en) Power source circuit
JPH03870Y2 (en)
JPS62285684A (en) Current limiting circuit for dc motor
JPS626656Y2 (en)
JPS5834496Y2 (en) power supply protection circuit
JPH063451Y2 (en) Current supply circuit
JPS639979Y2 (en)
JPS5913676B2 (en) dryer control device
JPH0199469A (en) Rush current suppression circuit for dc power supply