JPH05224043A - Parallel optical waveguide - Google Patents

Parallel optical waveguide

Info

Publication number
JPH05224043A
JPH05224043A JP2919492A JP2919492A JPH05224043A JP H05224043 A JPH05224043 A JP H05224043A JP 2919492 A JP2919492 A JP 2919492A JP 2919492 A JP2919492 A JP 2919492A JP H05224043 A JPH05224043 A JP H05224043A
Authority
JP
Japan
Prior art keywords
optical
parallel
light
array
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2919492A
Other languages
Japanese (ja)
Inventor
Makoto Haneda
誠 羽田
Katsuaki Chiba
勝昭 千葉
Tomohiro Suzuki
智浩 鈴木
Yoshiko Matsuoka
佳子 松岡
Aki Takei
亜紀 武居
Yuichi Ono
佑一 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2919492A priority Critical patent/JPH05224043A/en
Publication of JPH05224043A publication Critical patent/JPH05224043A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an optical parallel processing method which reduces optical crosstalk and light loss in an optical coupling part constituting an optical computer and a device which performs parallel information processing. CONSTITUTION:Projection light from an LD array 8 is collimated by a microlens array 7 into collimated light, and position adjustment and fixation are performs so that light beams from the respective LD array elements are made incident on the respective waveguides of a parallel optical waveguide 5. The input light 6 is reflected successively at right angles to the waveguide substrate surface by slanting grooves in the respective waveguides and made incident on a surface type optical amplifying element array 4. After optical amplifying and modulating operation by this surface type optical amplifying element array 4, the light is made incident on the parallel optical waveguides 3 and converged by the waveguides, and then made incident on a PD array 2. Those parallel optical waveguides are used to compactly constitute the device which performs product sum arithmetic and parallel optical conversion using the optical amplification and modulation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光インタコネクトに係
り、特に、電子デバイス(LSI等)間の情報を光並列
処理する場合の基本部品としての並列光導波路に関す
る。また本発明は光コンピューティングにおける光演算
処理部及び学習機能を有する光ニューロコンピューティ
ングの基本部品としても用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical interconnect, and more particularly to a parallel optical waveguide as a basic component for optically parallel processing information between electronic devices (LSI etc.). The present invention is also used as a basic component of optical neurocomputing having an optical arithmetic processing unit and a learning function in optical computing.

【0002】[0002]

【従来の技術】従来のスーパーコンピュータの技術では
その演算速度のMaxは1Gop/s程度であり、コネ
クションマシンに代表される超並列マシンでも104
度の並列度とされている。この演算速度および並列度を
将来拡張するものとして、光コンピュータやニューロコ
ンピュータが提案されているが、その最も基本的なもの
としては、エヌ・エッチ・ファーハットらによる、オプ
ティカル インプレメンテーション オブ ホップフィ
ールドモデル,アプライド オプティクス 第24巻
10号の1469ページから1475ページ(Optical I
mplementationof Hopfield Model,Appl.Opt.,Vol.2
4,No.10,pp.1469−1475)で論じられてい
る相互結合モデルがある。
2. Description of the Related Art In the conventional supercomputer technology, the maximum operation speed Max is about 1 Gop / s, and even a super parallel machine represented by a connection machine has a parallel degree of about 10 4 . Optical computers and neurocomputers have been proposed as future extensions of this computing speed and parallelism. The most basic of these is the optical implementation of Hopfield by N. H. Farhat. Model, Applied Optics Volume 24
Pages 10 to 1469 to 1475 (Optical I
mplementationof Hopfield Model, Appl.Opt., Vol.2
4, No. 10, pp. 1469-1475).

【0003】これは入力ベクトルΧ(n)と記憶行列W
(n,m)との積和演算を光で行なう為のもので、入力ベ
クトルを発光素子の光強度で表現し、シリンドリカルレ
ンズで一方向に広げ、記憶行列(例えば透過率)の変調
をかけ直交する方向で集光することによって出力ベクト
ルY(m)を得るという構造になっている。この基本構造
を用いて、出力ベクトルに閾値関数をかけたうえで入力
ベクトル側へフィードバックすることにより、光コンピ
ューティングを行っている。
This is the input vector Χ (n) and the storage matrix W.
This is for performing the product-sum operation with (n, m) by light. The input vector is expressed by the light intensity of the light emitting element, is expanded in one direction by a cylindrical lens, and the storage matrix (for example, transmittance) is modulated. The structure is such that the output vector Y (m) is obtained by converging in the orthogonal direction. Using this basic structure, the output vector is multiplied by a threshold function and then fed back to the input vector side to perform optical computing.

【0004】またこのホップフィールド型モデルを光連
想メモリに応用した例として、電子情報通信学会技術研
究報告OQE87−174(1988年)、39ページ
〜45ページに詳細が報告されている。
Further, as an example of applying the Hopfield model to an optical associative memory, details are reported in Technical Research Report OQE87-174 (1988), pages 39 to 45 of the Institute of Electronics, Information and Communication Engineers.

【0005】また記憶情報の正値,負値に対してそれぞ
れ異なった周波数もしくは位相、または上記正値,負値
に対して交互の時分割により多重化して駆動することに
より、記憶相関行列を実現する例として、特許出願公開
No.平2−45815号による提案がある。
A memory correlation matrix is realized by multiplexing and driving different frequencies or phases for the positive and negative values of the stored information, or by alternately time-sharing the positive and negative values. As an example of the patent application publication No. There is a proposal by No. 2-45815.

【0006】これらはいずれも入力ベクトルと記憶ベク
トル及び出力ベクトルを空間的な光結合により実現しよ
うとした例である。
All of these are examples in which the input vector, the storage vector, and the output vector are realized by spatial optical coupling.

【0007】[0007]

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

1.ホップフィールド型相互結合型モデルのように光空
間結合を用いる上記従来技術では並列度を上げるに従い
装置は体積的に増大してしまうことと、各光部品を実装
する場合に素子の安定動作をするための冷却機構の取付
け方法等について配慮がなされていない。本発明は並列
度をあげても装置の体積がさほど増大しなく、冷却機構
の取付けが容易な実装方法を提供することにある。
1. In the above-mentioned conventional technique using optical spatial coupling such as the Hopfield type mutual coupling type model, the device increases in volume as the degree of parallelism increases, and stable operation of the element is achieved when each optical component is mounted. No consideration is given to the installation method of the cooling mechanism for this purpose. An object of the present invention is to provide a mounting method in which the volume of the apparatus does not increase so much even if the parallelism is increased and the cooling mechanism can be easily mounted.

【0008】2.また従来の光学系を用いて光を並列分
岐する方法では光結合損失が大きく、光のクロストーク
が発生しやすい問題があった。本発明は光素子からの光
を損失することなく光結合し、マトリックス状に並列に
分岐する方法を提供することにある。
2. Further, the conventional method of branching light in parallel using an optical system has a problem that optical coupling loss is large and light crosstalk is likely to occur. An object of the present invention is to provide a method of optically coupling light from an optical element without loss and branching in parallel in a matrix.

【0009】3.本発明の他の目的は、光/電子機能デ
バイスを搭載した小型で高機能を持った並列光導波路基
板を提供することにある。
3. It is another object of the present invention to provide a compact parallel optical waveguide substrate having an optical / electronic functional device and having high functionality.

【0010】[0010]

【課題を解決するための手段】[Means for Solving the Problems]

1.本発明は上記目的を達成するために、信号に対して
透明なる基板を用い、切削等により入力光方向に矩形状
導波路を設け、その導波路に対して直角の方向に斜め溝
を形成する。その斜め溝は入力光側から順次深くなり、
入力光を並列に基板の垂直方向に反射出来る様にしたも
のである。
1. In order to achieve the above-mentioned object, the present invention uses a substrate transparent to signals, provides a rectangular waveguide in the input light direction by cutting or the like, and forms an oblique groove in a direction perpendicular to the waveguide. .. The diagonal groove becomes deeper from the input light side,
The input light can be reflected in parallel in the vertical direction of the substrate.

【0011】2.また本発明では、上記の導波路と斜め
溝加工部にメタライズを施し光の閉じ込め効率と反射率
を向上することにより、並列分岐光の効率を高めるよう
にしたものである。
2. Further, in the present invention, the waveguide and the grooved portion are metalized to improve the efficiency of confining light and the reflectance, thereby increasing the efficiency of parallel branched light.

【0012】3.またこの並列導波路基板の裏面上に光
/電子機能デバイスが実装できるように電子回路電極パ
ターンを形成し、光/電子機能デバイスと一体化したも
のである。
3. Further, an electronic circuit electrode pattern is formed on the back surface of this parallel waveguide substrate so that the optical / electronic functional device can be mounted, and is integrated with the optical / electronic functional device.

【0013】[0013]

【作用】[Action]

1.入力信号方向に対して垂直方向にも分岐する並列光
導波路基板により、多並列の入力信号を空間スペースを
さほど必要とせず、マトリックス状の信号に分岐するこ
とが出来る。また本並列光導波路基板及び面状の機能デ
バイスを基板に積層状に表面実装することが出来るた
め、冷却機構の取付けも用意である。
1. By the parallel optical waveguide substrate that branches in the direction perpendicular to the input signal direction, the multi-parallel input signals can be branched into matrix signals without requiring a large space space. Further, since the parallel optical waveguide substrate and the planar functional device can be surface-mounted on the substrate in a laminated form, a cooling mechanism can be easily attached.

【0014】2.本並列光導波路基板の表面に、反射率
を高くするためにメタライズ等を付着することにより導
波路内にある光の閉じ込め効率及び反射率を上げられる
ことは明らかである。この時矩形上の導波路間でのクロ
ストークはほとんどないため、ホップフィールド型の積
和演算を行う場合に重要なアレイ素子からの並列信号光
間のクロストークはほとんど発生しない。
2. It is apparent that the efficiency of confining light in the waveguide and the reflectance can be increased by attaching metallization or the like to the surface of the parallel optical waveguide substrate to increase the reflectance. At this time, since there is almost no crosstalk between the rectangular waveguides, there is almost no crosstalk between parallel signal lights from the array element, which is important when performing the Hopfield type sum-of-products calculation.

【0015】3.また本並列光導波路基板の裏面に光/
電子機能デバイス用電極パターンを施すことが出来るの
で光/電子機能デバイスと一体化することが可能であ
り、高機能を持った並列光導波路基板を提供することが
出来る。
3. In addition, the light on the back side of the parallel optical waveguide substrate
Since the electrode pattern for the electronic functional device can be provided, it can be integrated with the optical / electronic functional device, and a parallel optical waveguide substrate having a high function can be provided.

【0016】[0016]

【実施例】本発明の第1の実施例として並列導波路型光
演算装置に適用した例を図1に示す。
1 shows an example applied to a parallel waveguide type optical arithmetic unit as a first embodiment of the present invention.

【0017】並列光導波路3及び5は、信号に対して透
明なる材料であるホウ珪酸ガラスを用い、信号光伝送方
向と平行に溝加工による矩形部分を作成し、光導波路を
形成したものである。この導波路は高さ200μm,幅
150μmの矩形状をしている。矩形導波路間のピッチ
は250μmである。さらにこの矩形導波路と垂直方向
に45度の斜め溝加工を施す。この深さは入力光側より
50μmずつ順次深くなり4溝を形成する。この矩形導
波路の表面及び斜め溝加工部には、金の蒸着膜が約0.
5μm 施されており、導波路内の光閉じ込め効率を高
める様にしている。
The parallel optical waveguides 3 and 5 are formed by using borosilicate glass, which is a transparent material for signals, and forming rectangular portions by groove processing parallel to the signal light transmission direction to form optical waveguides. .. This waveguide has a rectangular shape with a height of 200 μm and a width of 150 μm. The pitch between the rectangular waveguides is 250 μm. Further, oblique groove processing of 45 degrees is performed in the direction perpendicular to the rectangular waveguide. This depth gradually increases by 50 μm from the input light side to form four grooves. A gold vapor deposition film is formed on the surface of the rectangular waveguide and the diagonal groove processing part in an amount of about 0.
The thickness is 5 μm, and the efficiency of optical confinement in the waveguide is improved.

【0018】この並列光導波路3及び5は、導波路形成
側を背面として面増幅素子アレイ4を挾み、矩形導波路
の伝送方向が互いに直交する形で、フリップチップボン
ディングによりAu/Sn融着している。この並列光導
波路3はさらにアルミナ基板1にPb/Snにてボンデ
ィングされている。このアルミナ基板1上にはさらにP
Dアレイ2とLDアレイ8及びヒートシンク9が図1の
ように高融点Pb/Sn半田にてボンディングされてい
る。
The parallel optical waveguides 3 and 5 sandwich the surface amplification element array 4 with the waveguide forming side as a back surface, and the transmission directions of the rectangular waveguides are orthogonal to each other, and Au / Sn fusion bonding is performed by flip chip bonding. is doing. The parallel optical waveguide 3 is further bonded to the alumina substrate 1 by Pb / Sn. On this alumina substrate 1, P
The D array 2, the LD array 8 and the heat sink 9 are bonded with a high melting point Pb / Sn solder as shown in FIG.

【0019】LDアレイ8からの入力光6は、マイクロ
レンズアレイ7によりコリメート光になり、並列光導波
路5の各導波路にLDアレイ素子各々の光が対応する様
に位置調整される。その後マイクロレンズアレイ7はL
Dアレイ8の上に固定される。入力光6は各導波路内に
ある斜め溝により導波路基板面と垂直の方向に反射され
る。反射光は面型光増幅素子アレイ4に入射され、光増
幅変調作用を受けたあと並列光導波路基板3に入射さ
れ、各導波路毎に集光されて出力光8となりPDアレイ
2に入射される。
The input light 6 from the LD array 8 becomes collimated light by the microlens array 7, and the position of the light of each LD array element is adjusted so that the light of each LD array element corresponds to each waveguide of the parallel optical waveguide 5. After that, the microlens array 7 is L
It is fixed on the D array 8. The input light 6 is reflected by the oblique groove in each waveguide in a direction perpendicular to the waveguide substrate surface. The reflected light is incident on the surface-type optical amplification element array 4, is subjected to the optical amplification and modulation action, and then is incident on the parallel optical waveguide substrate 3, is condensed for each waveguide, and becomes the output light 8 and is incident on the PD array 2. It

【0020】LDアレイ8からの各素子の光強度を入力
ベクトルとし、面増幅素子アレイ4を演算マトリックス
とし、PDアレイ2の各素子の受光感度を出力ベクトル
とすることにより積和演算を行なうことが出来た。ま
た、同様に面増幅素子アレイ4の各素子の増幅/減衰作
用を応用し、入力Xiと出力Yj間の光通信、すなわち
光交換を行なうことが出来た。
The product-sum operation is performed by using the light intensity of each element from the LD array 8 as an input vector, the surface amplification element array 4 as an operation matrix, and the light receiving sensitivity of each element of the PD array 2 as an output vector. Was completed. Similarly, by applying the amplification / attenuation action of each element of the surface amplification element array 4, optical communication between the input Xi and the output Yj, that is, optical exchange can be performed.

【0021】次に第2の実施例として、並列光導波路を
LSIのような電子デバイス間の情報処理に適用した例
について述べる。
Next, as a second embodiment, an example in which a parallel optical waveguide is applied to information processing between electronic devices such as LSI will be described.

【0022】図2は並列導波路型光電子情報処理装置を
示している。並列光導波路基板15は図1に示したもの
と同様のものである。この並列光導波路基板15の導波
路部と反対側の面にはCr/Pt/Auによる電極パタ
ーン16を施し、マイクロプロセッサ用LSI14をこ
の電極パターンにAu/Snにてフリップチップボンデ
ィングする。このLSI14は並列光導波路15に4個
並列に搭載されており、これら1個のLSIには1個の
PDアレイ13が対応し、並列にAu/Snにてフリッ
プチップボンディングされている。LDアレイ18から
でた信号光19は図1に示したのと同様に各導波路毎に
並列に進行し、斜め溝により反射され各PDアレイ13
に並列に入射する。この光は電気信号に変換され、近接
のLSIに入力信号として伝送される。LSI14によ
り電気処理された出力信号は並列導波路15の電極パタ
ーン16を伝って外部に取りだされる。
FIG. 2 shows a parallel waveguide type optoelectronic information processing apparatus. The parallel optical waveguide substrate 15 is the same as that shown in FIG. An electrode pattern 16 of Cr / Pt / Au is formed on the surface of the parallel optical waveguide substrate 15 opposite to the waveguide portion, and the microprocessor LSI 14 is flip-chip bonded to the electrode pattern by Au / Sn. Four of the LSIs 14 are mounted in parallel on the parallel optical waveguide 15, and one PD array 13 corresponds to one of these LSIs, and flip-chip bonding is performed in parallel by Au / Sn. The signal light 19 emitted from the LD array 18 travels in parallel for each waveguide similarly to that shown in FIG.
Incident in parallel. This light is converted into an electric signal and transmitted to an adjacent LSI as an input signal. The output signal electrically processed by the LSI 14 is taken out through the electrode pattern 16 of the parallel waveguide 15.

【0023】LDアレイ18の光は、コリメート光とな
る様マイクロレンズアレイ17と位置合わせ後、基板上
のLDアレイ18上に固定される。同様にLSI14及
びPDアレイ13のボンディングされた並列光導波路1
5は、スペーサ12を介して基板11にPb/Sn半田
にてボンディングされる。
The light of the LD array 18 is aligned with the microlens array 17 so as to become collimated light, and then fixed on the LD array 18 on the substrate. Similarly, the parallel optical waveguide 1 in which the LSI 14 and the PD array 13 are bonded
5 is bonded to the substrate 11 via the spacer 12 with Pb / Sn solder.

【0024】これにより、本並列導波路型光電子情報処
理装置は空間的なスペースを取らずにコンパクトで冷却
が可能となリ、プロセッサ用LSIへの並列信号処理が
可能となった。
As a result, the parallel waveguide type optoelectronic information processing apparatus is compact and can be cooled without taking a spatial space, and parallel signal processing to the processor LSI has become possible.

【0025】[0025]

【発明の効果】本発明の並列導波路基板を使用すること
により、光積和演算や光コンピューティングを行う装置
を、従来の光空間結合方式に較べコンパクトとし、クロ
ストーク特性に優れた光損失の少ない装置を実現するこ
とが出来る。また近接した多数のLSI等への信号を本
並列光導波路基板を使用することにより並列演算が可能
となる。この方式は、光/電子デバイスを並列光導波路
基板に一体化しさらに基板に取り付けられることから、
冷却機構取付けが可能であり信頼性に優れた装置を実現
することが出来る。
By using the parallel waveguide substrate of the present invention, the device for performing the sum-of-products calculation and the optical computing can be made more compact as compared with the conventional space-coupling system, and the optical loss with excellent crosstalk characteristics can be achieved. It is possible to realize a device with less power consumption. Further, by using the parallel optical waveguide substrate, signals to a large number of adjacent LSIs can be operated in parallel. In this method, the optical / electronic device is integrated with the parallel optical waveguide substrate and further mounted on the substrate,
A cooling mechanism can be attached and a highly reliable device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す並列導波路型光演算装
置の構成図である。
FIG. 1 is a configuration diagram of a parallel waveguide type optical arithmetic unit showing an embodiment of the present invention.

【図2】本発明の一実施例を示す並列導波路型光電子情
報処理装置の構成図である。
FIG. 2 is a configuration diagram of a parallel waveguide type optoelectronic information processing apparatus showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…アルミナ基板、2…PDアレイ、3,5…並列光導
波路基板、4…面型光増幅素子アレイ、6…入力信号
光、7…マイクロレンズアレイ、8…LDアレイ、9…
ヒートシンク、10…出力光、11…基板、12…スペ
ーサ、13…PDアレイ、14…マイクロプロセッサL
SI、15…並列光導波路基板、16…電極パターン、
17…マイクロレンズアレイ、18…LDアレイ、19
…信号光。
1 ... Alumina substrate, 2 ... PD array, 3, 5 ... Parallel optical waveguide substrate, 4 ... Planar optical amplification element array, 6 ... Input signal light, 7 ... Microlens array, 8 ... LD array, 9 ...
Heat sink, 10 ... Output light, 11 ... Substrate, 12 ... Spacer, 13 ... PD array, 14 ... Microprocessor L
SI, 15 ... Parallel optical waveguide substrate, 16 ... Electrode pattern,
17 ... Microlens array, 18 ... LD array, 19
… Signal light.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松岡 佳子 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 武居 亜紀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小野 佑一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshiko Matsuoka 1-280 Higashi Koikeku, Kokubunji, Tokyo Inside Central Research Laboratory, Hitachi, Ltd. (72) Inventor Aki 1-280 Higashi Koikeku, Kokubunji, Tokyo Hitachi Ltd. Central Research Laboratory (72) Inventor Yuichi Ono 1-280, Higashi Koikekubo, Kokubunji City, Tokyo Inside Hitachi Central Research Laboratory

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】入力信号光に対して透明なる基板と、その
基板上に設けられた矩形上の導波路と、その導波路に対
して直角の方向に斜め溝を形成したことよりなる並列光
導波路。
1. A parallel optical waveguide comprising a substrate transparent to an input signal light, a rectangular waveguide provided on the substrate, and an oblique groove formed in a direction perpendicular to the waveguide. Waveguide.
【請求項2】上記斜め溝は入力光側から順次深くなり、
入力光を前記並列光導波路基板と垂直方向に反射出来る
様にしたことを特徴とする請求項1記載の並列光導波
路。
2. The oblique groove is gradually deepened from the input light side,
The parallel optical waveguide according to claim 1, wherein input light can be reflected in a direction perpendicular to the parallel optical waveguide substrate.
【請求項3】上記導波路部と斜め溝加工部にメタライズ
を施し、光の閉じ込め効率と反射率を向上したことを特
徴とする請求項1又は2記載の並列光導波路。
3. The parallel optical waveguide according to claim 1, wherein the waveguide portion and the oblique groove processed portion are metallized to improve light confinement efficiency and reflectance.
【請求項4】上記基板裏面上に光電子機能デバイスが実
装出来る電子回路電極パターンを形成したことを特徴と
する請求項1,2又は3記載の並列光導波路。
4. The parallel optical waveguide according to claim 1, wherein an electronic circuit electrode pattern capable of mounting an optoelectronic functional device is formed on the back surface of the substrate.
JP2919492A 1992-02-17 1992-02-17 Parallel optical waveguide Pending JPH05224043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2919492A JPH05224043A (en) 1992-02-17 1992-02-17 Parallel optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2919492A JPH05224043A (en) 1992-02-17 1992-02-17 Parallel optical waveguide

Publications (1)

Publication Number Publication Date
JPH05224043A true JPH05224043A (en) 1993-09-03

Family

ID=12269392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2919492A Pending JPH05224043A (en) 1992-02-17 1992-02-17 Parallel optical waveguide

Country Status (1)

Country Link
JP (1) JPH05224043A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1362251A2 (en) * 2000-12-13 2003-11-19 BAE SYSTEMS Information and Electronic Systems Integration, Inc. Integrated circuit photonic signal matrix
KR100583646B1 (en) * 2003-12-24 2006-05-26 한국전자통신연구원 Connection apparatus for parallel optical interconnect module and parallel optical interconnect module Using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1362251A2 (en) * 2000-12-13 2003-11-19 BAE SYSTEMS Information and Electronic Systems Integration, Inc. Integrated circuit photonic signal matrix
EP1362251A4 (en) * 2000-12-13 2005-12-07 Bae Systems Information Integrated circuit photonic signal matrix
KR100583646B1 (en) * 2003-12-24 2006-05-26 한국전자통신연구원 Connection apparatus for parallel optical interconnect module and parallel optical interconnect module Using the same

Similar Documents

Publication Publication Date Title
US5568574A (en) Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
JP2993213B2 (en) Optical interconnect integrated circuit system
US5157537A (en) Distributed resonant cavity light beam modulator
US8081876B2 (en) Optical fan-out and broadcast interconnect methodology
JP2853400B2 (en) Simultaneous two-way optical interconnection method
JP3539583B2 (en) Optoelectronic equipment
JP2006113566A (en) Opto-electronic processor with reconfigurable chip-to-chip optical interconnection
US4917456A (en) Optical crossover network
JPH05224043A (en) Parallel optical waveguide
JP3473396B2 (en) Optical information processing device
JP2576473B2 (en) Optical wiring circuit unit
JPH05145493A (en) Optical interconnection device
JP3765140B2 (en) Optical bus and signal processing device
JP2643521B2 (en) Arithmetic unit
JP3610689B2 (en) Optical bus and signal processing device
JPH04328726A (en) Optical neural network device
KR0155529B1 (en) Parallel optical logic operator
US9036994B2 (en) Method of optical interconnection of data-processing cores on a chip
JP3033659B2 (en) Optical connection device for planar optical function element
JPH0618953A (en) Optical neural computer and optical parts using the same
Neff Thermal considerations of free-space optical interconnects using VCSEL-based smart pixel arrays
JPH04119697A (en) Signal transmission method between plug-in units
JPH04134415A (en) Light connection device
Wakelin et al. Digital optical computing
JPH04131820A (en) Light information input/output device