JPH0522193A - Electric signal transmission line - Google Patents

Electric signal transmission line

Info

Publication number
JPH0522193A
JPH0522193A JP16818891A JP16818891A JPH0522193A JP H0522193 A JPH0522193 A JP H0522193A JP 16818891 A JP16818891 A JP 16818891A JP 16818891 A JP16818891 A JP 16818891A JP H0522193 A JPH0522193 A JP H0522193A
Authority
JP
Japan
Prior art keywords
outer core
inner core
electric signal
core
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16818891A
Other languages
Japanese (ja)
Inventor
Hiroshi Noda
寛 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16818891A priority Critical patent/JPH0522193A/en
Publication of JPH0522193A publication Critical patent/JPH0522193A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Cables (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To reduce the electric charge stored in the floating capacity of an electric signal transmission line to suppress the amplitude attenuation and to eliminate a need of a conventional resistance for impedance matching. CONSTITUTION:A first outer core 13 is covered with a second insulator 14, and the second insulator 14 is covered with a second outer core 15, and the second outer core 15 is earthed, and the non-inverted input terminal of a broad band buffer 16 is connected to an inner core 11, and the inverted input terminal and the output terminal are connected to the first outer core 13. Consequently, the electric charge stored in the floating capacity between the inner core 11 and the first outer core 13 is reduced to suppress amplitude attenuation, reflection, or the like, and the conventional resistance for impedance matching is unnecessary.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電気機器におけるア
ナログ信号やデジタル信号を伝達する電気信号伝達線路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric signal transmission line for transmitting an analog signal or a digital signal in electric equipment.

【0002】[0002]

【従来の技術】図6は従来の電気信号伝達線路の概略図
である。
2. Description of the Related Art FIG. 6 is a schematic view of a conventional electric signal transmission line.

【0003】図6において、1,2はそれぞれ電気信号
の入力端子及び出力端子、3は両端が入力端子1及び出
力端子2に接続された内芯、4は内芯を包被した絶縁
体、5は絶縁体4を包被し接地された外芯、6は内芯と
接地との間に設けられた抵抗である。
In FIG. 6, reference numerals 1 and 2 respectively denote an input terminal and an output terminal for an electric signal, 3 an inner core whose both ends are connected to the input terminal 1 and the output terminal 2, and 4 an insulator covering the inner core. Reference numeral 5 is an outer core that covers the insulator 4 and is grounded, and 6 is a resistor provided between the inner core and the ground.

【0004】そして、入力端子1から電気信号が入力さ
れると、内芯3を通って出力端子2より電気信号が出力
されるが、このとき内芯3と絶縁体4及び外芯5とによ
り形成される一重同軸ケーブルの特性インピーダンスを
0 ,抵抗6のインピーダンスをRL とするとき、反射
を制御するために、通常RL =Z0 の関係を満たすよう
にインピーダンス整合される。
When an electric signal is input from the input terminal 1, the electric signal is output from the output terminal 2 through the inner core 3. At this time, the inner core 3, the insulator 4 and the outer core 5 cause When the characteristic impedance of the formed single coaxial cable is Z 0 and the impedance of the resistor 6 is R L , impedance matching is usually performed so as to satisfy the relationship of R L = Z 0 in order to control reflection.

【0005】なお、特性インピーダンスZ0 は、電気信
号が無限周波数のときのみ成立し、実際には周波数に依
存する。
The characteristic impedance Z 0 is established only when the electric signal has an infinite frequency, and actually depends on the frequency.

【0006】[0006]

【発明が解決しようとする課題】従来の電気信号伝達線
路は以上のように構成されているので、特性インピーダ
ンスZ0 との整合をとるためには抵抗6が必要となり、
しかも特性インピーダンスは無限大の周波数を対象とし
ているため、実際には周波数依存性が生じ、線路による
浮遊容量によって電気信号の振幅減衰や反射等が生じる
などの問題点があった。
Since the conventional electric signal transmission line is configured as described above, the resistor 6 is required to match the characteristic impedance Z 0 ,
Moreover, since the characteristic impedance is intended for infinite frequencies, there is a problem that frequency dependence actually occurs, and the stray capacitance due to the line causes amplitude attenuation and reflection of electric signals.

【0007】この発明は、上記のような問題点を解消す
るためになされたもので、電気信号伝達線路の浮遊容量
に蓄積される電荷を低減して振幅減衰を制御し、しかも
従来のようなインピーダンス整合のための抵抗を不要に
することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and reduces the charge accumulated in the stray capacitance of the electric signal transmission line to control the amplitude attenuation, and moreover, as in the conventional case. The purpose is to eliminate the need for a resistor for impedance matching.

【0008】[0008]

【課題を解決するための手段】この発明に係る電気信号
伝達線路は、電気信号を伝達する内芯と、前記内芯を包
被した第1絶縁体と、前記第1絶縁体を包被した第1外
芯と、前記第1外芯を包被した第2絶縁体と、前記第2
絶縁体を包被し接地された第2外芯と、非反転入力端子
が前記内芯に接続され反転入力端子及び出力端子が前記
第1外芯に接続された広帯域バッファとを備えたことを
特徴としている。
An electric signal transmission line according to the present invention includes an inner core for transmitting an electric signal, a first insulator covering the inner core, and the first insulator. A first outer core, a second insulator covering the first outer core, and the second
A second outer core covered with an insulator and grounded; and a wideband buffer having a non-inverting input terminal connected to the inner core and an inverting input terminal and an output terminal connected to the first outer core. It has a feature.

【0009】[0009]

【作用】この発明においては、内芯,第1絶縁体及び第
1外芯に更に第2絶縁体及び接地された第2外芯を設
け、非反転入力端子が内芯に接続され、反転入力端子及
び出力端子が第1外芯に接続された広帯域バッファを設
けたため、広帯域バッファにより第1外芯が低インピー
ダンスとなり、内芯と第1外芯との間の浮遊容量に蓄積
される電荷が低減されて振幅減衰や反射等が抑制され、
しかも従来のようなインピーダンス整合のための抵抗が
不要となる。
In the present invention, the inner core, the first insulator and the first outer core are further provided with the second insulator and the second outer core which is grounded, and the non-inverting input terminal is connected to the inner core to provide the inverting input. Since the wide band buffer having the terminals and the output terminals connected to the first outer core is provided, the wide band buffer causes the first outer core to have a low impedance, and the charge accumulated in the stray capacitance between the inner core and the first outer core is reduced. It is reduced and amplitude attenuation and reflection are suppressed,
Moreover, the conventional resistance for impedance matching becomes unnecessary.

【0010】[0010]

【実施例】図1はこの発明の電気信号伝達線路の第1実
施例の第略図である。
1 is a schematic view of a first embodiment of an electric signal transmission line according to the present invention.

【0011】図1において、11は両端が入力端子1及
び出力端子2に接続された内芯、12は内芯を包被した
第1絶縁体、13は第1絶縁体12を包被した第1外
芯、14は第1外芯13を包被した第2絶縁体、15は
第2絶縁体14を包被し接地された第2外芯、15はボ
ルテージフォロワ構成の広帯域バッファであり、入力端
子1側に設けられ、非反転入力端子が内芯11に接続さ
れ、反転入力端子及び出力端子が第1外芯13に接続さ
れている。
In FIG. 1, 11 is an inner core whose both ends are connected to the input terminal 1 and the output terminal 2, 12 is a first insulator covering the inner core, and 13 is a first insulator covering the first insulator 12. 1 outer core, 14 is a second insulator that covers the first outer core 13, 15 is a second outer core that covers the second insulator 14 and is grounded, and 15 is a wideband buffer having a voltage follower configuration, The non-inverting input terminal is provided on the input terminal 1 side, is connected to the inner core 11, and the inverting input terminal and the output terminal are connected to the first outer core 13.

【0012】ところで、図2は図1に示す電気信号伝達
線路の一部の断面を模式的に表した図であり、CB は内
芯11と第1外芯13との間の浮遊容量、Cc と第1外
芯13と第2外芯15との間の浮遊容量である。
By the way, FIG. 2 is a diagram schematically showing a cross section of a part of the electric signal transmission line shown in FIG. 1, and C B is a stray capacitance between the inner core 11 and the first outer core 13, It is a stray capacitance between C c and the first outer core 13 and the second outer core 15.

【0013】次に、動作について説明する。Next, the operation will be described.

【0014】いま、入力端子1から電気信号が入力され
ると、内芯11を通って出力端子2より電気信号が圧力
されるが、このとき図2に示す内芯11上の点P1 と第
1外芯13上の点P2 との間に電位差が生じると、内芯
11と第1外芯13の間の浮遊容量CB に電荷が蓄積さ
れ、或いは浮遊容量CB が放電され、過渡的に内芯11
を流れる電気信号の電圧に影響が及ぶが、これを防止す
るには、広帯域バッファ16により内芯11と第1外芯
13の電気信号の電圧変動を同一にすればよく、これに
よりP1 点,P2 点間に電位差は生じないため、電気信
号の電圧に影響が及ぶことはほとんどなくなる。
Now, when an electric signal is inputted from the input terminal 1, the electric signal is pressured from the output terminal 2 through the inner core 11. At this time, the point P 1 on the inner core 11 shown in FIG. When a potential difference is generated between the point P 2 on the first outer core 13 and the stray capacitance C B between the inner core 11 and the first outer core 13 is charged, or the stray capacitance C B is discharged, Inner core 11 transiently
Although affect the voltage of the electrical signal flowing through the, to prevent this, it is sufficient and the inner core 11 the voltage variation of the electrical signals of the first outer core 13 in the same by wideband buffer 16, thereby P 1 point , P 2 point does not have a potential difference, so that the voltage of the electric signal is hardly affected.

【0015】そして図1の構成では、第1外芯13と接
地された第2外芯15との間の浮遊容量Cc には電荷が
蓄積され、或いは浮遊容量Cc は放電されるが、第1外
芯13は広帯域バッファ16の出力端子に接続されてい
るために、第1外芯13は低インピーダンスとなってお
り、その結果P1 点,P2 点間に電位差は生じることは
なく、電気信号の電圧への影響が抑制される。
In the configuration shown in FIG. 1, the stray capacitance C c between the first outer core 13 and the grounded second outer core 15 accumulates charges or discharges the stray capacitance C c . Since the first outer core 13 is connected to the output terminal of the wide band buffer 16, the first outer core 13 has a low impedance, and as a result, no potential difference occurs between the points P 1 and P 2. , The influence of the electric signal on the voltage is suppressed.

【0016】ところで、上記の動作は、広帯域バッファ
16の帯域幅をB、入力信号の周波数をfinとすると
き、B>>2finの関係を満たすときに成立する。
By the way, the operation described above, B the bandwidth of the wideband buffer 16, when the frequency of the input signal and f in, is satisfied when satisfying the relationship of B >> 2f in.

【0017】従って、広帯域バッファ16の非反転入力
端子を内芯11に接続し、反転入力端子及び出力端子を
第1外芯13に接続したことにより、広帯域バッファ1
6により第1外芯13が低インピーダンスとなるため、
内芯11と第1外芯13との間の浮遊容量CB に蓄積さ
れる電荷を低減することができ、振幅減衰や反射等を抑
制することができ、しかも従来のようなインピーダンス
整合のための抵抗が不要となる。
Therefore, by connecting the non-inverting input terminal of the wideband buffer 16 to the inner core 11 and connecting the inverting input terminal and the output terminal to the first outer core 13, the wideband buffer 1
6, the first outer core 13 has a low impedance,
The charges accumulated in the stray capacitance C B between the inner core 11 and the first outer core 13 can be reduced, amplitude attenuation, reflection, etc. can be suppressed, and moreover, because of impedance matching as in the conventional case. No need for resistance.

【0018】図3はこの発明の第2実施例の概略図であ
る。
FIG. 3 is a schematic diagram of a second embodiment of the present invention.

【0019】図3において、図1は同一符号は同一のも
の若しくは相当するものを示し、図1と相違するのは、
広帯域バッファ16を内芯11の出力側と出力端子2と
の間に設けて広帯域バッファ16の出力端子を出力端子
2に接続し、非反転入力端子を内芯11に接続し、反転
入力端子及び出力端子を第1外芯13に接続したことで
ある。
In FIG. 3, the same reference numerals in FIG. 1 denote the same or corresponding parts, and the difference from FIG.
A wideband buffer 16 is provided between the output side of the inner core 11 and the output terminal 2, the output terminal of the wideband buffer 16 is connected to the output terminal 2, the non-inverting input terminal is connected to the inner core 11, and the inverting input terminal and That is, the output terminal is connected to the first outer core 13.

【0020】そして、入力端子1から微小電圧の電気信
号が入力されると、内芯11を通って広帯域バッファ1
6の非反転入力端子に電気信号が入力されるが、非反転
入力端子に入力された電気信号は広帯域バッファ16に
より利得が1の低インピーダンスの信号に変換されて出
力端子2に伝達されるため、内芯11,第1外芯13間
に電位差は生じることはなく、浮遊容量CB に蓄積され
る電荷が低減される。
When an electric signal of a minute voltage is input from the input terminal 1, the wide band buffer 1 passes through the inner core 11.
An electrical signal is input to the non-inverting input terminal of 6, but the electrical signal input to the non-inverting input terminal is converted into a low-impedance signal with a gain of 1 by the wideband buffer 16 and transmitted to the output terminal 2. , The inner core 11 and the first outer core 13 do not have a potential difference, and the charge accumulated in the stray capacitance C B is reduced.

【0021】このとき、広帯域バッファ16の帯域幅B
と入力信号周波数finとの関係は、B>>2finを満たし
ている。
At this time, the bandwidth B of the wideband buffer 16
And the input signal frequency f in satisfy B >> 2f in .

【0022】従って、広帯域バッファ16を出力端子2
側に設けても、第1実施例と同等の効果を得ることがで
きる。
Therefore, the wide band buffer 16 is connected to the output terminal 2
Even if it is provided on the side, the same effect as that of the first embodiment can be obtained.

【0023】つぎに、図4はこの発明を半導体評価装置
に適用した場合の第3実施例の概略で図あり、図4にお
いて、図1は同一符号は同一のもの若しくは相当するも
のを示す。
Next, FIG. 4 is a schematic diagram of a third embodiment in which the present invention is applied to a semiconductor evaluation apparatus. In FIG. 4, the same reference numerals in FIG. 1 denote the same or corresponding parts.

【0024】図4に示すように、ユーザが作製するDU
T〔Device Under Test〕ボード17
には、内芯11,第1絶縁体12,第1外芯13,第2
絶縁体14,第2外芯15からなる線路が設けられるて
いるほか、ドライバ18用の広帯域バッファ19が設け
られ、ドライバ18の出力端子は内芯11に接続され、
広帯域バッファ19の非反転入力端子は内芯11に接続
され、広帯域バッファ19の反転入力端子及び出力端子
はリレー20を介して第1外芯13に接続され、更にコ
ンパレータ21の入力端子が内芯11に接続され、広帯
域バッファ19の非反転入力端子の内芯11との接続点
とコンパレータ21の内芯11との接続点との間のリレ
ー22が設けられている。ここで、DUTボード17内
において第2外芯15が接地されている。
As shown in FIG. 4, the DU produced by the user
T [Device Under Test] board 17
Includes an inner core 11, a first insulator 12, a first outer core 13, and a second
A line made up of the insulator 14 and the second outer core 15 is provided, a wideband buffer 19 for the driver 18 is provided, and an output terminal of the driver 18 is connected to the inner core 11.
The non-inverting input terminal of the wide band buffer 19 is connected to the inner core 11, the inverting input terminal and the output terminal of the wide band buffer 19 are connected to the first outer core 13 via the relay 20, and the input terminal of the comparator 21 is further connected to the inner core. A relay 22 is provided that is connected to the connection node 11 and connects the non-inverting input terminal of the wideband buffer 19 to the inner core 11 and the connection point to the inner core 11 of the comparator 21. Here, the second outer core 15 is grounded in the DUT board 17.

【0025】また、評価装置内のピンエレボード23に
は、DUTボード17と同様と、内芯11,第1絶縁体
12,第1外芯13,第2絶縁体14,第2外芯15か
らなる線路が設けられているほか、コンパレータ21用
の広帯域バッファ24が設けられ、内芯11は入出力端
子25に接続され、広帯域バッファ24の非反転入力端
子は内芯11に接続され、広帯域バッファ24の反転入
力端子及び出力端子はリレー26を介して第1外芯13
に接続され、ピンエレボード23内において第2外芯1
5が接地されている。
The pin-ele board 23 in the evaluation device has an inner core 11, a first insulator 12, a first outer core 13, a second insulator 14, and a second outer core 15 as in the DUT board 17. Is provided, a wideband buffer 24 for the comparator 21 is provided, the inner core 11 is connected to the input / output terminal 25, the non-inverting input terminal of the wideband buffer 24 is connected to the inner core 11, The inverting input terminal and the output terminal of the buffer 24 are connected via the relay 26 to the first outer core 13
Is connected to the second outer core 1 inside the pin eleboard 23.
5 is grounded.

【0026】そして、このようなDUTボード17とピ
ンエレボード23が二重同軸ボゴピンリング27により
接続されている。
The DUT board 17 and the pin-eleboard 23 are connected by the double coaxial Bogo pin ring 27.

【0027】つぎに、動作について説明する。Next, the operation will be described.

【0028】いま、ドライバ18から電気信号が出力さ
れる場合、リレー20,22が閉じ、リレー26は開
き、ドライバ18から入力した電気信号は内芯11を伝
達して入出力端子25に伝達される。
When an electric signal is output from the driver 18, the relays 20 and 22 are closed, the relay 26 is opened, and the electric signal input from the driver 18 is transmitted through the inner core 11 to the input / output terminal 25. It

【0029】このとき、第1外芯13にドライバ用広帯
域バッファ19によって低インピーダンスの内芯11と
同一の電気信号が伝達されるため、内芯11と第1外芯
13との間に電位差が生じることはない。一方、コンパ
レータ21により電気信号を取り込む場合、リレー2
0,22は開き、リレー26が閉じ、入出力端子25か
ら入力した電気信号は内芯11を伝達してコンパレータ
21に入力する。
At this time, since the same electric signal as that of the low-impedance inner core 11 is transmitted to the first outer core 13 by the driver broadband buffer 19, a potential difference is generated between the inner core 11 and the first outer core 13. It never happens. On the other hand, when the electric signal is taken in by the comparator 21, the relay 2
0 and 22 open, the relay 26 closes, and the electric signal input from the input / output terminal 25 is transmitted through the inner core 11 and input to the comparator 21.

【0030】このとき、第1外芯13には、コンパレー
タ用広帯域バッファ24によって低インピーダンスの内
芯11と同一の電気信号が伝達されるため、内芯11と
第1外芯13との間に電位差が生じることはない。
At this time, since the same electric signal as that of the low-impedance inner core 11 is transmitted to the first outer core 13 by the comparator wide-band buffer 24, the space between the inner core 11 and the first outer core 13 is increased. There is no potential difference.

【0031】ところで、この場合も広帯域バッファ19
及び24の帯域幅Bと入力信号周波数finとの関係は、
B>>2finを満たしている。
By the way, also in this case, the wideband buffer 19
And the relationship between the bandwidth B of 24 and the input signal frequency f in is
B >> 2f in is satisfied.

【0032】従って、第1実施例と同様、電気信号の振
幅減衰や反射等を抑制でき、抵抗が不要となるため、半
導体評価装置に適用した場合に、精度の高い評価を行う
ことが可能となり、信頼性の向上を図ることができる。
Therefore, as in the first embodiment, the amplitude attenuation and reflection of the electric signal can be suppressed, and the resistor is not required. Therefore, when applied to the semiconductor evaluation apparatus, highly accurate evaluation can be performed. Therefore, reliability can be improved.

【0033】さらに、図5はこの発明の第4実施例の概
略図であり、図5において、図4は同一符号は同一のも
の若しくは相当するものを示し、図4における広帯域バ
ッファ24,リレー26を除去すると共に、リレー2
0,22も除去してこれらのリレー20,22の部分を
直接接続したことである。
Further, FIG. 5 is a schematic view of a fourth embodiment of the present invention. In FIG. 5, the same reference numerals in FIG. 4 denote the same or corresponding parts, and the wideband buffer 24 and the relay 26 in FIG. And remove relay 2
0 and 22 are also removed and these relays 20 and 22 are directly connected.

【0034】そして、ドライバ18が電気信号が出力さ
れると、電気信号は内芯11を介して入出力端子25に
伝達され、このとき第1外芯13には広帯域バッファ1
9によって低インピーダンスの内芯11と同一の電気信
号が伝達されるため、内芯11と第1外芯13との間に
は電位差は生じない。
When the electric signal is output from the driver 18, the electric signal is transmitted to the input / output terminal 25 via the inner core 11, and at this time, the wide band buffer 1 is applied to the first outer core 13.
Since the same electric signal as that of the low-impedance inner core 11 is transmitted by 9, there is no potential difference between the inner core 11 and the first outer core 13.

【0035】また、コンパレータ21により電気信号を
取り込む場合、入出力端子25から入力した電気信号
は、内芯11を介してコンパレータ21に入力され、こ
のとき第1外芯13には広帯域バッファ19によって低
インピーダンスの内芯11と同一の電気信号が伝達され
るため、内芯11と第1外芯13との間には電位差は生
じない。
When the electric signal is taken in by the comparator 21, the electric signal inputted from the input / output terminal 25 is inputted to the comparator 21 through the inner core 11, and at this time, the wide band buffer 19 is arranged in the first outer core 13. Since the same electric signal as that of the low-impedance inner core 11 is transmitted, there is no potential difference between the inner core 11 and the first outer core 13.

【0036】ところで、この場合も広帯域バッファ19
の帯域幅Bと入力信号周波数finとの関係は、B>>2f
inを満たしている。
By the way, also in this case, the wideband buffer 19
The relationship between the bandwidth B of B and the input signal frequency f in is B >> 2f
meets in .

【0037】このように、図5に示す構成によっても、
第4実施例と同等の効果を得ることができる。
As described above, the structure shown in FIG.
It is possible to obtain the same effect as that of the fourth embodiment.

【0038】[0038]

【発明の効果】以上のように、この発明の電気信号伝達
線路によれば、第1外芯を包被して第2絶縁体を設け、
第2絶縁体を包被し接地された第2外芯を設け、広帯域
バッファの非反転入力端子を内芯に接続すると共に、反
転入力端子及び出力端子を第1外芯に接続したため、広
帯域バッファにより第1外芯が低インピーダンスとな
り、内芯と第1外芯との間に浮遊容量に蓄積される電荷
を低減でき、振幅減衰や反射等を抑制することができ、
しかも従来のようなインピーダンス整合のための抵抗が
不要となり、電子機器用の電気信号伝達線路として好適
である。
As described above, according to the electric signal transmission line of the present invention, the second insulator is provided by covering the first outer core,
Since the second outer core that covers the second insulator and is grounded is provided and the non-inverting input terminal of the wideband buffer is connected to the inner core and the inverting input terminal and the output terminal are connected to the first outer core, the wideband buffer As a result, the first outer core has a low impedance, the charges accumulated in the stray capacitance between the inner core and the first outer core can be reduced, and the amplitude attenuation and reflection can be suppressed,
Moreover, the conventional resistance for impedance matching becomes unnecessary, and it is suitable as an electric signal transmission line for electronic equipment.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の電気信号伝達線路の第1実施例の概
略図である。
FIG. 1 is a schematic view of a first embodiment of an electric signal transmission line according to the present invention.

【図2】図1の一部を切断した模式図である。FIG. 2 is a schematic diagram in which a part of FIG. 1 is cut.

【図3】この発明の第2実施例の概略図である。FIG. 3 is a schematic diagram of a second embodiment of the present invention.

【図4】この発明の第3実施例の概略図である。FIG. 4 is a schematic diagram of a third embodiment of the present invention.

【図5】この発明の第4実施例の概略図である。FIG. 5 is a schematic view of a fourth embodiment of the present invention.

【図6】従来の電気信号伝達線路の概略図である。FIG. 6 is a schematic view of a conventional electric signal transmission line.

【符号の説明】[Explanation of symbols]

11 内芯 12 第1絶縁体 13 第1外芯 14 第2絶縁体 15 第2外芯 16,19,24 広帯域バッファ 11 Inner Core 12 First Insulator 13 First Outer Core 14 Second Insulator 15 Second Outer Core 16, 19, 24 Wideband Buffer

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成3年11月20日[Submission date] November 20, 1991

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0014】いま、入力端子1から電気信号が入力され
ると、内芯11を通って出力端子2より電気信号が
されるが、このとき図2に示す内芯11上の点P1 と第
1外芯13上の点P2 との間に電位差が生じると、内芯
11と第1外芯13の間の浮遊容量CB に電荷が蓄積さ
れ、或いは浮遊容量CB が放電され、過渡的に内芯11
を流れる電気信号の電圧に影響が及ぶが、これを防止す
るには、広帯域バッファ16により内芯11と第1外芯
13の電気信号の電圧変動を同一にすればよく、これに
よりP1 点,P2 点間に電位差は生じないため、電気信
号の電圧に影響が及ぶことはほとんどなくなる。
[0014] Now, when an electrical signal is inputted from the input terminal 1, the electric signal from the output terminal 2 through the inner core 11 is output, a point P 1 on the inner core 11 shown in FIG. 2 this time When a potential difference occurs between the inner core 11 and the point P 2 on the first outer core 13, electric charge is accumulated in the stray capacitance C B between the inner core 11 and the first outer core 13, or the stray capacitance C B is discharged. , Transiently the inner core 11
Although affect the voltage of the electrical signal flowing through the, to prevent this, it is sufficient and the inner core 11 the voltage variation of the electrical signals of the first outer core 13 in the same by wideband buffer 16, thereby P 1 point , P 2 point does not have a potential difference, so that the voltage of the electric signal is hardly affected.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0033[Correction target item name] 0033

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0033】さらに、図5はこの発明の第4実施例の概
略図であり、図5において、図4同一符号は同一のも
の若しくは相当するものを示し、図4における広帯域バ
ッファ24,リレー26を除去すると共に、リレー2
0,22も除去してこれらのリレー20,22の部分を
直接接続したことである。
Furthermore, FIG. 5 is a schematic view of a fourth embodiment of the present invention, in FIG 5, FIG. 4 the same reference numerals indicate the equivalent or same components, wideband buffer 24 in FIG. 4, the relay 26 And remove relay 2
0 and 22 are also removed and these relays 20 and 22 are directly connected.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0037[Name of item to be corrected] 0037

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0037】このように、図5に示す構成によっても、
実施例と同等の効果を得ることができる。
As described above, the structure shown in FIG.
It is possible to obtain the same effect as that of the third embodiment.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0038[Correction target item name] 0038

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0038】[0038]

【発明の効果】以上のように、この発明の電気信号伝達
線路によれば、第1外芯を包被して第2絶縁体を設け、
第2絶縁体を包被し接地された第2外芯を設け、広帯域
バッファの非反転入力端子を内芯に接続すると共に、反
転入力端子及び出力端子を第1外芯に接続したため、広
帯域バッファにより第1外芯が低インピーダンスとな
り、内芯と第1外芯との間浮遊容量に蓄積される電荷
を低減でき、振幅減衰や反射等を抑制することができ、
しかも従来のようなインピーダンス整合のための抵抗が
不要となり、電子機器用の電気信号伝達線路として好適
である。
As described above, according to the electric signal transmission line of the present invention, the second insulator is provided by covering the first outer core,
Since the second outer core that covers the second insulator and is grounded is provided and the non-inverting input terminal of the wideband buffer is connected to the inner core and the inverting input terminal and the output terminal are connected to the first outer core, the wideband buffer As a result, the first outer core has a low impedance, the charges accumulated in the stray capacitance between the inner core and the first outer core can be reduced, and the amplitude attenuation and reflection can be suppressed,
Moreover, the conventional resistance for impedance matching becomes unnecessary, and it is suitable as an electric signal transmission line for electronic equipment.

Claims (1)

【特許請求の範囲】 【請求項1】 電気信号を伝達する内芯と、前記内芯を
包被した第1絶縁体と、前記第1絶縁体を包破した第1
外芯と、前記第1外芯を包被した第2絶縁体と、前記第
2絶縁体を包被し接地された第2外芯と、非反転入力端
子が前記内芯に接続され反転入力端子及び出力端子が前
記第1外芯に接続された広帯域バッファとを備えたこと
を特徴とする電気信号伝達線路。
Claim: What is claimed is: 1. An inner core for transmitting an electric signal, a first insulator encapsulating the inner core, and a first insulator encapsulating the first insulator.
An outer core, a second insulator covering the first outer core, a second outer core covering the second insulator and grounded, and a non-inverting input terminal connected to the inner core for inverting input An electric signal transmission line, comprising: a wide-band buffer having terminals and output terminals connected to the first outer core.
JP16818891A 1991-07-09 1991-07-09 Electric signal transmission line Pending JPH0522193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16818891A JPH0522193A (en) 1991-07-09 1991-07-09 Electric signal transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16818891A JPH0522193A (en) 1991-07-09 1991-07-09 Electric signal transmission line

Publications (1)

Publication Number Publication Date
JPH0522193A true JPH0522193A (en) 1993-01-29

Family

ID=15863418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16818891A Pending JPH0522193A (en) 1991-07-09 1991-07-09 Electric signal transmission line

Country Status (1)

Country Link
JP (1) JPH0522193A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076837A (en) * 2009-09-30 2011-04-14 Nagakura Denki:Kk Music signal transmission cable
AU2011245978B2 (en) * 2010-04-30 2015-07-30 Nippon Steel Corporation Sheet body supporting frame and photovoltaic power generation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076837A (en) * 2009-09-30 2011-04-14 Nagakura Denki:Kk Music signal transmission cable
AU2011245978B2 (en) * 2010-04-30 2015-07-30 Nippon Steel Corporation Sheet body supporting frame and photovoltaic power generation device

Similar Documents

Publication Publication Date Title
EP0806676B1 (en) Use of detecting electrode to measure partial discharge in a wire
US6175228B1 (en) Electronic probe for measuring high impedance tri-state logic circuits
US2883619A (en) Electrical probe
JPH05149972A (en) Testing probe
JP3329555B2 (en) Impedance meter
US4586008A (en) Fast passive coaxial integrator
JPH06331657A (en) Probe
JPH0522193A (en) Electric signal transmission line
US3838352A (en) Line output circuits
GB1395392A (en) Impedance measurement
US7282903B2 (en) Longitudinal balance measuring bridge circuit
US6094042A (en) Probe compensation for losses in a probe cable
US20220271737A1 (en) Filter device
EP0488056B1 (en) Noise isolated amplifier circuit
US2747160A (en) Shielding efficiency measuring device
US6734684B2 (en) Spectral shaping circuit
US4495458A (en) Termination for high impedance attenuator
US5523693A (en) Balanced signal source
RU2019850C1 (en) Method and device for checking characteristics of partial discharges
JPH04111539A (en) Antenna input device
JPH08186850A (en) Signal transmission circuit
JP3519245B2 (en) High frequency suppression circuit
US3803507A (en) Input circuits for electrical instruments
JPS6133719Y2 (en)
Bickley Measurement of transistor characteristic frequencies in the 20–1000 Mc/s range