JPH05204815A - Time oriented storage control system - Google Patents

Time oriented storage control system

Info

Publication number
JPH05204815A
JPH05204815A JP1448392A JP1448392A JPH05204815A JP H05204815 A JPH05204815 A JP H05204815A JP 1448392 A JP1448392 A JP 1448392A JP 1448392 A JP1448392 A JP 1448392A JP H05204815 A JPH05204815 A JP H05204815A
Authority
JP
Japan
Prior art keywords
time
access
storage device
task
span
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1448392A
Other languages
Japanese (ja)
Inventor
Norihiko Sakurai
紀彦 櫻井
Junichi Kishigami
順一 岸上
Atsushi Ishikawa
篤 石川
Hisaya Kotani
尚也 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1448392A priority Critical patent/JPH05204815A/en
Publication of JPH05204815A publication Critical patent/JPH05204815A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a storage device which suitably stores video information whose responsiveness in fixed with at fixed speed is important by securing uniform responsiveness as to total access. CONSTITUTION:A time control part 32 is provided in an I/O processor 3 between a main processor 1 and a storage device 4. Then a storage area 321 for a permitted time span is provided on the time control part 32. When optional one task among plural tasks of the main processor 1 gains successive access, one of divided time spans is assigned and only access from a permitted task is allowed in the time span. When the residual time spans can not be assigned, the task is informed that access is disabled. Consequently, the instantaneous response of access can be secured for all the tasks assigned to the time spans and real- time access is stably gained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、動画や音声情報のデ−
タベ−スの格納に供する記憶装置制御システムに関し、
特に一定の応答性能を重視する情報の格納に好適なタイ
ムオリエンテッド・ストレッジ制御システムに関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to video and audio information data recording.
Regarding a storage device control system used for storing a table,
In particular, the present invention relates to a time-oriented storage control system suitable for storing information that emphasizes constant response performance.

【0002】[0002]

【従来の技術】従来より、デ−タベ−スシステムの記憶
素子としては、磁気ディスクや光ディスクが用いられて
いる。そして、デ−タベ−スを有する情報処理システム
は、一般に図5に示すように、主プロセッサ1、そのワ
−クエリアである主記憶装置2、および磁気ディスクや
光ディスク等の媒体に情報を記憶する記憶装置4、なら
びに主プロセッサ1と記憶装置4とを接続するデ−タ転
送パス3から構成されている。なお、磁気ディスクや光
ディスクにはそれぞれ制御装置が接続されているが、こ
れらの制御装置はここではデ−タ転送パス3の一部とし
て広い意味でとらえている。デ−タベ−ス等を効率的に
操作するためには、図5に示すように、タスクという概
念により複数の機能を持つ論理的なアクセス主体を考え
ることが一般的であり、これらのタスクが複数存在する
環境においては、これらのタスクは独立に、あるいは必
要に応じて、互いに通信を行いながら機能を実現する。
これらのタスクがアクセスする情報は一般的に互いに独
立な位置に格納されている。一方、動画や音声のような
リアルタイム性が強い情報をデ−タベ−ス化して、複数
のタスクからのアクセスを許容する場合には、特定のタ
スクに対して即時応答を保証するのではなく、全てのタ
スクに対しても安定した実時間に則したアクセスを保証
することが要求される。何故ならば、これらの情報は一
定の速度でその情報を処理しないと(多くの場合には、
再生処理である)、映像・音声の乱れや途切れの原因と
なってしまうからである。
2. Description of the Related Art Conventionally, a magnetic disk or an optical disk has been used as a storage element of a database system. An information processing system having a database generally stores information in a main processor 1, a main storage device 2 which is a work area thereof, and a medium such as a magnetic disk or an optical disk, as shown in FIG. It is composed of a memory device 4 and a data transfer path 3 connecting the main processor 1 and the memory device 4. It should be noted that although control devices are connected to the magnetic disk and the optical disk, respectively, these control devices are considered here as a part of the data transfer path 3 in a broad sense. In order to efficiently operate a database or the like, as shown in FIG. 5, it is common to consider a logical access subject having a plurality of functions by the concept of tasks, and these tasks are In an environment with a plurality of these tasks, these tasks realize functions independently or as necessary, communicating with each other.
The information accessed by these tasks is generally stored in locations independent of each other. On the other hand, when information with strong real-time property such as video and audio is databased and access from multiple tasks is permitted, immediate response is not guaranteed for a specific task, It is required to guarantee stable real-time access for all tasks. Because these information must be processed at a constant rate (often,
This is because it is a reproduction process), which causes disturbances and breaks in the video / audio.

【0003】[0003]

【発明が解決しようとする課題】図5において、従来の
主プロセッサ1と記憶装置4とのインタフェ−スは、必
要なバイト数あるいはセクタと呼ばれるブロックの必要
数を指定したコマンドを、主プロセッサ1が記憶装置4
に対して発行する形式をとる。特に、高速情報転送を意
識したシステムでは、DMA(Direct Memory Acc
ess)転送と呼ばれる転送方式により、主プロセッサ1
は、命令を発行した後は、I/Oを制御する装置(I/
Oプロセッサ)に転送状態の管理を任せて、自分自身は
他のタスクのための処理を行うことが一般的である。こ
のとき、I/Oプロセッサは、記憶装置4から読み出さ
れた情報を直接指定された主記憶装置2上のI/Oバッ
ファに書き込む。この場合、従来の記憶装置4では、そ
の転送にかかるアクセスタイムや転送時間にかかわら
ず、1回のコマンドで指定された情報量を1回のI/O
動作として読み出し、あるいは書き込み処理を行う。記
憶装置4に対して複数のアクセスが生じた場合には、最
初にアクセスを受け付けたものから逐次I/O処理を行
う、いわゆるFIFOアルゴリズムに従った制御を行
う。また、同一のアクセス単位に複数のアクセスが競合
した場合には、直前のアクセスの終了を待つキュ−イン
グ制御を主プロセッサ1の内部で行う。この方式は、記
憶装置4の能力を十二分に使用するという観点からは優
れた方式である。しかしながら、途中で長大なデ−タ転
送が発生した場合や、負荷が瞬間的に大きくなった場合
等には、その応答時間が大きく変動する。さらに、磁気
ディスク装置等の回転体記憶装置においては、アクセス
に伴って物理的なヘッドの位置の移動や回転待ち等の間
は、一旦、転送パス3を論理的に切り離して記憶装置4
単体で動作するオフライン動作により、記憶サブシステ
ムとしてのスル−プットを向上する方法が一般的に用い
られている。しかし、この方法も、負荷変動時には、応
答性能の大幅な変動の原因となり得る。負荷が極端に高
い場合には、いわゆる沈み込み現象となって現われる。
In the interface between the conventional main processor 1 and the storage device 4 shown in FIG. 5, a command designating the required number of bytes or a required number of blocks called a sector is executed by the main processor 1 Storage device 4
To be issued to. In particular, in a system that is conscious of high-speed information transfer, DMA (Direct Memory)
ess) transfer method called main transfer 1
Is a device that controls I / O (I / O
It is general to let the O processor) manage the transfer state and perform the processing for other tasks. At this time, the I / O processor writes the information read from the storage device 4 directly into the designated I / O buffer on the main storage device 2. In this case, in the conventional storage device 4, regardless of the access time or transfer time required for the transfer, the amount of information specified by one command is transferred to one I / O.
As an operation, reading or writing processing is performed. When a plurality of accesses to the storage device 4 occur, control is performed according to a so-called FIFO algorithm, in which I / O processing is sequentially performed from the first access accepted. Further, when a plurality of accesses compete for the same access unit, the main processor 1 performs the queuing control for waiting for the end of the immediately preceding access. This method is an excellent method from the viewpoint of fully utilizing the capacity of the storage device 4. However, when a large amount of data transfer occurs on the way, or when the load momentarily increases, the response time greatly changes. Further, in a rotary storage device such as a magnetic disk device, the transfer path 3 is temporarily logically separated while the physical movement of the position of the head or waiting for rotation is accompanied by access.
A method of improving the throughput as a storage subsystem by an offline operation that operates alone is generally used. However, this method can also cause a large change in response performance when the load changes. When the load is extremely high, a so-called subduction phenomenon appears.

【0004】図6は、従来の記憶サブシステムにおける
典型的なデ−タ転送のタイムチャ−トである。図6に示
すように、主プロセッサ1の内部では、同一のアクセス
単位に複数のアクセスが競合した場合、I/Oコマンド
のキュ−イングを行い、I/Oシステムに送られる。そ
れらのI/Oコマンド(I/Oアクセス)は、下方にタ
スク1、タスク2、タスク3として記載されており、タ
スク2は最初にアクセスを受け付けたので待ち時間が少
なく、最初に処理に移り、次にタスク3が処理に移り、
最後にタスク1が長い待ち時間の後、処理に移る。図4
は、アクセスの発生がランダムで、転送量が指数分布に
従った場合の極めて典型的な応答特性の評価例を示す図
である。ここでは、64KB転送、転送速度が4MB/
s、アクセスタイムは35ms、かつ1つのIOCに4
個のIODが接続されている場合を示している。図4に
示すように、負荷が低い状態では良好な応答特性が期待
できるが、瞬間的にでも負荷が集中した場合には、応答
性能は数十倍以上に劣化する。上位装置からの負荷の変
動は、記憶装置4側では予測ができないので、従来の記
憶装置4では、これらの性能低下を防止する方法がなか
った。従来の記憶装置4のように、コ−ド情報を主とし
て記憶する場合には、この問題はそれほど致命的ではな
いが、映像情報を記憶する場合には、1つ1つの応答時
間が極端に短いことは要求せず、逆に最悪時の応答性能
が一定時間内であること、つまり連続した次の情報を再
生するまでに次の情報がメモリ内に読み出されることが
要求される。従って、そのまま適用すると、映像情報が
期待された速度で再生されなかったり、あるいは再生が
不可能になってしまうという問題があった。すなわち、
従来の記憶装置は、装置のスル−プットを重視した設計
であり、映像情報のような一定の応答性能を重視するよ
うな情報をデ−タベ−ス化するためには、好適とは言え
なかった。本発明の目的は、このような従来の課題であ
る上位装置からの予測が不可能な応答性能の変動の問題
を解決し、映像情報のような一定の応答性能を重視する
ような情報の格納に好適なタイムオリエンテッド・スト
レッジ制御システムを提供することにある。
FIG. 6 is a typical data transfer time chart in a conventional storage subsystem. As shown in FIG. 6, inside the main processor 1, when a plurality of accesses compete for the same access unit, an I / O command is queued and sent to the I / O system. These I / O commands (I / O access) are described as Task 1, Task 2, and Task 3 below, and since Task 2 received the access first, the waiting time was short, and the processing moved first. , Then task 3 moves to processing,
Finally, after a long waiting time, the task 1 moves to the processing. Figure 4
FIG. 4 is a diagram showing an example of evaluation of a very typical response characteristic when access is randomly generated and a transfer amount follows an exponential distribution. Here, 64KB transfer, transfer speed 4MB /
s, access time is 35 ms, and 4 per IOC
It shows a case where a number of IODs are connected. As shown in FIG. 4, good response characteristics can be expected when the load is low, but when the load is concentrated even momentarily, the response performance deteriorates several tens of times or more. Since the fluctuation of the load from the host device cannot be predicted on the storage device 4 side, the conventional storage device 4 has no method for preventing these performance deteriorations. When the code information is mainly stored as in the conventional storage device 4, this problem is not so fatal, but when the video information is stored, each response time is extremely short. On the contrary, the worst case response performance is required within a certain time, that is, the next information is required to be read into the memory before the next continuous information is reproduced. Therefore, if it is applied as it is, there is a problem that the video information may not be reproduced at the expected speed or may not be reproduced. That is,
The conventional storage device is designed with emphasis on the output of the device, and is not suitable for converting information such as video information that emphasizes constant response performance into a database. It was An object of the present invention is to solve such a conventional problem of a variation in response performance that cannot be predicted from a higher-level device, and store information such as video information that emphasizes constant response performance. To provide a suitable time-oriented storage control system.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明のタイムオリエンテッド・ストレッジ制御シ
ステムは、複数のアクセス主体相互間で共有され、各ア
クセス主体が指定したアドレスの情報をアクセス主体と
記憶装置との間で転送するストレッジ制御システムにお
いて、システム内に時刻を管理する時刻管理部、および
時刻管理部により管理され、許可された時間枠を記憶す
る記憶エリアを設け、時刻管理部は、実時間を均一ある
いは不均一で、かつ一定周期に割り付けられる複数の時
間枠に分割し、各時間枠を識別して、任意のアクセス主
体からの一連のアクセスに対して分割された1つの時間
枠を割り付け、記憶エリアに記録した後、時間枠内では
許可されたアクセス主体からのアクセスのみを許容する
ように制御し、別のアクセス主体がアクセスしようとし
た場合には、残された時間枠を割り付けることが不可能
であれば、アクセス主体に対してアクセスできないこと
を通知して、そのアクセスを拒否することに特徴があ
る。
In order to achieve the above object, a time-oriented storage control system of the present invention is shared among a plurality of access subjects, and information of an address designated by each access subject is stored in the access subject. In a storage control system that transfers data between a storage device and a storage device, a time management unit that manages time and a storage area that stores a permitted time frame managed by the time management unit are provided in the system. , The real time is divided into a plurality of time frames that are evenly or non-uniformly allocated at a fixed cycle, each time frame is identified, and one time is divided for a series of accesses from any access subject. After allocating a frame and recording it in the storage area, it is controlled so that only the access from the authorized access subject is permitted within the time frame, and another If the access entity attempts to access, if it is not possible to allocate the remaining time period, and notifies the inability access to the access subject, is characterized in that denied the.

【0006】[0006]

【作用】本発明においては、主プロセッサと記憶装置の
間のデ−タ転送パスの部分の例えばI/Oプロセッサ内
に時刻管理部を設ける。そして、その時刻管理部内には
許可された時間スパンの記憶エリアを設ける。時間スパ
ンとは、実時間を均一または均一でない小時間に分割し
たもので、一定の周期で割り付けられる複数の時間スパ
ンに分割するとともに、各々の時間スパンを識別子で識
別する。そして、主プロセッサの複数のタスクのうちの
任意の1つから一連のアクセスがあると、その分割され
たうちの1つの時間スパンを割り付けて、その時間スパ
ン内では許可されたタスクからのアクセスのみを許容す
るように制御する。また、残された時間スパンを割り付
けることができなくなった場合には、そのタスクに対し
てアクセス不可能であることを通知する。これにより、
アクセスが時間スパンに割り付けられた全てのタスクに
対して即時応答を保証することができ、安定して実時間
に則したアクセスを行わせることができる。その結果、
映像・音声の乱れや途切れがなくなり、動画や音声情報
を良好な環境条件で使用できるように、デ−タベ−スに
格納することができる。
In the present invention, the time management unit is provided in the data transfer path between the main processor and the storage device, for example, in the I / O processor. Then, a storage area for the permitted time span is provided in the time management unit. The time span is a real time divided into uniform or non-uniform small times, and is divided into a plurality of time spans allocated at a constant cycle, and each time span is identified by an identifier. Then, when a series of accesses are made from any one of the tasks of the main processor, one of the divided time spans is allocated, and only the access from the permitted tasks is performed within the time span. Control to allow. If the remaining time span cannot be assigned, the task is notified that it cannot be accessed. This allows
It is possible to guarantee an immediate response to all tasks whose access is allocated to a time span, and to perform stable and real-time access. as a result,
It is possible to store video and audio information in a database so that the video and audio are not distorted or discontinuous, and moving images and audio information can be used under favorable environmental conditions.

【0007】[0007]

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の一実施例を示すタイムオリ
エンテド・ストレッジ制御システムのブロック図であ
る。本実施例では、映像情報のような一定の応答性能を
重視するような情報をデ−タベ−ス化するため、特にデ
−タ転送パス3の構成を変更する。図1において、10
1は主プロセッサ1と主記憶装置2に共通に接続される
システムバス、3は同じくシステムバス101に接続さ
れるI/Oプロセッサ、102はI/Oプロセッサ3に
接続された記憶装置のバス、41は記憶装置のバス10
2に接続された記憶制御装置、42は記憶装置4の分割
された記憶部である。I/Oプロセッサ3の内部には、
マイクロプロセッサ31と時刻管理部32とエクスタ−
ナル・ポ−ト・コントロ−ラ(外部入出力制御部)34
が設けられ、さらに時刻管理部32の内部には、許可さ
れた時間スパンの記憶エリア321が設けられている。
本実施例の特徴は、図1に示すように、以下の手段を備
えることである。 (イ)単位実時間を複数の時間間隔に分割し、その時間
間隔について、認識区可能な識別子を付与するために時
刻管理部32および許可された時間スパンの記憶エリア
321を備える。時刻管理部32は、十分な精度を持つ
内部クロックを発生している。この時間スパンは、一定
周期で同一識別子が繰り返し付与されるように制御され
る。 (ロ)主プロセッサ1から発行されたI/Oコマンドに
対して、マイクロプロセッサ31は、実行可能な時間の
実行状態を時刻管理部32に問い合わせ、空いているス
パンを割り付け、その結果を許可された時間スパンの記
憶エリア321に記憶する。 (ハ)この時、必要なスパンを割り付けることができな
い場合には、そのアクセスを受け付けることができない
旨、主プロセッサ1に通知する。なお、時刻管理部32
は、ソフトウェアモジュ−ルで実現することも、またハ
−ドウェアで実現することも可能である。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram of a time-oriented storage control system showing an embodiment of the present invention. In the present embodiment, in order to make information such as video information that emphasizes a certain response performance into a database, the configuration of the data transfer path 3 is particularly changed. In FIG. 1, 10
Reference numeral 1 is a system bus commonly connected to the main processor 1 and the main storage device 2, 3 is an I / O processor also connected to the system bus 101, and 102 is a storage device bus connected to the I / O processor 3. 41 is the bus 10 of the storage device
2 is a storage control device connected to 2, and 42 is a divided storage unit of the storage device 4. Inside the I / O processor 3,
Microprocessor 31, time management unit 32, and extender
Null port controller (external input / output controller) 34
Further, a storage area 321 of a permitted time span is provided inside the time management unit 32.
The feature of this embodiment is that the following means are provided as shown in FIG. (A) The unit real time is divided into a plurality of time intervals, and the time management unit 32 and the storage area 321 of the permitted time span are provided for giving an identifier capable of recognizing the time interval. The time management unit 32 generates an internal clock with sufficient accuracy. This time span is controlled so that the same identifier is repeatedly given at a constant cycle. (B) In response to the I / O command issued from the main processor 1, the microprocessor 31 inquires of the time management unit 32 about the execution state of the executable time, allocates a vacant span, and permits the result. The time span is stored in the storage area 321. (C) At this time, if the required span cannot be allocated, the main processor 1 is notified that the access cannot be accepted. The time management unit 32
Can be realized by a software module or hardware.

【0008】先ず、主プロセッサ1は、予め1回のI
/Oで必要とする時間と、発行するタスクのIDを情報
として、I/Oプロセッサ3内のマイクロプロセッサ3
1に通知する。 一般的に、動画像情報を読み出す場合には、概ね1回の
動作で読み出す情報量を事前に推定することができる。
勿論、符号化技術により情報が圧縮されている場合に
は、その読み出す単位の情報量は可変長であるが、MP
EG(Multi-pulse Exited Group)等で標準化が進
められている符号化方式では、ほぼ固定長で読み出す単
位を設定することが可能であって、その時間の推定も概
略の値を想定できる。ただ、デ−タベ−ス等でランダム
アクセスが行われる場合、磁気ディスク等の回転体記憶
装置を用いたときのアクセスタイムを予想することはで
きないが、少なくても最大シ−ク時間と1回転時間の和
を越えることはない。従って、1回のI/Oで必要とす
る時間Tは、下式で定められる。 T≧(最大アクセスタイム)+(最大転送情報量/転送速度)・・・・・(1) すなわち、最大アクセスタイムと単位当り最大転送情報
量との和を越えることはない。主プロセッサ1は、この
時間と発行するタスクのIDを情報として、マイクロプ
ロセッサ31に通知する。ただし、この時間Tは必ずし
もダイナミックに設定する必要はなく、予めタスク単位
に設定しておいても差し支えない。
First, the main processor 1 performs the I
The time required for I / O and the ID of the task to be issued are used as information, and the microprocessor 3 in the I / O processor 3
Notify 1. In general, when reading moving image information, the amount of information to be read can be estimated in advance by one operation.
Of course, when the information is compressed by the encoding technique, the information amount of the unit of reading has a variable length.
In the encoding method that is being standardized by EG (Multi-pulse Excited Group) and the like, it is possible to set a unit for reading with a substantially fixed length, and it is possible to assume a rough value for the estimation of the time. However, when random access is performed using a database, it is impossible to predict the access time when using a rotating memory device such as a magnetic disk, but at least the maximum seek time and one rotation. The sum of time is never exceeded. Therefore, the time T required for one I / O is defined by the following formula. T ≧ (maximum access time) + (maximum transfer information amount / transfer speed) (1) That is, the sum of the maximum access time and the maximum transfer information amount per unit is not exceeded. The main processor 1 notifies the microprocessor 31 of this time and the ID of the task to be issued as information. However, this time T does not necessarily have to be set dynamically, and may be set in advance for each task.

【0009】図2(a)は、本発明における単位時間の
分割イメ−ジを示す図であり、図2(b)は、許可され
た時間スパンの記憶エリアの構成を示す図である。 マイクロプロセッサ31は、主プロセッサ1から発行
されたI/Oコマンドを受け取ると、そのコマンドが新
たなタスクにより発行されたものであれば、指定された
時間間隔を新たに割り付ける。この割り付けは、図1に
示す時刻管理部32により予め単位実時間が複数の時間
間隔に分割され、認識区可能な識別子が付与されている
間隔を複数個連続して与えることにより実現される。す
なわち、図2(a)に示すように、単位時間をID0,
ID1,・・・・ID999のIDが付与されている間
隔に分割して、次の単位時間の間隔にもID0,ID
1,・・・ID999をそれぞれ割り当てて、これを繰
り返す。割り付けは、許可された時間スパンの記憶エリ
ア321に記録されている情報を検索することにより、
空きスパンを探索する。割り付けたスパンは、タスクI
Dと識別子の範囲として記憶エリア321に記録され
る。例えば、図2(b)に示すように、記憶エリア32
1に記録される。3211はタスクIDの番号、321
2は開始スパンの番号、3213は終了スパンの番号を
それぞれ記録するエリアである。 既に割り付けられているものについては、割り付けら
れた次のスパンにコマンドが実行されるようにスケジュ
−ルされる。従って、マイクロプロセッサ31により受
け付けられた順序でコマンドが実行されるのではなく、
スパン記憶エリア321に割り付けられたスパンの順序
に従ってコマンドが実行されるのである。 許可された時間スパンの記憶エリア321を検索し
て、割り付けるべき連続したスパンがなかった場合に
は、そのタスクに対してコマンドを拒否することを通知
する。
FIG. 2 (a) is a diagram showing a divided image of a unit time in the present invention, and FIG. 2 (b) is a diagram showing a structure of a storage area of a permitted time span. When the microprocessor 31 receives the I / O command issued from the main processor 1, if the command is issued by a new task, the microprocessor 31 newly allocates the designated time interval. This allocation is realized by dividing the unit real time into a plurality of time intervals in advance by the time management unit 32 shown in FIG. 1 and continuously giving a plurality of intervals to which the identifiers that can be recognized are provided. That is, as shown in FIG. 2A, the unit time is ID0,
ID1, ... ID99 is divided into intervals assigned with ID999, and ID0 and ID are also assigned to the next unit time interval.
1, ... ID 999 are assigned respectively, and this is repeated. The allocation is performed by searching the information recorded in the storage area 321 of the permitted time span,
Search for free span. The assigned span is Task I
It is recorded in the storage area 321 as a range of D and the identifier. For example, as shown in FIG. 2B, the storage area 32
It is recorded in 1. 3211 is the task ID number, 321
Reference numeral 2 is an area for recording the start span number, and 3213 is an area for recording the end span number. Those that are already allocated are scheduled so that the command will be executed in the next span that is allocated. Therefore, the commands are not executed in the order accepted by the microprocessor 31,
The commands are executed in the order of the spans assigned to the span storage area 321. The storage area 321 of the permitted time span is searched, and if there is no continuous span to be allocated, the task is notified to reject the command.

【0010】図3は、本発明における負荷と応答性能の
関係を示す図である。 スパンを割り付けているタスクは、記憶装置へのアク
セスを行わなくなった時点で、スパンを開放するコマン
ドを発行することにより、主プロセッサ1はこのタスク
に関する情報を許可された時間スパンの記憶エリア32
1から削除する。以上の制御を行うことにより、一旦ア
クセスすることが受け付けられて、スパンが割り付けら
れたタスクは、必要な動画像情報の読み出しを完了する
まで一定時間間隔でのI/O完了が保証される。本発明
による制御を行った場合、図3に示すような応答特性と
なる。図4に示す従来の特性と比較すると明らかなよう
に、本発明では、負荷(回/秒)が30回前の時点で、
時間配分ができる負荷を越えたと判断し、それ以上のア
クセスを拒否しているので、図4に比べるとスル−プッ
トの観点からは装置のポテンシャルを十分に使い切って
いない。しかし、応答性能の安定性としての観点から
は、動画像等の読み出しに適した改善が行われているこ
とが明らかである。
FIG. 3 is a diagram showing the relationship between the load and the response performance in the present invention. The task allocating the span issues a command for releasing the span when the access to the storage device is stopped, so that the main processor 1 gives the information about this task to the storage area 32 of the permitted time span.
Delete from 1. By performing the above control, the task to which access is once accepted and the span is assigned is guaranteed to complete I / O at a constant time interval until reading of necessary moving image information is completed. When the control according to the present invention is performed, the response characteristic is as shown in FIG. As is clear from comparison with the conventional characteristics shown in FIG. 4, in the present invention, when the load (times / second) is 30 times before,
Since it is judged that the load over which time can be allocated has been exceeded and access is further denied, the potential of the device is not fully used from the viewpoint of throughput as compared with FIG. However, from the viewpoint of the stability of the response performance, it is clear that the improvement suitable for reading a moving image or the like has been made.

【0011】[0011]

【発明の効果】以上説明したように、本発明によれば、
実時間を一定周期で発生するスパンに分割して、そのス
パンを特定のアクセス主体に割り付け、その主体からの
一連のアクセスが完了するまで、そのスパンでの記憶装
置へのアクセスを保証するので、各アクセス主体から見
ると、均一の応答性を保証することが可能である。その
結果、一定の速度で、かつ一定時間内での応答性を重視
する映像情報の格納に適した記憶装置を実現することが
できる。
As described above, according to the present invention,
Real time is divided into spans that occur in a fixed cycle, the span is assigned to a specific access subject, and access to the storage device in that span is guaranteed until a series of accesses from that subject is completed. From the perspective of each access entity, it is possible to guarantee uniform responsiveness. As a result, it is possible to realize a storage device suitable for storing video information that emphasizes responsiveness at a constant speed and within a fixed time.

【0012】[0012]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すタイムオリエンテッド
・ストレッジ制御システムのブロック図である。
FIG. 1 is a block diagram of a time-oriented storage control system showing an embodiment of the present invention.

【図2】本発明における単位時間の分割イメ−ジおよび
許可された時間スパンの記憶エリアの構成を示す図であ
る。
FIG. 2 is a diagram showing a configuration of a divided image of a unit time and a storage area of a permitted time span in the present invention.

【図3】本発明における負荷と応答特性の関係を示す図
である。
FIG. 3 is a diagram showing a relationship between load and response characteristics in the present invention.

【図4】従来の装置の負荷と応答特性の関係を示す図で
ある。
FIG. 4 is a diagram showing a relationship between a load and a response characteristic of a conventional device.

【図5】一般的な情報処理システムの記憶装置へのアク
セスを示す図である。
FIG. 5 is a diagram showing access to a storage device of a general information processing system.

【図6】従来の記憶サブシステムに対するアクセスの主
プロセッサ内での制御イメ−ジとアクセスのタイムチャ
−トである。
FIG. 6 is a control image in the main processor of access to the conventional storage subsystem and a time chart of the access.

【符号の説明】[Explanation of symbols]

1 主プロセッサ 2 主記憶装置 3 I/Oプロセッサ 4 記憶装置 31 マイクロプロセッサ 32 時刻管理部 34 エクスタ−ナルポ−ト制御部 41 記憶制御装置 42 記憶部 101 システムバス 102 記憶装置のバス 321 許可された時間スパンの記憶エリア 1 Main Processor 2 Main Storage Device 3 I / O Processor 4 Storage Device 31 Microprocessor 32 Time Management Unit 34 External Port Control Unit 41 Storage Control Device 42 Storage Unit 101 System Bus 102 Storage Device Bus 321 Permitted Time Span storage area

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小谷 尚也 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Naoya Otani 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数のアクセス主体相互間で共有され、
各アクセス主体が指定したアドレスの情報をアクセス主
体と記憶装置との間で転送するストレッジ制御システム
において、システム内に時刻を管理する時刻管理部、お
よび該時刻管理部により管理され、許可された時間枠を
記憶する記憶エリアを設け、該時刻管理部は、実時間を
均一あるいは不均一で、かつ一定周期に割り付けられる
複数の時間枠に分割し、各時間枠を識別して、任意のア
クセス主体からの一連のアクセスに対して上記分割され
た1つの時間枠を割り付け、上記記憶エリアに記録した
後、該時間枠内では許可されたアクセス主体からのアク
セスのみを許容するように制御し、別のアクセス主体が
アクセスしようとした場合には、残された時間枠を割り
付けることが不可能であれば、該アクセス主体に対して
アクセスできないことを通知して、そのアクセスを拒否
することを特徴とするタイムオリエンテッド・ストレッ
ジ制御システム。
1. Shared among a plurality of access subjects,
In a storage control system that transfers information of an address designated by each access subject between the access subject and a storage device, a time management unit that manages time in the system, and a time permitted and managed by the time management unit. A storage area for storing the frames is provided, and the time management unit divides the real time into a plurality of time frames that are uniform or nonuniform and are allocated in a constant cycle, identify each time frame, and identify any access subject. After assigning one of the divided time frames to a series of accesses from the user and recording it in the storage area, control is performed so as to allow only the access from the authorized access subject within the time frame, and When the other access subject tries to access, if the remaining time frame cannot be assigned, the access subject cannot be accessed Notifies the door, time Oriented Sutorejji control system characterized by denying the access.
JP1448392A 1992-01-30 1992-01-30 Time oriented storage control system Pending JPH05204815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1448392A JPH05204815A (en) 1992-01-30 1992-01-30 Time oriented storage control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1448392A JPH05204815A (en) 1992-01-30 1992-01-30 Time oriented storage control system

Publications (1)

Publication Number Publication Date
JPH05204815A true JPH05204815A (en) 1993-08-13

Family

ID=11862303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1448392A Pending JPH05204815A (en) 1992-01-30 1992-01-30 Time oriented storage control system

Country Status (1)

Country Link
JP (1) JPH05204815A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166136B2 (en) 2008-12-24 2012-04-24 National Institute Of Advanced Industrial Science And Technology Performance reservation storage management system, storage management method, and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166136B2 (en) 2008-12-24 2012-04-24 National Institute Of Advanced Industrial Science And Technology Performance reservation storage management system, storage management method, and storage medium

Similar Documents

Publication Publication Date Title
US4771375A (en) Managing data storage devices connected to a digital computer
US5983293A (en) File system for dividing buffer areas into different block sizes for system and user data
US5799210A (en) Method for allocating either private or shared buffer memory for storing data from sort operations in accordance with an assigned value or threshold value
JP2010102715A (en) Large block allocation for disk-based file system
EP0493012B1 (en) Control system for cache storage unit
US5136692A (en) Memory disk buffer manager
JPH02118842A (en) Dynamic load balance for multiple user's computer
US4639862A (en) Computer system
Baskett et al. The management of a multi-level non-paged memory system
JPH05204815A (en) Time oriented storage control system
CN108897618B (en) Resource allocation method based on task perception under heterogeneous memory architecture
KR20220091023A (en) Hybrid memory device and management method thereof
JP3975684B2 (en) Disk I / O scheduling apparatus and method
JPS61216016A (en) Area control system for data base
JPH0676480A (en) Disk device for processing alternate sector
US20020165869A1 (en) Process control manager for audio/video file system
JP3260399B2 (en) Asynchronous I / O dynamic priority change method
JPH10161932A (en) Disk cache control system
JPH04155546A (en) Multivolume file processing method
JPH08212012A (en) Data access control system for server device
JPH11120690A (en) Disk device and buffer control method
JP2665180B2 (en) Disk cache buffer allocation method
JPH09305322A (en) Storage device
JP3472357B2 (en) Information processing device
JPH04215120A (en) File system