JPH05183770A - Circuit for generating high voltage - Google Patents

Circuit for generating high voltage

Info

Publication number
JPH05183770A
JPH05183770A JP36062391A JP36062391A JPH05183770A JP H05183770 A JPH05183770 A JP H05183770A JP 36062391 A JP36062391 A JP 36062391A JP 36062391 A JP36062391 A JP 36062391A JP H05183770 A JPH05183770 A JP H05183770A
Authority
JP
Japan
Prior art keywords
voltage
circuit
high voltage
pulse
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36062391A
Other languages
Japanese (ja)
Inventor
Shigeru Kashiwagi
茂 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP36062391A priority Critical patent/JPH05183770A/en
Publication of JPH05183770A publication Critical patent/JPH05183770A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To improve the stability degree of a high voltage by reducing an inner impedance in a high voltage generating circuit. CONSTITUTION:A horizontal synchronizing signal Ps is supplied to a horizontal deflection circuit 1 so as to obtain a fly-back pulse Vr1. The pulse Vr1 is adopted as a high voltage pulse Vhv1 by a fly-back transformer 12 so as to be supplied to a high voltage rectifier circuit 13. the horizontal synchronizing signal Ps is adopted as a pseudo synchronizing signal Psd by a phase shift circuit 11 and supplied to a high voltage output circuit 5 so as to obtain the fly-back pulse Vr2. The pulse Vr2 is adopted as the high voltage pulse Vhv2 by the fly-back transformer 13 so as to be supplied to the high voltage rectifier circuit 7. The outputs of the high voltage rectifier circuits 13 and 7 are connected in common and a DC voltage HV obtained at the connecting point is supplied to the possitive electrode of a picture tube.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機等
における受像管の陽極に加える直流高圧を発生させるた
めの高圧発生回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high voltage generating circuit for generating a DC high voltage applied to the anode of a picture tube in a television receiver or the like.

【0002】[0002]

【従来の技術】テレビジョン受像機において、受像管の
陽極に加える直流高圧を発生する手段は、これまで受像
機内で発生する水平偏向のパルスを昇圧、整流して得る
のが普通である。図5は従来の高圧発生回路の一例を示
す回路図である。図5において、水平偏向回路1には、
受像機内の図示せぬ前段から水平同期信号Psが供給さ
れ、その出力に接続された水平偏向コイル2とS字補正
コンデンサ3の直列回路には、水平同期信号Psに同期
した水平偏向周期の鋸波電流Iyが流れる。さらに、水
平偏向回路1の出力には、水平出力トランス4の1次巻
線4aも接続され、その一端は直流電源Ebに接続され
ている。このようにすると、1次巻線4aには第1の帰
線パルスVr1が発生し、これを2次巻線4bで適当な波
高値Voに変圧した後、水平偏向回路1内の水平AFC
回路のための比較信号として加える他、受像機内の各部
の必要な回路に供給する。
2. Description of the Related Art In a television receiver, the means for generating a DC high voltage applied to the anode of a picture tube is usually obtained by boosting and rectifying a horizontal deflection pulse generated in the receiver. FIG. 5 is a circuit diagram showing an example of a conventional high voltage generating circuit. In FIG. 5, the horizontal deflection circuit 1 includes
A horizontal synchronizing signal Ps is supplied from a preceding stage (not shown) in the receiver, and a series circuit of the horizontal deflection coil 2 and the S-shaped correction capacitor 3 connected to the output thereof is provided with a saw having a horizontal deflection cycle synchronized with the horizontal synchronizing signal Ps. The wave current Iy flows. Further, the output of the horizontal deflection circuit 1 is also connected to the primary winding 4a of the horizontal output transformer 4, one end of which is connected to the DC power source Eb. In this way, the first retrace pulse Vr1 is generated in the primary winding 4a, which is transformed into an appropriate peak value Vo by the secondary winding 4b, and then the horizontal AFC in the horizontal deflection circuit 1 is changed.
In addition to being added as a comparison signal for the circuit, it is supplied to the necessary circuits in each unit in the receiver.

【0003】また、水平同期信号Psは高圧出力回路5
に供給される。高圧出力回路5の出力にはフライバック
トランス6の1次巻線6aの一端が接続され、1次巻線
6aの他の一端には制御された直流電源電圧Eb1が接続
されている。このようにすると、1次巻線6aには第2
の帰線パルスVr2が発生し、これを2次巻線6bで昇圧
して高圧パルスVhvを得、さらにこれを整流回路7によ
って直流高圧HVとした後、図示せぬ受像管の陽極に加
える。2次巻線6bの他の一端は接地するか、あるい
は、陽極電流Iaの値を検出してこれに応じて映像回路
を制御し、過度の陽極電流Iaが流れるのを防止する、
いわゆるABL回路に接続する。
Further, the horizontal synchronizing signal Ps is supplied to the high voltage output circuit 5
Is supplied to. One end of the primary winding 6a of the flyback transformer 6 is connected to the output of the high voltage output circuit 5, and the controlled DC power supply voltage Eb1 is connected to the other end of the primary winding 6a. In this way, the secondary winding 6a has a second
, A high voltage pulse Vhv is obtained by boosting the voltage by the secondary winding 6b, and the high voltage pulse Vhv is further converted to a DC high voltage HV by the rectifier circuit 7 and then applied to the anode of a picture tube not shown. The other end of the secondary winding 6b is grounded, or the value of the anode current Ia is detected and the video circuit is controlled according to the detected value to prevent excessive anode current Ia from flowing.
Connect to a so-called ABL circuit.

【0004】整流回路7の出力には高圧検知抵抗8が接
続されており、その中間タップp点には高圧HVに比例
した参照電圧Erfを生じる。この参照電圧Erfは比較回
路9で基準電圧Esと比較され、その出力電圧Eoは電
圧制御回路10に供給される。電圧制御回路10は比較
回路9の出力電圧Eoの値に応じて直流電源電圧Ebを
回路の実質的な直流電源電圧Eb1に変換する。なお、コ
ンデンサ14は受像管の管壁に形成されたコンデンサで
あって、平滑の役目を果たす。
A high voltage detection resistor 8 is connected to the output of the rectifier circuit 7, and a reference voltage Erf proportional to the high voltage HV is generated at the intermediate tap p point. The reference voltage Erf is compared with the reference voltage Es by the comparison circuit 9, and its output voltage Eo is supplied to the voltage control circuit 10. The voltage control circuit 10 converts the DC power supply voltage Eb into a substantial DC power supply voltage Eb1 of the circuit according to the value of the output voltage Eo of the comparison circuit 9. The condenser 14 is a condenser formed on the tube wall of the picture tube and plays a role of smoothing.

【0005】この図5の回路において、高圧検知抵抗8
〜電圧制御回路10までの回路要素がなく、フライバッ
クトランス6の1次巻線6aの一端に直接直流電源電圧
Ebが接続された場合を考えてみる。一般に、受像管輝
度が増加することにより陽極電流Iaが増加したとする
と、フライバックトランス6や整流回路7の内部インピ
ーダンスによって高圧HVの値が低下する。これは受像
管の輝度や偏向振幅、フォーカス品位等に悪影響をもた
らすので、高圧HVの値は負荷の陽極電流Iaの値にか
かわらず一定であることが望ましい。そこで、高圧検知
抵抗8によって得た参照電圧Erfを比較回路9に加え基
準電圧Esと比較するようにする。もし、この高圧HV
が低下すると、同時に参照電圧Erfも低下するから、こ
の時比較回路9の出力Eoが直流電圧Eb1を上昇させる
方に回路を定める。すると、直流電圧Eb1の増加は高圧
HVを上昇させ、従って、高圧HVは陽極電流Iaの値
に影響されず安定化されることになる。
In the circuit of FIG. 5, a high voltage detecting resistor 8
Consider a case where there is no circuit element up to the voltage control circuit 10 and the DC power supply voltage Eb is directly connected to one end of the primary winding 6a of the flyback transformer 6. In general, if the anode current Ia increases due to the increase in picture tube brightness, the value of the high voltage HV decreases due to the internal impedance of the flyback transformer 6 and the rectifier circuit 7. Since this adversely affects the brightness, deflection amplitude, focus quality, etc. of the picture tube, it is desirable that the value of the high voltage HV be constant regardless of the value of the anode current Ia of the load. Therefore, the reference voltage Erf obtained by the high voltage detection resistor 8 is added to the comparison circuit 9 and compared with the reference voltage Es. If this high voltage HV
Is decreased, the reference voltage Erf is also decreased at the same time. Therefore, at this time, the circuit is determined so that the output Eo of the comparison circuit 9 increases the DC voltage Eb1. Then, the increase of the DC voltage Eb1 raises the high voltage HV, and therefore the high voltage HV is stabilized without being affected by the value of the anode current Ia.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た従来の高圧発生回路にも問題がある。その1つは、高
圧低下の補正量を大きくする必要がある場合、直流電圧
EbとEb1との差が大きくなることである。この電圧差
が大きいと、もし電圧制御回路10に通常のトランジス
タシリーズレギュレータ等を使用した場合、この部分で
の電力損失が多くなってしまう。このことから、なるべ
く最初から陽極電流Iaによる高圧HVの低下分を少な
くして電圧制御回路10の負担を軽くする必要がある。
また、別の問題の1つとして、高圧検知抵抗8〜電圧制
御回路10までの回路要素で構成される帰還回路の応答
がどうしても遅くなることである。このため、陽極電流
Iaが急変した場合、前述の高圧の安定化作用が追い付
かず、いわゆるウィンド画面のような受像画面に白ピー
ク部分がある場合、この部分で画像が歪んでしまうこと
がある。これを防ぐにはやはり陽極電流Iaによる本来
の高圧HVの低下分を少なくしておいて、高圧検知抵抗
8〜電圧制御回路10による高圧安定化回路の寄与率を
少なくするしかない。
However, the above-mentioned conventional high voltage generating circuit also has a problem. One of them is that the difference between the DC voltages Eb and Eb1 becomes large when it is necessary to increase the correction amount of the high voltage drop. If this voltage difference is large, if an ordinary transistor series regulator or the like is used for the voltage control circuit 10, power loss will increase in this part. For this reason, it is necessary to reduce the decrease in the high voltage HV due to the anode current Ia from the beginning to reduce the load on the voltage control circuit 10.
Another problem is that the response of the feedback circuit composed of the circuit elements from the high voltage detection resistor 8 to the voltage control circuit 10 is inevitably slow. Therefore, when the anode current Ia suddenly changes, the above-described stabilizing effect of high voltage cannot catch up, and when there is a white peak portion on an image receiving screen such as a so-called window screen, the image may be distorted at this portion. The only way to prevent this is to reduce the amount of reduction of the original high voltage HV due to the anode current Ia and reduce the contribution of the high voltage stabilizing circuit composed of the high voltage detection resistor 8 to the voltage control circuit 10.

【0007】しかし、上記した本来の高圧HVの低下分
を少なくするのは困難である。それは、図6に示すよう
に、高圧パルスVhvのパルス幅tpは狭く、それに応じ
て整流回路7中の高圧整流ダイオードの導通期間toが
狭いことに起因する。このパルス幅tpは第2の帰線パ
ルスVr2に大略一致し、これは設計上水平出力トランス
4の1次側の帰線パルスVr1のパルス幅と同程度の値で
ある。従って、高精細度ディスプレイやHDTV等の水
平偏向周波数が高く、かつ帰線時間率が少ない受像機で
は高圧パルスVhvの幅tp、ひいては高圧整流ダイオー
ドの導通期間toが十分広くとれず、どうしても本来の
高圧HVの低下分は大きくなってしまうのが現状であ
る。本発明が解決しようとする課題は、どのような手段
を講じれば、前記した回路全体としての動作を損なうこ
となく、高圧整流ダイオードの導通期間を増やし、高圧
電源としての内部インピーダンスを低減させ、高圧安定
化に際しての電力増加や応答の遅れを少なくすることが
できるかという点にある。
However, it is difficult to reduce the amount of decrease in the above-mentioned original high voltage HV. This is because the pulse width tp of the high voltage pulse Vhv is narrow and the conduction period to of the high voltage rectifier diode in the rectifier circuit 7 is narrow accordingly, as shown in FIG. This pulse width tp substantially coincides with the second retrace pulse Vr2, which is a value similar to the pulse width of the retrace pulse Vr1 on the primary side of the horizontal output transformer 4 by design. Therefore, the width tp of the high-voltage pulse Vhv, and hence the conduction period to of the high-voltage rectifier diode, cannot be sufficiently wide in a receiver such as a high-definition display or an HDTV which has a high horizontal deflection frequency and a small retrace time ratio. At present, the amount of decrease in the high voltage HV becomes large. The problem to be solved by the present invention is to increase the conduction period of the high-voltage rectifier diode, reduce the internal impedance of the high-voltage power supply, and reduce the high-voltage by any means, without impairing the operation of the circuit as a whole. The point is whether it is possible to reduce power increase and response delay during stabilization.

【0008】[0008]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、(1) 水平偏向周期の第1
の同期信号が供給されて第1の帰線パルスを出力する水
平偏向回路と、前記第1の帰線パルスが供給されて水平
偏向周期の鋸歯状波電流が流れる水平偏向コイルと、前
記第1の帰線パルスが1次巻線に供給される第1のフラ
イバックトランスと、前記第1のフライバックトランス
の2次巻線に接続された第1の高圧整流回路と、前記第
1の同期信号とは異なった位相の第2の同期信号が供給
され、第2の帰線パルスを出力する高圧出力回路と、前
記第2の帰線パルスが1次巻線に供給される第2のフラ
イバックトランスと、前記第2のフライバックトランス
の2次巻線に接続された第2の高圧整流回路とより構成
され、前記第1の高圧整流回路の出力と前記第2の高圧
整流回路の出力を共通に接続し、この接続点に得られる
直流電圧を受像管の陽極に供給することを特徴とする高
圧発生回路を提供し、(2) 前記第1の同期信号と前記第
2の同期信号の位相差は、前記第2の高圧整流回路中の
高圧整流ダイオードの導通期間が、前記第1の帰線パル
スのパルス期間もしくはその近傍に位置するように定め
たことを特徴とする(1) 記載の高圧発生回路を提供し、
(3) 前記直流電圧の変化を検出する検出回路と、前記検
出回路の出力に応じて前記第2のフライバックトランス
の出力値を制御する電圧制御回路とを有することを特徴
とする(1) または(2) 記載の高圧発生回路を提供するも
のである。
In order to solve the above-mentioned problems of the prior art, the present invention provides (1) a first horizontal deflection cycle.
A horizontal deflection circuit which is supplied with the synchronization signal of 1 to output a first retrace pulse, a horizontal deflection coil which is supplied with the first retrace pulse and through which a sawtooth wave current having a horizontal deflection cycle flows, and A first flyback transformer to which a retrace pulse is supplied to the primary winding, a first high-voltage rectifier circuit connected to the secondary winding of the first flyback transformer, and the first synchronization A high-voltage output circuit which is supplied with a second synchronizing signal having a phase different from that of the signal and outputs a second retrace pulse; and a second fly in which the second retrace pulse is supplied to the primary winding. An output of the first high-voltage rectifier circuit and an output of the second high-voltage rectifier circuit, which is composed of a back transformer and a second high-voltage rectifier circuit connected to the secondary winding of the second flyback transformer. Are connected in common, and the DC voltage obtained at this connection point is received by the picture tube. (2) The phase difference between the first synchronizing signal and the second synchronizing signal is the voltage of the high voltage rectifying diode in the second high voltage rectifying circuit. The high-voltage generating circuit according to (1), characterized in that the conduction period is set to be located in the pulse period of the first retrace pulse or in the vicinity thereof.
(3) A detection circuit that detects a change in the DC voltage, and a voltage control circuit that controls an output value of the second flyback transformer according to an output of the detection circuit (1) Alternatively, the high voltage generating circuit described in (2) is provided.

【0009】[0009]

【実施例】以下、本発明の高圧発生回路について、添付
図面を参照して説明する。図1は本発明の高圧発生回路
の第1実施例を示す回路図、図2は第1実施例の動作説
明用波形図、図3は本発明の高圧発生回路の第2実施例
を示す回路図、図4は第2実施例の動作説明用波形図で
ある。なお、図1及び図3において、図5と同一部分に
は同一符号を付し、その詳細な説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The high voltage generating circuit of the present invention will be described below with reference to the accompanying drawings. 1 is a circuit diagram showing a first embodiment of a high voltage generating circuit of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the first embodiment, and FIG. 3 is a circuit showing a second embodiment of the high voltage generating circuit of the present invention. 4 and 5 are waveform diagrams for explaining the operation of the second embodiment. 1 and 3, the same parts as those of FIG. 5 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0010】まず、図1を用いて本発明の高圧発生回路
の第1実施例について説明する。図1において、水平偏
向回路1には水平同期信号Psが供給され、この位相と
同期した鋸波電流Iyが水平偏向コイル2に流れる。水
平偏向回路1の出力に発生する第1の帰線パルスVr1
は、本発明により新たに設けられた第1のフライバック
トランス12の1次巻線12aの一端に加えられ、1次
巻線12aの他の一端には直流電源電圧Ebが接続され
る。そして、その2次巻線12bには第1の高圧パルス
Vhv1 が発生し、このパルスVhv1 は第1の高圧整流回
路13に供給されて直流高圧HVとなり、受像管の陽極
に加えられる。なお、フライバックトランス12には3
次巻線12cが設けられ、従来と同様、ここに発生する
パルスVoが水平AFC作用を行うための水平偏向回路
1に供給される他、受像機内の各部の回路に供給され
る。なお、コンデンサ14は受像管の管壁に形成された
容量、あるいは、付加的に設けられた高圧コンデンサで
あって、高圧整流回路13の平滑容量としても働いてい
る。
First, a first embodiment of the high voltage generating circuit of the present invention will be described with reference to FIG. In FIG. 1, a horizontal synchronizing signal Ps is supplied to the horizontal deflection circuit 1, and a sawtooth current Iy synchronized with this phase flows in the horizontal deflection coil 2. First retrace pulse Vr1 generated at the output of the horizontal deflection circuit 1
Is applied to one end of the primary winding 12a of the first flyback transformer 12 newly provided by the present invention, and the DC power supply voltage Eb is connected to the other end of the primary winding 12a. Then, a first high-voltage pulse Vhv1 is generated in the secondary winding 12b, and this pulse Vhv1 is supplied to the first high-voltage rectifying circuit 13 to become a direct-current high-voltage HV and added to the anode of the picture tube. The flyback transformer 12 has 3
The secondary winding 12c is provided, and the pulse Vo generated here is supplied to the horizontal deflection circuit 1 for performing the horizontal AFC operation as in the conventional case, and is also supplied to the circuits of the respective units in the receiver. The capacitor 14 is a capacitor formed on the wall of the picture tube or a high voltage capacitor additionally provided, and also functions as a smoothing capacitor of the high voltage rectifier circuit 13.

【0011】また、水平同期信号Psは、本発明により
新たに設けられた移相回路11にも供給され、一定時間
tdだけ遅延されて疑似同期信号Psdとなり、高圧出力
回路5に供給される。高圧出力回路5はこの疑似同期信
号Psdに同期した第2の帰線パルスVr2を発生し、フラ
イバックトランス6の1次巻線6aの一端に供給する。
ここで、このフライバックトランス6は図5のフライバ
ックトランス6と実質的に同一であるが、第1のフライ
バックトランス12に対応して第2のフライバックトラ
ンス6と呼称する。この第2のフライバックトランス6
の2次巻線6bには第2の高圧パルスVhv2 が発生し、
このパルスVhv2 は第2の高圧整流回路7に供給され
る。この高圧整流回路7の出力にはやはり直流高圧が発
生し、ここでは先の第1の高圧整流回路13の出力と共
通に接続され、第1及び第2の高圧整流回路7,13が
共働して高圧HVを受像管の陽極に供給する。
The horizontal synchronizing signal Ps is also supplied to the phase shift circuit 11 newly provided according to the present invention, delayed by a predetermined time td to become the pseudo synchronizing signal Psd, and supplied to the high voltage output circuit 5. The high voltage output circuit 5 generates a second retrace pulse Vr2 synchronized with the pseudo synchronization signal Psd and supplies it to one end of the primary winding 6a of the flyback transformer 6.
Here, the flyback transformer 6 is substantially the same as the flyback transformer 6 of FIG. 5, but is referred to as a second flyback transformer 6 in correspondence with the first flyback transformer 12. This second flyback transformer 6
A second high voltage pulse Vhv2 is generated in the secondary winding 6b of
This pulse Vhv2 is supplied to the second high voltage rectifier circuit 7. DC high voltage is still generated at the output of the high-voltage rectifier circuit 7, and is connected to the output of the first high-voltage rectifier circuit 13 in common here, and the first and second high-voltage rectifier circuits 7 and 13 work together. Then, the high voltage HV is supplied to the anode of the picture tube.

【0012】また、この図1において、高圧検知抵抗
8,比較回路9,電圧制御回路10は、図5の場合と同
様に、高圧HVの値に応じて高圧出力回路5の実質的な
電源電圧Eb1の値を動かす。即ち、もし高圧HVが上昇
して参照電圧Erfの値が基準電圧Esを越えると、比較
回路9の出力電圧Eoは電圧制御回路10に電圧Eb1を
下げる方向で作用するよう変化する。逆に、高圧HVが
低下した時は電圧Eb1は上昇し、全体として高圧HVの
変化を抑える働きをする。
Further, in FIG. 1, the high-voltage detection resistor 8, the comparison circuit 9, and the voltage control circuit 10 are substantially the same as the power-supply voltage of the high-voltage output circuit 5 according to the value of the high-voltage HV, as in the case of FIG. Move the value of Eb1. That is, if the high voltage HV rises and the value of the reference voltage Erf exceeds the reference voltage Es, the output voltage Eo of the comparison circuit 9 changes so as to act on the voltage control circuit 10 in the direction of lowering the voltage Eb1. On the contrary, when the high voltage HV is lowered, the voltage Eb1 is increased, and serves to suppress the change of the high voltage HV as a whole.

【0013】図2は、図1における第1の及び第2の高
圧パルスVhv1 ,Vhv2 の関係を示す波形図である。図
2(A)において、第2の高圧パルスVhv2 は第1の高
圧パルスVhv1 に比べ、そのパルスピークにおいてほぼ
移相回路11による遅延時間量tdだけ遅れている。こ
こで、破線Ehvは高圧HVの実際の動きを示す。この電
圧Ehvは高圧コンデンサ14の充放電カーブになるが、
一旦高圧パルスVhv1あるいはVhv2 で充電されると、
後は受像管陽極電流Iaによって放電し、徐々にその値
が低下していく。図示のように、第1の高圧パルスVhv
1 で充電された後その値が低下し、また第2の高圧パル
スVhv2 による高圧パルス期間となって電圧Ehvの値よ
り高圧パルスの方が高くなると、高圧コンデンサ14が
充電され、電圧Ehvは図のように上昇する。
FIG. 2 is a waveform diagram showing the relationship between the first and second high voltage pulses Vhv1 and Vhv2 in FIG. In FIG. 2A, the second high-voltage pulse Vhv2 is delayed from the first high-voltage pulse Vhv1 by a delay time amount td due to the phase shift circuit 11 at the pulse peak. Here, the broken line Ehv shows the actual movement of the high voltage HV. This voltage Ehv becomes the charge / discharge curve of the high voltage capacitor 14,
Once charged with high voltage pulse Vhv1 or Vhv2,
After that, the cathode ray tube anode current Ia discharges and the value gradually decreases. As shown, the first high voltage pulse Vhv
When the high voltage pulse becomes higher than the value of the voltage Ehv in the high voltage pulse period by the second high voltage pulse Vhv2 after being charged by 1, the high voltage capacitor 14 is charged and the voltage Ehv becomes Rises like.

【0014】図2(A)においては、図6の場合と異な
り、第1の高圧パルスVhv1 による充電が時間to1の間
で終わってもすぐ次に第2の高圧パルスVhv2 による充
電が始まり、時間to2の間だけ続く。そして、このto2
の区間でもさらに充電が続くことによって高圧コンデン
サ14の電位、即ち、電圧Ehvが図6の場合より余分に
上昇する。つまり、パルスの間の期間に放電により電圧
Ehvの電位の降下があっても回復が大きく、その分、一
定電流である陽極電流Iaに対する電圧Ehvの平均電位
の落ちが小さい。換言すれば、この高圧電源の内部イン
ピーダンスが低くなったことになる。これは、従来の図
6と比べて高圧整流ダイオードの導通期間がtoからt
o1+to2に広がったことに起因すると言ってもよい。従
って、従来高圧パルスVhvの幅が狭く、そのため高圧電
源としての内部インピーダンスが高くなってしまったよ
うな場合、本発明は良好に利用できる。
In FIG. 2 (A), unlike the case of FIG. 6, even if the charging by the first high voltage pulse Vhv1 ends within the time to1, the charging by the second high voltage pulse Vhv2 immediately starts and the time It lasts only for to2. And this to2
As the charging continues further in the section of, the potential of the high voltage capacitor 14, that is, the voltage Ehv rises more than in the case of FIG. That is, even if the potential of the voltage Ehv drops due to discharge during the period between the pulses, the recovery is large, and the drop of the average potential of the voltage Ehv with respect to the anode current Ia that is a constant current is small accordingly. In other words, the internal impedance of this high-voltage power supply has become low. This is because the conduction period of the high voltage rectifier diode is from to to t as compared with the conventional FIG.
It can be said that it is due to the spread to o1 + to2. Therefore, in the case where the width of the high voltage pulse Vhv is narrow in the related art and the internal impedance of the high voltage power source is increased, the present invention can be effectively used.

【0015】なお、移相回路11の移相量tdは任意で
あり、高圧整流ダイオードの導通期間の和to1+to2が
従来より増すような値であればよい。ただし、この高圧
整流ダイオードの導通期間の前端と後端ではノイズが発
生することが多く、これが画面上に出ないようにするた
めには第2の導通期間to2が水平偏向の帰線時間tr1内
に入り、走査期間tsにかからないことが望ましい。や
むをえずこれ以上導通期間to2が後に伸びる時は、少な
くとも画面のオーバースキャンに相当する時間tos内に
入り、実質的な走査期間tsaにはかからない方が画面ノ
イズが出にくい点で有利である。
The phase shift amount td of the phase shift circuit 11 is arbitrary, and may be any value as long as the sum to1 + to2 of the conduction periods of the high-voltage rectifier diodes is larger than in the conventional case. However, noise is often generated at the front end and the rear end of the conduction period of this high-voltage rectifier diode. In order to prevent this from appearing on the screen, the second conduction period to2 is set within the horizontal deflection retrace time tr1. It is desirable that the scanning period ts is not reached. When the conduction period to2 further extends beyond this, it is advantageous that the screen noise is less likely to occur at least within the time tos corresponding to the screen overscan and not to the substantial scanning period tsa.

【0016】さらにまた、図1において、高圧検知抵抗
8の出力Erfを比較回路9で基準電圧Esと比較した結
果の電圧Eoで電圧制御回路10の出力電圧Eb1を動か
し、高圧HVを安定化する動作を考えてみる。もし、陽
極電流Iaの値が小さく、高圧パルス間の高圧コンデン
サ14の電位である電圧Ehvの低下が大きくない時は、
実質電源電圧Eb1の値、ひいては第2の高圧パルスVhv
2 の波高値が低められる。その結果、図2(B)に示す
ように、第2の導通時間to21 が短くなり、電圧Ehvの
上昇を抑える。逆に、陽極電流Iaの値が大きく、放電
による電圧Ehvの低下が大きい時は、実質電源電圧Eb1
の値が高められることによって、第2の高圧パルスVhv
2 の波高値が上昇し、第2の導通期間to22 は、図2
(C)に示すように、長くなる。その結果、第2の導通
期間to22 の期間中の電圧Ehvの上昇分が大きくなり、
陽極電流Iaによる高圧パルス間における電圧Ehvの低
下が大きくても、電圧Ehvの平均値は動かないようにす
ることができる。
Furthermore, in FIG. 1, the output voltage Eb1 of the voltage control circuit 10 is moved by the voltage Eo obtained by comparing the output Erf of the high voltage detection resistor 8 with the reference voltage Es by the comparison circuit 9 to stabilize the high voltage HV. Consider the operation. If the value of the anode current Ia is small and the voltage Ehv, which is the potential of the high voltage capacitor 14 between the high voltage pulses, does not decrease significantly,
The value of the actual power supply voltage Eb1, and thus the second high voltage pulse Vhv
The peak value of 2 is lowered. As a result, as shown in FIG. 2 (B), the second conduction time to21 becomes short and the rise of the voltage Ehv is suppressed. On the contrary, when the value of the anode current Ia is large and the decrease in the voltage Ehv due to the discharge is large, the actual power supply voltage Eb1
The second high voltage pulse Vhv is increased by increasing the value of
The peak value of 2 rises, and the second conduction period to22 is as shown in FIG.
As shown in (C), it becomes longer. As a result, the amount of increase in the voltage Ehv during the second conduction period to22 increases,
Even if the voltage Ehv greatly decreases during the high voltage pulse due to the anode current Ia, the average value of the voltage Ehv can be fixed.

【0017】以上の説明から分かるように、この図1の
回路において、陽極電流Iaの変化に応じて波高値や高
圧整流ダイオードの導通期間の値が変わるのは、主とし
て第2の高圧パルスVhv2 による。1次側に水平偏向コ
イル2が接続されているフライバックトランス12の出
力の第1の高圧パルスVhv1 は動かないから、陽極電流
Iaが急増する画面の白い部分で水平偏向が影響を受け
る、いわゆる白ピーク歪が出ることは少ない。また、図
1及び図2(B),(C)では波高値を動かす第2の高
圧パルスVhv2 を波高値を一定に保つ第1の高圧パルス
Vhv1 の直後に位置させる例を示した。しかし、これら
第1及び第2の高圧パルスVhv1 ,Vhv2 の位置関係は
逆であっても構わない。例えば、図3に示すように、水
平偏向回路1には水平同期信号Psを移相回路15を通
して疑似同期信号Psdとして加え、高圧出力回路5には
同期信号Psをそのまま加え、これに同期させてもよ
い。
As can be seen from the above description, in the circuit of FIG. 1, the peak value and the value of the conduction period of the high-voltage rectifier diode change according to the change of the anode current Ia mainly due to the second high-voltage pulse Vhv2. .. Since the first high-voltage pulse Vhv1 of the output of the flyback transformer 12 to which the horizontal deflection coil 2 is connected to the primary side does not move, the horizontal deflection is affected in the white portion of the screen where the anode current Ia sharply increases. White peak distortion is rare. Further, FIGS. 1 and 2B and 2C show an example in which the second high voltage pulse Vhv2 for moving the peak value is positioned immediately after the first high voltage pulse Vhv1 for keeping the peak value constant. However, the positional relationship between the first and second high voltage pulses Vhv1 and Vhv2 may be reversed. For example, as shown in FIG. 3, the horizontal synchronizing signal Ps is added to the horizontal deflection circuit 1 as the pseudo synchronizing signal Psd through the phase shift circuit 15, and the synchronizing signal Ps is added to the high-voltage output circuit 5 as it is and synchronized with this. Good.

【0018】次に、この図3を用いて本発明の高圧発生
回路の第2実施例について説明する。図3において、図
1と同一符号を付した部分は同一の動作を行うので、詳
細な説明は省略する。図3においては、第1の高圧パル
スVhv1 は、図4(A),(B)に示すように、波高値
が変化する第2の高圧パルスVhv2 の後に位置すること
になるが、これでもやはり電圧Ehvの平均値を制御する
ことができる。即ち、陽極電流Iaが少ない時は前述し
たように高圧パルス間の電圧Ehvの低下が少ないので、
それに応じて図4(A)に示すように第2の高圧パルス
Vhv2 の波高値を低めるようにし、その結果、高圧整流
ダイオードの導通期間to23 が短くなって、電圧Ehvの
平均値の上昇が抑えられる。
Next, a second embodiment of the high voltage generating circuit of the present invention will be described with reference to FIG. In FIG. 3, the parts denoted by the same reference numerals as those in FIG. 1 perform the same operations, and thus detailed description thereof will be omitted. In FIG. 3, the first high-voltage pulse Vhv1 is positioned after the second high-voltage pulse Vhv2 in which the peak value changes, as shown in FIGS. 4A and 4B. The average value of the voltage Ehv can be controlled. That is, when the anode current Ia is small, the decrease in the voltage Ehv between the high voltage pulses is small as described above.
Accordingly, as shown in FIG. 4 (A), the peak value of the second high-voltage pulse Vhv2 is lowered, and as a result, the conduction period to23 of the high-voltage rectifier diode is shortened and the increase of the average value of the voltage Ehv is suppressed. Be done.

【0019】また逆に、陽極電流Iaが多い時は高圧パ
ルス間で電圧Ehvが大幅に低下するが、この場合は図4
(B)に示すように、第2の高圧パルスVhv2 の波高値
を上昇させる。すると、第2の高圧パルスVhv2 で整流
ダイオードが導通する期間to24 が長くなり、この間電
圧Ehvが上昇するので、高圧パルス間の電位降下を補っ
て、その平均値、即ち高圧HVの低下を防止する。この
図3の場合も図1と同様に、高圧パルスの波高値の変化
は第2の高圧パルスVhv2 によりで受け持つので、第1
のフライバックトランス12により得る水平AFC他に
使用するパルスVoは影響を受けにくい。
On the contrary, when the anode current Ia is large, the voltage Ehv is greatly reduced between the high voltage pulses. In this case, as shown in FIG.
As shown in (B), the peak value of the second high voltage pulse Vhv2 is increased. Then, the period to24 during which the rectifying diode is turned on by the second high-voltage pulse Vhv2 becomes long, and the voltage Ehv rises during this period, so that the potential drop between the high-voltage pulses is compensated and the average value thereof, that is, the high-voltage HV is prevented from decreasing. .. In the case of FIG. 3 as well, similar to FIG. 1, the change of the peak value of the high-voltage pulse is taken care of by the second high-voltage pulse Vhv2.
The pulse Vo used for other purposes such as the horizontal AFC obtained by the flyback transformer 12 of FIG.

【0020】なお、図1,図3,図5では、高圧パルス
の波高値を制御する方式として電圧制御回路10によっ
て電源電圧Ebを電圧Eb1に変換し、これを回路の実質
的な電源電圧として第2のフライバックトランス6の1
次巻線6aの一端に加える回路を示した。しかし、本発
明に適応される高圧パルス制御の方式は、上記の方式に
限定されるものではなく、従来既知の他の種々の方式を
適応することも可能である。
In FIGS. 1, 3 and 5, the power supply voltage Eb is converted into the voltage Eb1 by the voltage control circuit 10 as a method of controlling the peak value of the high voltage pulse, and this is used as the substantial power supply voltage of the circuit. 1 of the second flyback transformer 6
A circuit added to one end of the next winding 6a is shown. However, the high-voltage pulse control method applied to the present invention is not limited to the above-mentioned method, and various conventionally known methods can be applied.

【0021】[0021]

【発明の効果】以上詳細に説明したように、本発明の高
圧発生回路は上述の如く構成されてなるので、高圧整流
ダイオードの導通期間を長く設定することができ、よっ
て十分内部インピーダンスの低い高圧電源が形成され、
高圧安定化回路を付加しなくても安定度の高い高圧出力
を得ることができる。また、高圧安定化回路を付加して
より完全な高圧安定度を得る場合でも、応答性が速く、
かつ電力消費が少なくて済む。さらに、本発明によれ
ば、高圧整流ダイオードのノイズが受像管の画像面に現
れる可能性が少なく、水平偏向回路から取り出すパルス
波形に影響を与えずに、効果的な高圧の安定化を行うこ
とができる。
As described in detail above, since the high-voltage generating circuit of the present invention is configured as described above, the conduction period of the high-voltage rectifier diode can be set to be long, and thus the high-voltage having a sufficiently low internal impedance. Power is formed,
It is possible to obtain a high-stability high-voltage output without adding a high-voltage stabilizing circuit. In addition, even when a high-voltage stabilization circuit is added to obtain more complete high-voltage stability, responsiveness is fast,
And it consumes less power. Further, according to the present invention, the noise of the high-voltage rectifier diode is less likely to appear on the image surface of the picture tube, and the effective high-voltage stabilization is achieved without affecting the pulse waveform extracted from the horizontal deflection circuit. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.

【図2】第1実施例の動作説明用波形図である。FIG. 2 is a waveform diagram for explaining the operation of the first embodiment.

【図3】第2実施例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment.

【図4】第2実施例の動作説明用波形図である。FIG. 4 is a waveform diagram for explaining the operation of the second embodiment.

【図5】従来例を示す回路図である。FIG. 5 is a circuit diagram showing a conventional example.

【図6】従来例の動作説明用波形図である。FIG. 6 is a waveform diagram for explaining the operation of a conventional example.

【符号の説明】[Explanation of symbols]

1 水平偏向回路 2 水平偏向コイル 5 高圧出力回路 6 第2のフライバックトランス 7 第2の高圧整流回路 9 比較回路(検出回路) 10 電圧制御回路 11 移相回路 12 第1のフライバックトランス 13 第1の高圧整流回路 15 移相回路 Iy 鋸歯状波電流 Ps 水平同期信号 Psd 疑似同期信号 Vr1 第1の帰線パルス Vr2 第2の帰線パルス 1 horizontal deflection circuit 2 horizontal deflection coil 5 high voltage output circuit 6 second flyback transformer 7 second high voltage rectifier circuit 9 comparison circuit (detection circuit) 10 voltage control circuit 11 phase shift circuit 12 first flyback transformer 13th 1 high-voltage rectifier circuit 15 phase shift circuit Iy sawtooth wave current Ps horizontal sync signal Psd pseudo sync signal Vr1 first retrace pulse Vr2 second retrace pulse

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】水平偏向周期の第1の同期信号が供給され
て第1の帰線パルスを出力する水平偏向回路と、 前記第1の帰線パルスが供給されて水平偏向周期の鋸歯
状波電流が流れる水平偏向コイルと、 前記第1の帰線パルスが1次巻線に供給される第1のフ
ライバックトランスと、 前記第1のフライバックトランスの2次巻線に接続され
た第1の高圧整流回路と、 前記第1の同期信号とは異なった位相の第2の同期信号
が供給され、第2の帰線パルスを出力する高圧出力回路
と、 前記第2の帰線パルスが1次巻線に供給される第2のフ
ライバックトランスと、 前記第2のフライバックトランスの2次巻線に接続され
た第2の高圧整流回路とより構成され、 前記第1の高圧整流回路の出力と前記第2の高圧整流回
路の出力を共通に接続し、この接続点に得られる直流電
圧を受像管の陽極に供給することを特徴とする高圧発生
回路。
1. A horizontal deflection circuit which is supplied with a first synchronizing signal of a horizontal deflection cycle and outputs a first retrace pulse, and a sawtooth wave of the horizontal deflection cycle which is supplied with the first retrace pulse. A horizontal deflection coil through which a current flows, a first flyback transformer to which the first retrace pulse is supplied to a primary winding, and a first flyback transformer connected to a secondary winding of the first flyback transformer. High-voltage rectifier circuit, a high-voltage output circuit that is supplied with a second synchronization signal having a phase different from that of the first synchronization signal, and outputs a second retrace pulse, and the second retrace pulse is 1 A second flyback transformer supplied to the secondary winding; and a second high-voltage rectifier circuit connected to the secondary winding of the second flyback transformer. Connect the output and the output of the second high-voltage rectifier circuit in common, A high-voltage generation circuit characterized in that the DC voltage obtained at the connection point of is supplied to the anode of the picture tube.
【請求項2】前記第1の同期信号と前記第2の同期信号
の位相差は、前記第2の高圧整流回路中の高圧整流ダイ
オードの導通期間が、前記第1の帰線パルスのパルス期
間もしくはその近傍に位置するように定めたことを特徴
とする請求項1記載の高圧発生回路。
2. The phase difference between the first synchronizing signal and the second synchronizing signal is such that the conduction period of a high voltage rectifying diode in the second high voltage rectifying circuit is the pulse period of the first retrace pulse. Alternatively, the high-voltage generating circuit according to claim 1, wherein the high-voltage generating circuit is defined so as to be located in the vicinity thereof.
【請求項3】前記直流電圧の変化を検出する検出回路
と、 前記検出回路の出力に応じて前記第2のフライバックト
ランスの出力値を制御する電圧制御回路とを有すること
を特徴とする請求項1または2記載の高圧発生回路。
3. A detection circuit for detecting a change in the DC voltage, and a voltage control circuit for controlling an output value of the second flyback transformer according to an output of the detection circuit. The high voltage generating circuit according to item 1 or 2.
JP36062391A 1991-12-27 1991-12-27 Circuit for generating high voltage Pending JPH05183770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36062391A JPH05183770A (en) 1991-12-27 1991-12-27 Circuit for generating high voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36062391A JPH05183770A (en) 1991-12-27 1991-12-27 Circuit for generating high voltage

Publications (1)

Publication Number Publication Date
JPH05183770A true JPH05183770A (en) 1993-07-23

Family

ID=18470209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36062391A Pending JPH05183770A (en) 1991-12-27 1991-12-27 Circuit for generating high voltage

Country Status (1)

Country Link
JP (1) JPH05183770A (en)

Similar Documents

Publication Publication Date Title
US4939429A (en) High voltage regulator circuit for picture tube
US5714849A (en) Circuit and method for adjusting horizontal retrace time and limiting pulse peak in display device
JP2651820B2 (en) Deflection circuit for video display device
US4572993A (en) Television deflection circuit with raster width stabilization
KR970005223B1 (en) High voltage stabilizing circuit
JPH05183770A (en) Circuit for generating high voltage
US5142206A (en) Slow turn-on in a deflection circuit
EP1135927B1 (en) Dynamic s-correction
KR100218011B1 (en) Generating circuit of horizontal retrace time adjusting pulse in a display device
JP3858435B2 (en) Horizontal deflection circuit
US6252361B1 (en) High-voltage power supply disabling circuit for video display
KR0137227B1 (en) High voltage stabilization circuit
JPH0568178A (en) Deflected current generating circuit
KR100190534B1 (en) Horizontal deflection output circuit
US6384548B1 (en) Horizontal deflection circuit
JP3840648B2 (en) Video display device
US4812720A (en) High voltage stabilization circuit for video display apparatus
JP2556922B2 (en) Stabilized power supply circuit
JPS61134181A (en) Horizontal deflecting circuit
US6396171B1 (en) Circuit for stabilizing a high voltage
JP2692445B2 (en) Horizontal deflection high voltage generation circuit
JP2708265B2 (en) Video signal output circuit
GB1598345A (en) Raster correction circuit with line transformer load compensation
KR100233949B1 (en) Dynamic focus circuit of multi-sync monitor
JP3230717B2 (en) Horizontal deflection high voltage generation circuit