JPH05181985A - Non-fuzzy device - Google Patents

Non-fuzzy device

Info

Publication number
JPH05181985A
JPH05181985A JP34754291A JP34754291A JPH05181985A JP H05181985 A JPH05181985 A JP H05181985A JP 34754291 A JP34754291 A JP 34754291A JP 34754291 A JP34754291 A JP 34754291A JP H05181985 A JPH05181985 A JP H05181985A
Authority
JP
Japan
Prior art keywords
inference
value
output
grade
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34754291A
Other languages
Japanese (ja)
Inventor
Masanari O
征成 王
Fumiaki Shigeoka
史明 茂岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34754291A priority Critical patent/JPH05181985A/en
Publication of JPH05181985A publication Critical patent/JPH05181985A/en
Priority to US08/366,409 priority patent/US5446827A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve variation in final output due to a noise and an error in inference grade by providing a means which applies an optional bias value to each inference output grade and calculates the value of center of gravity of each inference output grade after the bias application. CONSTITUTION:The outputs of inference blocks 1 provided by rules are integrated by a maximum value arithmetic block 2 by singletons of a consequent part. The integrated inference grade is denoted as mui. Here, (i) is a number indicating each singleton. A bias addition block 4 adds the output mui of the maximum arithmetic block 2 and the output muo of a bias value generation block 3 together. This value is inputted to the weighted addition block 5 and simple addition block 6 in a trailing stage to find the values of expressions I. A division block 7 performs division between the two values to calculate a final determination output V0 shown by an equation II. Then when fuzzy inference is performed by hardware, the vairation in final output due to the noise and error in inference grade can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、制御、パターン認識、
意思決定など、あいまいな情報、知識をベースにしたフ
ァジィ推論をハードウエアとして実現するための非ファ
ジィ化装置に関する。
BACKGROUND OF THE INVENTION The present invention relates to control, pattern recognition,
The present invention relates to a defuzzification device for realizing fuzzy reasoning based on ambiguous information and knowledge such as decision making as hardware.

【0002】[0002]

【従来の技術】簡略型ファジィ推論の概略を図3に示
す。一般にファジィ推論では、推論ルールは「もし〜な
ら〜である」という形の、いわゆる「if thenル
ール」で記述される。「もし〜」の部分を前件部、「〜
である」の部分を後件部と呼ぶ。ファジィ推論では上記
「〜」の部分をファジィ集合としてメンバーシップ関数
で表現することにより、あいまいな知識をベースにした
推論を可能にしている。
2. Description of the Related Art An outline of simplified fuzzy inference is shown in FIG. Generally, in fuzzy inference, an inference rule is described by a so-called “if then rule” in the form of “if it is then”. The "if-" part is the antecedent part, and the "-
The part of "is" is called the consequent part. In fuzzy reasoning, the above "-" part is expressed by a membership function as a fuzzy set, which enables reasoning based on ambiguous knowledge.

【0003】最近では、後件部「〜」の部分をファジィ
集合ではなく、定数(シングルトン)としても推論結果
に不都合が無いことが確認されている。この方法は、簡
略法と呼ばれ、計算過程が大幅に省略されることから、
制御をはじめとする諸分野で多数、実用されつつある。
Recently, it has been confirmed that there is no inconvenience in the inference result even if the consequent part "-" is not a fuzzy set but a constant (singleton). This method is called the simplification method, and since the calculation process is greatly omitted,
Many are being put to practical use in various fields including control.

【0004】図3に従って簡略型ファジィ推論の推論ア
ルゴリズムを説明する。与えられた入力xは各ルール
1,2,3毎に前件部に記述されたメンバーシップ関数
と比較照合され、入力と対応した値が算出される。この
値は適合度と呼ばれ、更に適合度で後件部を頭切りする
ことにより、各ルール別の推論結果が求められる。
An inference algorithm of simplified fuzzy inference will be described with reference to FIG. The given input x is compared and collated with the membership function described in the antecedent part for each rule 1, 2 and 3, and a value corresponding to the input is calculated. This value is called the goodness of fit, and by further truncating the consequent part with the goodness of fit, the inference result for each rule is obtained.

【0005】簡略型ファジィ推論では、後件部はシング
ルトンで構成されるため、前件部の適合度そのものがそ
のまま推論結果のグレードとなる。
In the simplified fuzzy inference, since the consequent part is composed of a singleton, the fitness itself of the antecedent part itself becomes the grade of the inference result.

【0006】次に複数のルールから求められた推論結果
のグレードは、たとえば最大値演算により統合される。
多くの現実的な場合、統合された推論結果からただ一つ
の確定的な値を出力する必要がある。この操作は非ファ
ジィ化と呼ばれ、一般には統合された推論結果の加重平
均、すなわち重心を求めることで行われる。この計算は
(1)式で表される。
Next, the grades of inference results obtained from a plurality of rules are integrated by, for example, maximum value calculation.
In many practical cases, it is necessary to output only one deterministic value from the integrated inference result. This operation is called defuzzification, and is generally performed by obtaining the weighted average of the integrated inference results, that is, the center of gravity. This calculation is expressed by equation (1).

【0007】[0007]

【数1】 (1)式で、iは後件部を構成する各シングルトンを表
し、nはシングルトンの総和である。wi は各シングル
トンの横軸方向の位置、つまり定数の値を表す。μi
各シングルトンに対応する推論グレードである。分子は
各推論グレードの加重加算値で、分母は単純加算値とな
る。これらの除算を行うことで、重心値が求まり、この
値がファジィ推論の確定出力となる。
[Equation 1] In equation (1), i represents each singleton that constitutes the consequent part, and n is the sum of singletons. w i represents the position of each singleton in the horizontal axis direction, that is, a constant value. μ i is the inference grade corresponding to each singleton. The numerator is the weighted addition value of each inference grade, and the denominator is the simple addition value. By performing these divisions, the centroid value is obtained, and this value becomes the definite output of fuzzy inference.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記推
論方法、特に非ファジィ化の部分にはいくつかの問題点
が存在した。図4のように推論結果のグレードがどんな
に小さくなっても、0でない有限の値をとっていれば重
心値は同じである。このことは別の見方をすれば推論グ
レードにごく小さな変化があっただけで、重心値すなわ
ち最終出力が大きく変動することがあり得ることを示し
ている。仮に電気回路などで上記推論ハードウエアを実
現した場合、図5に示すようにわずかなノイズによって
出力が正規の値から大きくずれてしまうことが起こり得
る。ノイズと同様、推論グレードに誤差が存在した場合
も同様の問題が発生する。
However, there are some problems in the above inference method, especially in the defuzzification part. As shown in FIG. 4, however small the grade of the inference result is, if the finite value other than 0 is taken, the centroid value is the same. This means that, from another viewpoint, there may be a large change in the center of gravity value, that is, the final output, with only a small change in the inference grade. If the inference hardware is realized by an electric circuit or the like, the output may deviate significantly from the normal value due to a slight noise as shown in FIG. Similar to noise, the same problem occurs when there is an error in the inference grade.

【0009】また、入力値がどのルールにも全く適合し
ない場合は、全ての推論グレードは0となり、(1)式
の分子、分母ともに0となるため実際の回路からは異常
な値が出力される。
If the input value does not match any of the rules, all the inference grades are 0, and the numerator and denominator of equation (1) are 0, so that an abnormal value is output from the actual circuit. It

【0010】そこで本発明が解決すべき課題は、簡略型
ファジィ推論ハードウエアにおいて、ノイズや推論グレ
ードの誤差によって発生する最終出力の変動を改善し、
また入力値がどのルールとも全く適合しない場合に発生
する異常出力を防止することにある。
Therefore, the problem to be solved by the present invention is to improve the fluctuation of the final output caused by noise or inference grade error in simplified fuzzy inference hardware.
It is also intended to prevent abnormal output that occurs when the input value does not match any rule.

【0011】[0011]

【課題を解決するための手段】本発明の非ファジィ化装
置は、前記課題を解決するため、推論ルールの後件部を
シングルトンで表した非ファジィ化装置において、各推
論出力グレードに任意の大きさのバイアス値を印加する
手段と、バイアス値印加後の各推論出力グレードの重心
値を算出する手段とを備えたことを特徴とする。
In order to solve the above-mentioned problems, the defuzzification device of the present invention is a defuzzification device in which the consequent part of an inference rule is represented by a singleton. And a means for calculating the barycentric value of each inference output grade after applying the bias value.

【0012】[0012]

【作用】各推論結果のグレードに予め適当なバイアス値
を印加することで、推論グレードの補正を行い、この後
に重心計算を行う。バイアス値の大きさは任意に調整で
きるため、ノイズや誤差の大きさに応じて適当なバイア
ス値を設定することで、ノイズや誤差による最終出力値
の変動を改善することができる。また、入力がどのルー
ルにも適合しない場合でも、推論グレードは0にならな
いため、異常出力の発生も防止できる。
The inference grade is corrected by applying an appropriate bias value in advance to each inference result grade, and then the center of gravity is calculated. Since the magnitude of the bias value can be arbitrarily adjusted, it is possible to improve the fluctuation of the final output value due to the noise or the error by setting an appropriate bias value according to the magnitude of the noise or the error. Further, even if the input does not match any of the rules, the inference grade does not become 0, so that the occurrence of abnormal output can be prevented.

【0013】[0013]

【実施例】以下、本発明を実施例に基づいた具体的に説
明する。
EXAMPLES The present invention will be specifically described below based on examples.

【0014】図1は本発明をハードウエア化した場合の
一例を示すブロック図である。図において、各ルール毎
に設けられた推論グレード計算ブロック1の出力は最大
値演算ブロック2により後件部の各シングルトン毎に統
合される。統合された推論グレードをμi とする。iは
各シングルトンを表す番号である。
FIG. 1 is a block diagram showing an example in which the present invention is implemented as hardware. In the figure, the output of the inference grade calculation block 1 provided for each rule is integrated by the maximum value calculation block 2 for each singleton of the consequent part. Let the integrated inference grade be μ i . i is a number representing each singleton.

【0015】一方、バイアス値発生ブロック3では、外
部から選択された適当なバイアス値μ0が発生される。
バイアス加算ブロック4では最大値演算ブロック2の出
力μiとバイアス値発生ブロック3の出力μ0 が加算さ
れ、μi+μ0の値を出力する。この値は次段の加重加算
ブロック5と単純加算ブロック6に入力され、それぞれ
On the other hand, in the bias value generation block 3, an appropriate bias value μ 0 selected from the outside is generated.
Output mu 0 Output mu i and the bias value generation block 3 of the bias adder block 4 in the maximum value calculation block 2 is added, and outputs the values of μ i + μ 0. This value is input to the weighted addition block 5 and the simple addition block 6 in the next stage, and

【数2】 の値が求まる。除算ブロック7により上記2つの値の除
算を行うことで、(3)式で示される最終確定出力V0
を算出する。
[Equation 2] The value of is obtained. By performing division of the above two values by the division block 7, the final confirmed output V 0 shown by the equation (3) is obtained.
To calculate.

【0016】[0016]

【数3】 仮にμi に誤差Δμが存在する場合は、バイアス値をμ
0 =−Δμと設定すれば誤差は補正され、最終確定出力
0 のずれを防止することができる。μi の誤差が各i
毎に異なるような場合は、バイアス値を各i毎に設定し
てやればよい。また、予め故意に正のバイアス値を印加
し、μi をずらすことで、ノイズに対するV0 の変動を
改善することができる。
[Equation 3] If there is an error Δμ in μ i , change the bias value to μ
By setting 0 = −Δμ, the error is corrected and the deviation of the final confirmed output V 0 can be prevented. The error of μ i is i
In the case where it is different for each i, the bias value may be set for each i. Further, by intentionally applying a positive bias value in advance and shifting μ i , it is possible to improve the fluctuation of V 0 with respect to noise.

【0017】図6にこの例を示す。バイアス値を印加し
ない場合は図6−aのようにノイズの影響でV0 が大き
く変動する。これに対し、図6−bのようにバイアス値
μ0 を印加するとノイズによるV0 のずれは改善され
る。さらに、入力がどのルールにも適合しない場合も除
算ブロックの入力は0にはならないため、異常出力は発
生しない。この場合、V0 は次式で表される。
FIG. 6 shows this example. When the bias value is not applied, V 0 fluctuates greatly due to the influence of noise as shown in FIG. On the other hand, when the bias value μ 0 is applied as shown in FIG. 6B, the deviation of V 0 due to noise is improved. Further, even if the input does not match any rule, the input of the division block does not become 0, so that no abnormal output occurs. In this case, V 0 is represented by the following equation.

【0018】[0018]

【数4】 この式はV0 がwi の平均値をとることを意味してお
り、wi が左右対称であれば、その中央値が算出され
る。代表的なファジィ制御では、上記中央値は制御量が
0であることと等価である。このことは適合するルール
が無ければ何ら操作を行わないということで、人間の自
然な判断に一致する。図7にこの様子を示す。この例で
は、バイアス値は各μi に対し同一のμ0 を採用してい
るが、μi 毎に異なるバイアス値を設定することもでき
る。
[Equation 4] This expression means that V 0 takes the average value of w i , and if w i is bilaterally symmetric, the median value thereof is calculated. In typical fuzzy control, the median value is equivalent to the control amount being zero. This means that no operation is performed unless there is a matching rule, which is consistent with human's natural judgment. This is shown in FIG. In this example, the bias value employs the same mu 0 for each mu i, it is also possible to set different bias values for each mu i.

【0019】図2は本発明による非ファジィ化ハードウ
エアをアナログ電気回路として構成した場合の一例であ
る。加重加算ブロック11と単純加算ブロック12はそ
れぞれn本の抵抗群と演算増幅器により構成される。推
論グレード電圧μi とバイアス電圧発生回路13から発
生したバイアス電圧μ0 は2つの加算ブロック11,1
2にそれぞれ入力される。この結果、加重加算ブロック
11と単純加算ブロック12の出力X,Yは次式で表さ
れる。
FIG. 2 shows an example in which the defuzzification hardware according to the present invention is configured as an analog electric circuit. Each of the weighted addition block 11 and the simple addition block 12 is composed of a group of n resistors and an operational amplifier. The inference grade voltage μ i and the bias voltage μ 0 generated from the bias voltage generation circuit 13 are two addition blocks 11 and 1.
2 are input respectively. As a result, the outputs X and Y of the weighted addition block 11 and the simple addition block 12 are expressed by the following equations.

【0020】[0020]

【数5】 この値はそれぞれ除算回路14に入力され、最終的に確
定出力電圧V0 を次のように出力する。
[Equation 5] This value is input to the division circuit 14, and finally the finalized output voltage V 0 is output as follows.

【0021】[0021]

【数6】 (6)式中の1/Ri を(3)式中のwi と考え、R0
は係数として扱うと(3)式と等価なものとなる。
[Equation 6] Considering 1 / R i in equation (6) as w i in equation (3), R 0
When treated as a coefficient, becomes equivalent to the equation (3).

【0022】この例では推論グレード電圧μi にノイズ
や誤差が存在しても適当なバイアス電圧μ0 を設定する
ことで出力電圧V0 の変動を改善できる。
In this example, even if noise or an error exists in the inference grade voltage μ i , the fluctuation of the output voltage V 0 can be improved by setting an appropriate bias voltage μ 0 .

【0023】また、μ0 が負電圧であれば除算回路の入
力が0Vになることはないので、適合するルールが存在
しない場合でもV0 の異常を防止できる。
If μ 0 is a negative voltage, the input of the divider circuit will not be 0 V, so that an abnormality in V 0 can be prevented even if there is no matching rule.

【0024】[0024]

【発明の効果】上述したように、本発明によれば、ファ
ジィ推論をハードウエア化した場合、ノイズや推論グレ
ードの誤差による最終出力の変動を改善することができ
る。また、入力がどのルールにも適合しない場合も、異
常出力を防止できる。
As described above, according to the present invention, when the fuzzy inference is implemented by hardware, the fluctuation of the final output due to noise or inference grade error can be improved. Further, even when the input does not match any rule, the abnormal output can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の基本的構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a basic configuration of the present invention.

【図2】 本発明の実施例を示す回路図である。FIG. 2 is a circuit diagram showing an embodiment of the present invention.

【図3】 簡略型ファジィ推論の工程を示す説明図であ
る。
FIG. 3 is an explanatory diagram showing steps of simplified fuzzy inference.

【図4】 従来の重心値の求め方を示す説明図である。FIG. 4 is an explanatory diagram showing a conventional method of obtaining a center-of-gravity value.

【図5】 従来の重心値の求め方の問題点を示す説明図
である。
FIG. 5 is an explanatory diagram showing a problem of a conventional method of obtaining a center of gravity value.

【図6】 本発明の重心値の求め方を示す説明図であ
る。
FIG. 6 is an explanatory diagram showing a method of obtaining a centroid value of the present invention.

【図7】 本発明の重心値の求め方における効果を示す
説明図である。
FIG. 7 is an explanatory diagram showing the effect of the method of obtaining the centroid value of the present invention.

【符号の説明】[Explanation of symbols]

1 推論グレード計算ブロック、2 最大値演算ブロッ
ク、3 バイアス値発生ブロック、4 バイアス加算ブ
ロック、5 加重加算ブロック、6 単純加算ブロッ
ク、7 除算ブロック
1 inference grade calculation block, 2 maximum value calculation block, 3 bias value generation block, 4 bias addition block, 5 weighted addition block, 6 simple addition block, 7 division block

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 推論ルールの後件部をシングルトンで表
した非ファジィ化装置において、各推論出力グレードに
任意の大きさのバイアス値を印加する手段と、バイアス
値印加後の各推論出力グレードの重心値を算出する手段
とを備えたことを特徴とする非ファジィ化装置。
1. In a defuzzification apparatus in which the consequent part of an inference rule is represented by a singleton, a means for applying a bias value of an arbitrary size to each inference output grade and a means for applying each inference output grade after applying the bias value. A defuzzification apparatus comprising: means for calculating a centroid value.
JP34754291A 1991-12-27 1991-12-27 Non-fuzzy device Pending JPH05181985A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34754291A JPH05181985A (en) 1991-12-27 1991-12-27 Non-fuzzy device
US08/366,409 US5446827A (en) 1991-12-27 1994-12-29 Bias impression for defuzzifying apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34754291A JPH05181985A (en) 1991-12-27 1991-12-27 Non-fuzzy device

Publications (1)

Publication Number Publication Date
JPH05181985A true JPH05181985A (en) 1993-07-23

Family

ID=18390933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34754291A Pending JPH05181985A (en) 1991-12-27 1991-12-27 Non-fuzzy device

Country Status (1)

Country Link
JP (1) JPH05181985A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424400B1 (en) 1999-02-25 2002-07-23 Matsushita Electric Industrial Co., Ltd. Display panel including a printed circuit board having a larger opening than the outside shape of the driving IC chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424400B1 (en) 1999-02-25 2002-07-23 Matsushita Electric Industrial Co., Ltd. Display panel including a printed circuit board having a larger opening than the outside shape of the driving IC chip

Similar Documents

Publication Publication Date Title
US5189728A (en) Rule generating and verifying apparatus for fuzzy control
JP2747104B2 (en) neural network
US5347615A (en) Rule generating and verifying apparatus for fuzzy control using temporary exclusion of a selected rule
JPH05181985A (en) Non-fuzzy device
US5446827A (en) Bias impression for defuzzifying apparatus
EP0715256B1 (en) Rule verifying apparatus and method for fuzzy inference
JPH05181986A (en) Non-fuzzy device
JP3276035B2 (en) A sequential accelerated learning method for neural network models
JPH0628500A (en) Non-fuzzed device
JPH0785277A (en) Data classification system
KR0160748B1 (en) Fuzzy inference method using conditions of rule base and comparisions observation data
JP2532976B2 (en) Fuzzy knowledge base construction device
JPH10133856A (en) Multiplying method and multiplier with rounding function
JPH07333242A (en) Method and apparatus for estimating yawing rate of vehicle
JP3292495B2 (en) Neuro-fuzzy fusion system
JPH07306788A (en) Fuzzy reasoning method of fuzzy control loop
JPH0628191A (en) Fuzzy arithmetic unit
JP2761569B2 (en) Teacher signal determination device for the center of gravity determination element output device
JPH05158506A (en) Adjusting method for fuzzy control parameter
JP3211240B2 (en) Approximate inference device
JPH04321134A (en) Fuzzy inference device
JP3196346B2 (en) Subsystem setting device
JP2541442B2 (en) Approximate reasoning device
JPH0764794A (en) Device and method for preparing fuzzy knowledge and device and method for preparing membership function
Moraga et al. Fuzzy knowledge-based genetic algorithms