JPH0517713U - Regulator circuit - Google Patents
Regulator circuitInfo
- Publication number
- JPH0517713U JPH0517713U JP6533491U JP6533491U JPH0517713U JP H0517713 U JPH0517713 U JP H0517713U JP 6533491 U JP6533491 U JP 6533491U JP 6533491 U JP6533491 U JP 6533491U JP H0517713 U JPH0517713 U JP H0517713U
- Authority
- JP
- Japan
- Prior art keywords
- regulators
- voltage
- input
- output
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本考案は、電力損失を減らすと共にレギュレ
ータＩＣ内部の各レギュレータを同時に動作状態とで
き、更にはチップ面積を小とできるレギュレータ回路を
提供することを目的とする。
【構成】 本考案によれば、複数のレギュレータ(1-1)
(1-2)・・・・(1-N)に印加される入力電圧が所望の電圧値に
達したことが比較器(３)によって検出されて初めて、制
御回路(４)出力によって各レギュレータ(1-1)(1-2)・・・・
(1-N)が動作することになる。
(57) [Summary] [Object] An object of the present invention is to provide a regulator circuit capable of reducing power loss, simultaneously operating each regulator inside a regulator IC, and further reducing the chip area. [Configuration] According to the present invention, a plurality of regulators (1-1)
(1-2) ・ ・ ・ ・ Each regulator is output by the control circuit (4) only after the comparator (3) detects that the input voltage applied to (1-N) has reached the desired voltage value. (1-1) (1-2) ・ ・ ・ ・
(1-N) will work.
Description
【０００１】[0001]
本考案は、レギュレータ回路に関する。 The present invention relates to a regulator circuit.
【０００２】[0002]
現在、所定の入力電圧から所定の定電圧出力を得るためのレギュレータＩＣと しては、単一の入力電圧から複数種類の定電圧出力を得る単入力多出力型と、個 々の複数の入力電圧から該入力電圧に対応した複数種類の定電圧出力を得る多入 力多出力型とが存在する。 Currently, as regulator ICs for obtaining a given constant voltage output from a given input voltage, there are single-input / multi-output type which obtains a plurality of types of constant voltage output from a single input voltage, and individual plural input There is a multi-input multi-output type that obtains a plurality of types of constant voltage outputs corresponding to the input voltage from the voltage.
【０００３】 前者の単入力多出力型の場合、差動アンプ及び帰還抵抗等より成るレギュレー タを定電圧出力の数だけ設けており、これらの複数のレギュレータの入力に単一 の入力電圧を共通印加し、各レギュレータの出力から所望の定電圧出力を得る様 にしていた。 また、後者の多入力多出力型の場合、差動アンプ及び帰還抵抗等より成るレギ ュレータを定電圧出力の数だけ設けており、各レギュレータの入力に各レギュレ ータから出力すべき定電圧レベルに対応する個々の入力電圧を印加し、これより 各レギュレータから所望の定電圧出力を得る様にしていた。In the case of the former single-input / multi-output type, regulators composed of differential amplifiers and feedback resistors are provided for the number of constant voltage outputs, and a single input voltage is shared by the inputs of these plural regulators. The voltage was applied to obtain the desired constant voltage output from the output of each regulator. Also, in the latter case of multi-input multi-output type, there are as many regulators consisting of differential amplifiers and feedback resistors as the number of constant voltage outputs, and the constant voltage level to be output from each regulator is input to each regulator. Each of the regulators was applied with an individual input voltage to obtain a desired constant voltage output from each regulator.
【０００４】[0004]
一例として、前者の単入力多出力型を単入力３出力型とし、各レギュレータの 出力を、各々９Ｖ／５００ｍＡ、６Ｖ／５００ｍＡ、５Ｖ／５００ｍＡとした場 合、本来、各レギュレータの減電圧特性を考慮した入力電圧を各レギュレータに 印加することが望ましいが、単入力の為、最大出力電圧９Ｖを発生するレギュレ ータの特性に合わせた入力電圧を全レギュレータに共通印加しなければならない 。逆に言えば、最小出力電圧５Ｖを発生するレギュレータの減電圧特性を考慮し て入力電圧を８Ｖ程度としても、他の２つのレギュレータから９Ｖ及び６Ｖの正 規の出力電圧を得ることはできないのである。そこで、最大出力電圧９Ｖのレギ ュレータの減電圧特性を考慮して入力電圧を１２Ｖ程度に設定しなければならな い。すると、出力電圧９Ｖのレギュレータにおいては、入力電圧がこのレギュレ ータに適応させてある為、電力損失は１．５Ｗで済む。しかしながら、他の２つ のレギュレータにおける電力損失が各々３．０Ｗ、３．５Ｗと大となってしまう 問題点があった。即ち、単入力多出力型のレギュレータＩＣは、電力損失が極め て大となる問題点があった。 As an example, if the former single-input / multi-output type is a single-input / three-output type and the output of each regulator is 9V / 500mA, 6V / 500mA, 5V / 500mA, the voltage reduction characteristics of each regulator are originally It is desirable to apply the input voltage considering each regulator, but since it has a single input, the input voltage matching the characteristics of the regulator that generates the maximum output voltage of 9V must be applied commonly to all regulators. Conversely speaking, even if the input voltage is set to about 8V in consideration of the voltage reduction characteristic of the regulator that generates the minimum output voltage of 5V, the normal output voltages of 9V and 6V cannot be obtained from the other two regulators. is there. Therefore, it is necessary to set the input voltage to about 12V in consideration of the voltage reduction characteristic of the regulator having the maximum output voltage of 9V. Then, in the regulator with an output voltage of 9V, the input voltage is adapted to this regulator, so that the power loss is 1.5W. However, there was a problem that the power loss in the other two regulators was as large as 3.0 W and 3.5 W, respectively. That is, the single-input / multi-output type regulator IC has a problem that the power loss becomes extremely large.
【０００５】 また、後者の多入力多出力型を３入力３出力型とし、前者と同様に、各レギュ レータの出力を各々９Ｖ／５００ｍＡ、６Ｖ／５００ｍＡ、５Ｖ／５００ｍＡと した場合、各レギュレータの入力には各レギュレータの特性に応じた入力電圧を 印加すればよいことになる。この点においては、単入力多出力型のレギュレータ ＩＣの持つ電力損失が大となる問題点を解消できることになる。When the latter multi-input multi-output type is a 3-input 3-output type and the outputs of the respective regulators are 9 V / 500 mA, 6 V / 500 mA and 5 V / 500 mA, respectively, as in the former case, The input voltage should be applied to the input according to the characteristics of each regulator. In this respect, the problem that the power loss of the single-input / multi-output type regulator IC is large can be solved.
【０００６】 ここで、後者において、各レギュレータに印加される個々の入力電圧は、商用 電源を全波整流し、この全波整流出力をコンデンサで平滑することにより得られ る。特に、コンデンサの容量は、各レギュレータの出力電圧レベルに応じて変え なければならない。この為、コンデンサの容量が大のほど、即ち出力電圧が大に 設定されたレギュレータの入力電圧ほど、他のレギュレータの入力電圧よりも遅 延して印加されることになり、各レギュレータへの入力電圧の印加タイミングが 異なってしまうことになる。すると、あるタイミングにおいては、入力電圧が印 加されて動作しているレギュレータもあれば、入力電圧が印加されることなく動 作していないレギュレータも存在することになる。こうした状態において、レギ ュレータＩＣ内部の各レギュレータのアースは共通であることから、動作中のレ ギュレータの内部電圧が共通アースを介して動作していないレギュレータ内部に 印加されてしまい、全レギュレータが誤動作してしまう問題点があった。Here, in the latter case, the individual input voltage applied to each regulator is obtained by full-wave rectifying a commercial power supply and smoothing the full-wave rectified output with a capacitor. In particular, the capacitance of the capacitor must be changed according to the output voltage level of each regulator. Therefore, the larger the capacitance of the capacitor, that is, the input voltage of the regulator for which the output voltage is set to a higher value, is applied later than the input voltage of other regulators. The voltage application timing will be different. Then, at a certain timing, there are regulators that operate by applying the input voltage, and there are regulators that do not operate without the input voltage being applied. Under these conditions, the grounds of the regulators inside the regulator IC are common, so the internal voltage of the operating regulator is applied to the inside of the regulator that is not operating via the common ground, and all regulators malfunction. There was a problem to do.
【０００７】 また、前者及び後者において、レギュレータＩＣ内部の各レギュレータを構成 する差動アンプの一方の入力には入力電圧が印加され、他方の入力には基準電圧 が印加される様になっている。特に、基準電圧を発生する回路は一般的には各レ ギュレータ毎に設けられており、基準電圧値及び温度特性にバラツキを有してい る。この為、レギュレータによっては、予め定められた出力電圧を得られず、ま た、個々の出力電圧の温度特性が異なる問題点があった。更に、個々のレギュレ ータ毎に基準電圧発生用の回路を有することから、素子数が増大し、チップ面積 の増大となる問題点があった。In the former and latter cases, the input voltage is applied to one input of the differential amplifier constituting each regulator in the regulator IC, and the reference voltage is applied to the other input. . In particular, a circuit that generates a reference voltage is generally provided for each regulator, and the reference voltage value and the temperature characteristic have variations. Therefore, depending on the regulator, there is a problem that a predetermined output voltage cannot be obtained and the temperature characteristics of the individual output voltages are different. Furthermore, since each regulator has a circuit for generating a reference voltage, there is a problem that the number of elements increases and the chip area increases.
【０００８】 そこで、本考案は、電力損失を減らすと共にレギュレータＩＣ内部の各レギュ レータを同時に動作状態とでき、更にはチップ面積を小とできるレギュレータ回 路を提供することを目的とする。Therefore, it is an object of the present invention to provide a regulator circuit that can reduce power loss, simultaneously operate each regulator inside a regulator IC, and reduce the chip area.
【０００９】[0009]
本考案は、前記問題点を解決する為に成されたものであり、その特徴とすると ころは、各入力電圧から所定の定電圧出力を得る複数のレギュレータと、前記複 数のレギュレータの基準電圧源として共用される基準電圧回路と、前記複数のレ ギュレータに印加される各入力電圧と前記基準電圧回路から得られる基準電圧と を比較し、前記各入力電圧が前記複数のレギュレータに対応して定められた電圧 値に達した時に、前記複数のレギュレータが動作可能状態となったことを示す動 作指示信号を出力する比較器と、前記比較器から出力された前記動作可能信号が 印加されることによって、前記複数のレギュレータを動作状態とする制御回路と 、を備えた点である。 The present invention has been made to solve the above-mentioned problems, and is characterized by a plurality of regulators that obtain a predetermined constant voltage output from each input voltage and a reference voltage of the plurality of regulators. The reference voltage circuit shared as a power source is compared with each input voltage applied to the plurality of regulators and the reference voltage obtained from the reference voltage circuit, and each input voltage corresponds to the plurality of regulators. A comparator that outputs an operation instruction signal indicating that the plurality of regulators are in an operable state when the voltage value reaches a predetermined value, and the operable signal output from the comparator is applied. Therefore, a control circuit for operating the plurality of regulators is provided.
【００１０】[0010]
本考案によれば、複数のレギュレータに印加される入力電圧が所望の電圧値に 達したことが比較器によって検出されて初めて、制御回路出力によって各レギュ レータが動作することになる。 According to the present invention, each regulator is operated by the output of the control circuit only when the comparator detects that the input voltage applied to the plurality of regulators has reached the desired voltage value.
【００１１】[0011]
本考案の詳細を図面に従って具体的に説明する。 図１は、本考案のレギュレータ回路を示す図であり、ＩＣ化されているものと する。 図１において、(1-1)(1-2)・・・・(1-N)はレギュレータであり、各々入力電圧ＶI N1 、ＶIN2、・・・・ＶINNが印加され、各入力電圧に応じた定電圧ＶOUT1、ＶOUT2、・・・・ ＶOUTNを出力するものである。ここで、入力電圧ＶIN1、ＶIN2、・・・・ＶINN は、個々の全波整流器及びコンデンサを介して得られるものであり、レギュレー タ(1-1)(1-2)・・・・(1-N)の減電圧特性を考慮して、出力電圧ＶOUT1、ＶOUT2、・・・・ ＶOUTNより大に設定されている。例えばレギュレータ(1-1)(1-2)・・・・(1-N)の出 力電圧ＶOUT1、ＶOUT2、・・・・ＶOUTNを各々９Ｖ、６Ｖ、５Ｖに設定したとすると 、入力電圧ＶIN1、ＶIN2、・・・・ＶINNは各々１２Ｖ、９Ｖ、８Ｖ程度となる。即 ち、レギュレータ(1-1)(1-2)・・・・(1-N)の出力電圧に応じて入力電圧を設定でき る多入力多出力型のレギュレータＩＣの為、レギュレータ(1-1)(1-2)・・・・(1-N) の入出力間における電力損失を小とできることになる。尚、出力電圧ＶOUT1、Ｖ OUT2 、・・・・ＶOUTNは、例えばステレオ機器を構成するアンプ、チューナ、デッキ 等の電源電圧として使用される。 The details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a diagram showing a regulator circuit of the present invention, which is assumed to be an IC. In FIG. 1, (1-1) (1-2) ... (1-N) are regulators, each of which has an input voltage VI N1 , VIN2... VINNIs applied and a constant voltage V corresponding to each input voltageOUT1, VOUT2・ ・ ・ VOUTNIs output. Where input voltage VIN1, VIN2... VINN Is obtained through an individual full-wave rectifier and a capacitor, and the output voltage is taken into consideration in consideration of the voltage reduction characteristics of the regulators (1-1) (1-2) ... VOUT1, VOUT2・ ・ ・ VOUTNIt is set higher. For example, output voltage V of regulator (1-1) (1-2) ... (1-N)OUT1, VOUT2... VOUTNIf the input voltages are set to 9V, 6V and 5V respectively, the input voltage VIN1, VIN2... VINNAre about 12V, 9V, and 8V, respectively. Immediately, because it is a multi-input multi-output type regulator IC that can set the input voltage according to the output voltage of the regulator (1-1) (1-2) ... 1) (1-2) ・ ・ ・ ・ The power loss between the input and output of (1-N) can be reduced. The output voltage VOUT1, V OUT2 ... VOUTNIs used as a power supply voltage for, for example, an amplifier, a tuner, a deck, etc. that compose a stereo device.
【００１２】 (２)は基準電圧回路であり、レギュレータ(1-1)(1-2)・・・・(1-N)に共通印加さ れるものである。ここで、レギュレータ(1-1)(1-2)・・・・(1-N)は各々差動アンプ 及びその帰還抵抗等より構成されており、この差動アンプの一方の入力には入力 電圧ＶIN1、ＶIN2、・・・・ＶINNが印加され、他方の入力には基準電圧が印加され る構成となっている。つまり、基準電圧回路(２)から得られる基準電圧は、レギ ュレータ(1-1)(1-2)・・・・(1-N)に共通印加されている。こうすることによって、 レギュレータ(1-1)(1-2)・・・・(1-N)に印加される基準電圧の温度特性を同一とで き、レギュレータ(1-1)(1-2)・・・・(1-N)から特性の良好な出力電圧が得られるこ とになる。更に、基準電圧回路(２)を共用していることから、構成素子数の減少 に伴ってＩＣのチップサイズを小とすることに貢献できることになる。Reference numeral (2) is a reference voltage circuit, which is commonly applied to the regulators (1-1) (1-2) ... (1-N). Here, the regulators (1-1), (1-2), ... (1-N) each consist of a differential amplifier and its feedback resistance, etc. The voltages V IN1 , V IN2 , ... V INN are applied, and the reference voltage is applied to the other input. That is, the reference voltage obtained from the reference voltage circuit (2) is commonly applied to the regulators (1-1) (1-2) ... (1-N). By doing so, the temperature characteristics of the reference voltage applied to the regulators (1-1) (1-2) ... (1-N) can be made the same, and the regulators (1-1) (1-2) ) ··························· (1-N) can be obtained. Further, since the reference voltage circuit (2) is shared, it is possible to contribute to reducing the chip size of the IC as the number of constituent elements decreases.
【００１３】 (３)は比較器であり、基準電圧回路(２)から得られる基準電圧と入力電圧ＶIN 1 、ＶIN2、・・・・ＶINNとを比較するものである。詳しくは、比較器(３)内部には 、各入力電圧ＶIN1、ＶIN2、・・・・ＶINNに対応するＡＮＤゲートが設けられてお り、各ＡＮＤゲートの一方の入力には基準電圧が共通印加されている。ここで、 レギュレータ(1-1)(1-2)・・・・(1-N)は、入力電圧ＶIN1、ＶIN2、・・・・ＶINNが１／ ２程度に立ち上がった時点で動作状態となることが望ましい。そこで、入力電圧 の１／２即ちＶIN1／２、ＶIN2／２、・・・・ＶINN／２が基準電圧と一致する様に 、入力電圧ＶIN1、ＶIN2、・・・・ＶINNを所定の分圧比の各分圧抵抗で分圧し、こ の分圧された電圧を各ＡＮＤゲートの他方の入力に印加している。これらのＡＮ Ｄゲートの全出力は後段に設けた１個のＡＮＤゲートに印加される様になってい る。つまり、入力電圧ＶIN1、ＶIN2、・・・・ＶINNが全てその１／２まで立ち上が った時に、比較器(３)からはハイレベル(論理「１」)の信号、即ちレギュレータ (1-1)(1-2)・・・・(1-N)の動作を指示する動作指示信号が出力されることになる。(3) is a comparator, which compares the reference voltage obtained from the reference voltage circuit (2) with the input voltages V IN 1 , V IN2 , ..., V INN . Specifically, an AND gate corresponding to each input voltage V IN1 , V IN2 , ..., V INN is provided inside the comparator (3), and one input of each AND gate has a reference voltage. Is commonly applied. Here, the regulators (1-1) (1-2) ... (1-N) operate when the input voltages V IN1 , V IN2 , ... V INN rise to about 1/2. It is desirable to be in a state. So, 1/2 ie V IN1 / 2, V IN2 / 2 of the input voltage, as ···· V INN / 2 coincides with the reference voltages, an input voltage V IN1, V IN2, ···· V INN Is divided by each voltage dividing resistor having a predetermined voltage dividing ratio, and the divided voltage is applied to the other input of each AND gate. All the outputs of these AND gates are applied to one AND gate provided in the subsequent stage. That is, when the input voltages V IN1 , V IN2 , ..., V INN all rise to ½ of them, the comparator (3) outputs a high-level (logic “1”) signal, that is, a regulator. (1-1) (1-2) ... An operation instruction signal for instructing the operation of (1-N) is output.
【００１４】 (４)は比較器(３)の出力が印加される制御回路であり、比較器(３)出力が「１ 」の時、レギュレータ(1-1)(1-2)・・・・(1-N)を動作させるための「１」信号を出 力する。(5-1)(5-2)・・・・(5-N)はレギュレータ(1-1)(1-2)・・・・(1-N)毎に設けられ たＡＮＤゲートであり、一方の入力には制御回路(４)出力が共通印加され、他方 の入力には制御回路(４)出力を通過させるか又は遮断させるかを制御する制御信 号ＣＴＬ1、ＣＴＬ2、・・・・ＣＴＬNが印加される。尚、ＡＮＤゲート(5-1)(5-2)・・・・ (5-N)の出力はレギュレータ(1-1)(1-2)・・・・(1-N)の制御入力に印加される。 通常、制御信号ＣＴＬ1、ＣＴＬ2、・・・・ＣＴＬNは「１」の状態にあり、レギュ レータ(1-1)(1-2)・・・・(1-N)は、比較器(３)から出力される「１」の動作指示信 号に基づいて同時に動作状態となる。即ち、多入力多出力型のレギュレータＩＣ であるにも関わらず、入力電圧ＶIN1、ＶIN2、・・・・ＶINNを得るためのコンデン サの容量に関係なくレギュレータ(1-1)(1-2)・・・・(1-N)を同時に動作させること ができるのである。これより、入力電圧の問題で動作しているレギュレータと動 作していないレギュレータとが混在する状態が無くなり、動作中のレギュレータ の内部電圧が動作していないレギュレータに印加されてレギュレータ(1-1)(1-2)・・・・ (1-N)が誤動作する問題点も解決できることになる。尚、入力電圧ＶIN1、Ｖ IN2 、・・・・ＶINNが十分に立ち上がった状態であれば、制御信号ＣＴＬ1、ＣＴＬ2 、・・・・ＣＴＬNの何れかを「０」としてレギュレータ(1-1)(1-2)・・・・(1-N)の何れ かを不動作状態とすることもできる。この場合、十分に立ち上がった入力電圧Ｖ IN1 、ＶIN2、・・・・ＶINNが常にレギュレータ(1-1)(1-2)・・・・(1-N)に印加された状 態にあるので、動作中の何れかのレギュレータの内部電圧が不動作のレギュレー タに共通アースを介して印加されることはなく、誤動作を生じることはない。Reference numeral (4) is a control circuit to which the output of the comparator (3) is applied. When the output of the comparator (3) is "1", the regulators (1-1) (1-2) ...・ Output "1" signal to operate (1-N). (5-1) (5-2) ・ ・ ・ ・ (5-N) is an AND gate provided for each regulator (1-1) (1-2) ・ ・ ・ ・ (1-N) Control signal (CTL) output is commonly applied to one input, and control signal CTL for controlling whether the output of control circuit (4) is passed or blocked to the other input.1, CTL2・ ・ ・ CTLNIs applied. The output of the AND gates (5-1) (5-2) ・ ・ ・ ・ (5-N) is input to the control input of the regulator (1-1) (1-2) ・ ・ ・ ・ (1-N). Is applied. Normally, the control signal CTL1, CTL2・ ・ ・ CTLNIs in the state of "1", and the regulators (1-1) (1-2) ・ ・ ・ ・ (1-N) are the operation instruction signals of "1" output from the comparator (3). At the same time, they are in operation. That is, despite being a multi-input multi-output type regulator IC, the input voltage VIN1, VIN2... VINNIt is possible to operate the regulators (1-1) (1-2) ... (1-N) at the same time regardless of the capacity of the capacitor to obtain. As a result, there is no longer a situation where a regulator that is operating due to an input voltage problem and a regulator that is not operating are mixed, and the internal voltage of the operating regulator is applied to the non-operating regulator and the regulator (1-1 ) (1-2) ・ ・ ・ ・ The problem that (1-N) malfunctions can be solved. The input voltage VIN1, V IN2 ... VINNControl signal CTL1, CTL2 ・ ・ ・ CTLNAny one of the regulators (1-1), (1-2), ... (1-N) can be made inoperative by setting any of them as “0”. In this case, the input voltage V IN1 , VIN2... VINNIs always applied to the regulators (1-1) (1-2) ... (1-N), the internal voltage of one of the operating regulators is common to the non-operating regulators. It is not applied via the ground, and no malfunction occurs.
【００１５】 以上より、レギュレータ(1-1)(1-2)・・・・(1-N)の入出力間の電力損失を小とで き、レギュレータ(1-1)(1-2)・・・・(1-N)を同時に動作させることによってその誤 動作を防止でき、更に基準電圧回路の共用化によりＩＣのチップ面積も小とでき ることになる。From the above, the power loss between the input and output of the regulator (1-1) (1-2) ... (1-N) can be reduced, and the regulator (1-1) (1-2) ··· The malfunction can be prevented by operating (1-N) at the same time, and the chip area of the IC can be reduced by sharing the reference voltage circuit.
【００１６】[0016]
本考案によれば、複数のレギュレータの入出力間の電力損失を小とでき、また 、複数のレギュレータの各入力電圧レベルを検出することによって各レギュレー タを同時に動作できる為、全レギュレータの誤動作を防止でき、更には、各レギ ュレータに印加される基準電圧を発生する回路を共用化した為、チップ面積を小 とできる等の利点が得られる。 According to the present invention, the power loss between the input and output of multiple regulators can be reduced, and each regulator can operate at the same time by detecting each input voltage level of multiple regulators. Further, since the circuit for generating the reference voltage applied to each regulator is shared, the chip area can be reduced.
【図１】本考案のレギュレータ回路を示す図である。FIG. 1 is a diagram showing a regulator circuit of the present invention.
(1-1)(1-2)・・・・(1-N) レギュレータ (２) 基準電圧回路 (３) 比較器 (４) 制御回路 (1-1) (1-2) ・ ・ ・ ・ (1-N) Regulator (2) Reference voltage circuit (3) Comparator (4) Control circuit
Claims (2)
複数のレギュレータと、 前記複数のレギュレータの基準電圧源として共用される
基準電圧回路と、 前記複数のレギュレータに印加される各入力電圧と前記
基準電圧回路から得られる基準電圧とを比較し、前記各
入力電圧が前記複数のレギュレータに対応して定められ
た電圧値に達した時に、前記複数のレギュレータが動作
可能状態となったことを示す動作指示信号を出力する比
較器と、 前記比較器から出力された前記動作可能信号が印加され
ることによって、前記複数のレギュレータを動作状態と
する制御回路と、 を、備えたことを特徴とするレギュレータ回路1. A plurality of regulators for obtaining a predetermined constant voltage output from each input voltage, a reference voltage circuit shared as a reference voltage source of the plurality of regulators, and each input voltage applied to the plurality of regulators. The reference voltage obtained from the reference voltage circuit is compared, and when each of the input voltages reaches a voltage value determined corresponding to the plurality of regulators, it is confirmed that the plurality of regulators are in an operable state. A comparator that outputs the operation instruction signal shown, and a control circuit that activates the plurality of regulators by applying the operable signal output from the comparator, Regulator circuit
接続され、且つ、他方の入力に前記制御回路出力を通過
又は遮断状態とするための各制御信号が印加され、且
つ、出力が前記複数のレギュレータの制御入力と接続さ
れた複数の論理積回路を備え、前記制御回路出力に基づ
いて動作状態となった前記複数のレギュレータの何れか
を、個々の前記制御信号によって停止状態とすることを
特徴とする請求項１記載のレギュレータ回路。2. One input is commonly connected to the output of the control circuit, each control signal is applied to the other input to bring the output of the control circuit into a passing or blocking state, and the output is A plurality of AND circuits connected to the control inputs of a plurality of regulators, and any one of the plurality of regulators that are in an operating state based on the output of the control circuit is brought into a stopped state by each of the control signals. The regulator circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6533491U JPH0517713U (en) | 1991-08-19 | 1991-08-19 | Regulator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6533491U JPH0517713U (en) | 1991-08-19 | 1991-08-19 | Regulator circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0517713U true JPH0517713U (en) | 1993-03-05 |
Family
ID=13283925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6533491U Pending JPH0517713U (en) | 1991-08-19 | 1991-08-19 | Regulator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0517713U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423425C (en) * | 2003-09-08 | 2008-10-01 | 罗姆股份有限公司 | Multiple-output power device, and mobile device using the same |
| JP2011164683A (en) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | Semiconductor integrated circuit having voltage failure detection function |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442218U (en) * | 1977-08-31 | 1979-03-22 | ||
| JPS6020217A (en) * | 1983-07-15 | 1985-02-01 | Fujitsu Ltd | Controlling and monitoring method of electric power source circuit |
-
1991
- 1991-08-19 JP JP6533491U patent/JPH0517713U/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442218U (en) * | 1977-08-31 | 1979-03-22 | ||
| JPS6020217A (en) * | 1983-07-15 | 1985-02-01 | Fujitsu Ltd | Controlling and monitoring method of electric power source circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423425C (en) * | 2003-09-08 | 2008-10-01 | 罗姆股份有限公司 | Multiple-output power device, and mobile device using the same |
| JP2011164683A (en) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | Semiconductor integrated circuit having voltage failure detection function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728569B1 (en) | Voltage regulator circuitry with adaptive compensation | |
| US7135842B2 (en) | Voltage regulator having improved IR drop | |
| US5521809A (en) | Current share circuit for DC to DC converters | |
| DE102016117759B4 (en) | Voltage regulator using multiple power and gain boosting technique, and mobile devices with the same | |
| US9983643B2 (en) | Providing multiple power paths in an integrated circuit | |
| US7586364B2 (en) | Power supply voltage controlling circuit and semiconductor integrated circuit | |
| CN113346742B (en) | Device for providing low-power charge pump for integrated circuit | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| US6188210B1 (en) | Methods and apparatus for soft start and soft turnoff of linear voltage regulators | |
| US20200150703A1 (en) | Low-dropout regulator circuit | |
| US10879800B2 (en) | System and method for output voltage overshoot suppression | |
| KR20110043484A (en) | Ldo regulators for integrated applications | |
| US11435768B2 (en) | N-channel input pair voltage regulator with soft start and current limitation circuitry | |
| US10886838B2 (en) | Semiconductor integrated circuit for discharging and power supply system | |
| EP3312773B1 (en) | Electronic device and power management method | |
| EP1643648B1 (en) | Current loop drive module with dynamic compliance voltage | |
| US3509448A (en) | Power supply voltage regulator having power sharing regulating transistors and current limiting means | |
| USRE39274E1 (en) | Voltage down converter with switched hysteresis | |
| US8085006B2 (en) | Shunt regulator | |
| JPH0517713U (en) | Regulator circuit | |
| US11009900B2 (en) | Method and circuitry for compensating low dropout regulators | |
| US20130200870A1 (en) | Low-dropout voltage regulator having fast transient response to sudden load change | |
| US20170351289A1 (en) | Voltage regulators | |
| CN112513771B (en) | Dual input LDO voltage regulator | |
| US20150277468A1 (en) | Multiplexed pin input circuit |