JPH05161349A - Switching power unit - Google Patents

Switching power unit

Info

Publication number
JPH05161349A
JPH05161349A JP3342090A JP34209091A JPH05161349A JP H05161349 A JPH05161349 A JP H05161349A JP 3342090 A JP3342090 A JP 3342090A JP 34209091 A JP34209091 A JP 34209091A JP H05161349 A JPH05161349 A JP H05161349A
Authority
JP
Japan
Prior art keywords
circuit
fundamental wave
power supply
signal
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3342090A
Other languages
Japanese (ja)
Other versions
JP2773502B2 (en
Inventor
Shigeo Nishitoba
茂夫 西鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3342090A priority Critical patent/JP2773502B2/en
Publication of JPH05161349A publication Critical patent/JPH05161349A/en
Application granted granted Critical
Publication of JP2773502B2 publication Critical patent/JP2773502B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To enable five load protection at operation of an overcurrent protective circuit and enable the margin in the heat design and the safe operation area of a switching transistor to be taken enough, in a pulse width control system of switching power unit which has a automatic recovery type overcurrent protective circuit. CONSTITUTION:A switch circuit 14 for conversion of a time constant is connected to the section to decide the time constant in discharge of the fundamental wave signal of a fundamental wave oscillating circuit 12, and when a overcurrent protective circuit 13 operates, the switch circuit 14 for time constant conversion operates by the control signal of the overcurrent protective circuit 13, and can remarkably elongate the time constant in discharge of the fundamental wave signal of the fundamental wave oscillating circuit 12, comparing it with stationary operation state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング電源装置
に関し、特に、自動復帰型の過電流保護回路を有するパ
ルス幅制御方式のスイッチング電源装置の過電流保護回
路の動作時における負荷保護に有用である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device, and more particularly, it is useful for load protection during operation of an overcurrent protection circuit of a pulse width control type switching power supply device having an automatic recovery type overcurrent protection circuit. is there.

【0002】[0002]

【従来の技術】従来のパルス幅制御方式のスイッチング
電源装置の一例を図4に示す。また、図4に示す従来の
パルス幅制御方式のスイッチング電源装置の各部信号波
形を図5に示す。図4に示すように、従来のパルス幅制
御方式のスイッチング電源装置は、入力電源1を1次側
端子に接続するトランス2、トランス2の他の1次側端
子に接続されるスイッチングトランジスタ3、トランス
2の2次側端子にアナードが接続される整流ダイオード
4、整流ダイオード4のカソードに接続される平滑コン
デンサ5、平滑コンデンサ5の両端子に接続されこの従
来のパルス幅制御方式のスイッチング電源装置の負荷8
の接続端子である出力電圧端子(+)6及び出力電圧端
子(−)7、出力電圧端子(+)6に接続される制御用
抵抗17、制御用抵抗17に入力部が接続されその制御
用抵抗17によって入力電流が制御されるフォトカプラ
9、スイッチングトランジスタ3のゲートに出力端子が
接続されるAND回路10、AND回路10の入力端子
に出力端子が接続されるパルス幅制御用比較回路11、
スイッチングトランジスタ3に流れる電流を検出して負
荷8の過電流を検出しその過電流信号をAND回路10
に出力する過電流保護回路13、パルス幅制御用比較回
路11に基本波信号を出力する基本波発振回路12、こ
のスイッチング電源装置の各制御回路の電源となる制御
回路の電源16、制御回路の電源16のON/OFF動
作を行なう回路動作スイッチ15により構成されてい
る。
2. Description of the Related Art An example of a conventional pulse width control type switching power supply device is shown in FIG. Further, FIG. 5 shows signal waveforms of respective parts of the conventional pulse width control type switching power supply device shown in FIG. As shown in FIG. 4, a conventional pulse width control type switching power supply device includes a transformer 2 connecting an input power supply 1 to a primary side terminal, a switching transistor 3 connected to another primary side terminal of the transformer 2, This conventional pulse width control type switching power supply device is connected to both terminals of a rectifying diode 4 having an anode connected to the secondary side terminal of the transformer 2, a smoothing capacitor 5 connected to the cathode of the rectifying diode 4, and both terminals of the smoothing capacitor 5. Load 8
The output voltage terminal (+) 6 and the output voltage terminal (-) 7, which are the connection terminals of the control resistor 17, the control resistor 17 connected to the output voltage terminal (+) 6, and the input portion connected to the control resistor 17 A photocoupler 9 whose input current is controlled by a resistor 17, an AND circuit 10 whose output terminal is connected to the gate of the switching transistor 3, a pulse width control comparison circuit 11 whose output terminal is connected to the input terminal of the AND circuit 10,
The AND circuit 10 detects the overcurrent of the load 8 by detecting the current flowing through the switching transistor 3 and outputs the overcurrent signal.
To the overcurrent protection circuit 13, the pulse width control comparison circuit 11 to output a fundamental wave signal to the fundamental wave oscillation circuit 12, the control circuit power supply 16 to be the power supply of each control circuit of this switching power supply device, the control circuit It is composed of a circuit operation switch 15 for performing ON / OFF operation of the power supply 16.

【0003】基本波発振回路12は、第1の比較器21
と、第2の比較器22と、第1の比較器21の反転入力
端子端子に接続される第1の基準圧電源23と、第2の
比較器22の非反転入力端子端子に接続される第2の基
準圧電源24と、第1の比較器21の出力信号をセット
信号として第2の比較器22の出力信号をリセット信号
とする第1のフリップフロップ25と、周波数設定用コ
ンデンサ29と、周波数設定用コンデンサ29へ充電電
流を供給する第1の定電流源26と、周波数設定用コン
デンサ29の放電電流をとりこむ第2の定電流源27
と、第1のフリップフロップ25の非反転出力がハイレ
ベルのとき閉回路になりローレベルのとき開回路となり
第1の定電流源26,第2の定電流源27を駆動する第
1のスイッチ回路30とを有している。この基本波発振
回路12では、基本波信号が周波数設定用コンデンサ2
9の一端より発生する。過電流保護回路13は、基本波
発振回路12で発生した基本波信号を反転入力端子に入
力し第3の基準電源32を非反転入力端子に入力する第
3の比較器31と、スイッチングトランジスタ3のソー
ス電流を電圧に変換する電流検出用抵抗36と、電流検
出用抵抗36に生じる検出電圧を非反転入力端子に入力
し第4の基準電源35を反転入力端子に入力する第4の
比較器34と、第4の比較器34の出力信号をセット信
号として第3の比較器31の出力信号をリセット信号と
する第2のフリップフロップ33とを有している。
The fundamental wave oscillator circuit 12 includes a first comparator 21.
, A second comparator 22, a first reference voltage power supply 23 connected to the inverting input terminal terminal of the first comparator 21, and a non-inverting input terminal terminal of the second comparator 22. A second reference voltage power supply 24, a first flip-flop 25 that uses the output signal of the first comparator 21 as a set signal and the output signal of the second comparator 22 as a reset signal, and a frequency setting capacitor 29. , A first constant current source 26 for supplying a charging current to the frequency setting capacitor 29, and a second constant current source 27 for taking in a discharging current of the frequency setting capacitor 29.
And a first switch for driving the first constant current source 26 and the second constant current source 27 when the non-inverted output of the first flip-flop 25 is at a high level, it becomes a closed circuit, and when it is at a low level, it becomes an open circuit. And a circuit 30. In this fundamental wave oscillation circuit 12, the fundamental wave signal is generated by the frequency setting capacitor 2
It is generated from one end of 9. The overcurrent protection circuit 13 inputs the fundamental wave signal generated in the fundamental wave oscillation circuit 12 to the inverting input terminal and inputs the third reference power source 32 to the non-inverting input terminal, and the switching transistor 3 Detecting resistor 36 for converting the source current of the above into a voltage, and a fourth comparator for inputting the detection voltage generated in the current detecting resistor 36 to the non-inverting input terminal and inputting the fourth reference power source 35 to the inverting input terminal. 34 and a second flip-flop 33 that uses the output signal of the fourth comparator 34 as a set signal and the output signal of the third comparator 31 as a reset signal.

【0004】上述の従来のパルス幅制御方式のスイッチ
ング電源装置の動作について、図4及び図5を参照して
説明する。回路動作スイッチ15を閉じることにより、
フォトカプラ9,AND回路10,パルス幅制御用比較
器11,基本波発振回路12,過電流保護回路13に制
御回路の電源16の電圧が印加されると、フォトカプラ
9は出力電圧端子6と出力電圧端子7との間の電位差を
検知してその電位差に比例した電圧をパルス幅制御用比
較器11の反転入力端子に出力し、パルス幅制御用比較
器11の非反転入力端子には基本波発振回路12の基本
波信号が入力される。ここで基本波発振回路12の動作
について説明する。第1の比較器21の非反転入力端子
と第2の比較器22の反転入力端子とを共に周波数設定
用コンデンサ29に接続し、第1の比較器21の反転入
力端子に接続された第1の基準電源23の基準電圧VH
を第2の比較器22の非反転入力端子に接続された第2
の基準電源24の基準電圧VLより高電位に設定する。
第1のフリップフロップ25の非反転出力端子の出力電
圧がロー状態で第1のスイッチ回路30が開回路の状態
であるとすると、第2の定電流源27は開回路状態とな
るため、第1の定電流源26からの定電流I1が周波数
設定用コンデンサ29へ充電電流として流れ込み、周波
数設定用コンデンサ29の電位は上昇して第1の基準電
源23の基準電圧VHまで達すると、第1の比較器21
の出力電圧はハイ状態となるため第1のフリップフロッ
プ25へセット信号が入力され、第1のフリップフロッ
プ25の非反転出力端子はハイ状態となり、従って第1
のスイッチ回路30は閉回路の状態となる。第2の定電
流源27の定電流をI2とし、I2>I1となるようにI2
を設定すると、I2−I1の値の電流が放電電流として周
波数設定用コンデンサ29から放電され、その放電に伴
い周波数設定用コンデンサ29の電位は下降し続け第2
の基準電源24の基準電圧VLまで達すると、第2の比
較器22の出力電圧はハイ状態となり、第1のフリップ
フロップ25へリセット信号が入力されて第1のフリッ
プフロップ25の非反転出力端子はロー状態となり第1
のスイッチ回路30は開回路の状態となり、以後、前記
の動作を繰り返す。従って、周波数設定用コンデンサ2
9即ち基本波発振回路12の出力には、振幅がVH−V
L,充電時定数が(VH−VL)Ct/I1,放電時定数が
(VH−VL)Ct/(I2−I1)の3角波の基本波信号
が発生する。なお、前記Ctは、周波数設定用コンデン
サ29の容量値である。
The operation of the conventional pulse width control type switching power supply device will be described with reference to FIGS. 4 and 5. By closing the circuit operation switch 15,
When the voltage of the power supply 16 of the control circuit is applied to the photocoupler 9, AND circuit 10, pulse width control comparator 11, fundamental wave oscillation circuit 12, and overcurrent protection circuit 13, the photocoupler 9 outputs the output voltage terminal 6 and A potential difference with the output voltage terminal 7 is detected, and a voltage proportional to the potential difference is output to the inverting input terminal of the pulse width control comparator 11, and the non-inverting input terminal of the pulse width control comparator 11 is basically The fundamental wave signal of the wave oscillation circuit 12 is input. Here, the operation of the fundamental wave oscillation circuit 12 will be described. The non-inverting input terminal of the first comparator 21 and the inverting input terminal of the second comparator 22 are both connected to the frequency setting capacitor 29, and the first inverting input terminal of the first comparator 21 is connected. Reference voltage VH of the reference power supply 23
A second comparator connected to the non-inverting input terminal of the second comparator 22.
Is set to a potential higher than the reference voltage VL of the reference power supply 24.
If the output voltage of the non-inverting output terminal of the first flip-flop 25 is in the low state and the first switch circuit 30 is in the open circuit state, the second constant current source 27 is in the open circuit state. When the constant current I1 from the first constant current source 26 flows into the frequency setting capacitor 29 as a charging current and the potential of the frequency setting capacitor 29 rises and reaches the reference voltage VH of the first reference power source 23, the first Comparator 21
Since the output voltage of the first flip-flop 25 is in the high state, the set signal is input to the first flip-flop 25, and the non-inverted output terminal of the first flip-flop 25 is in the high state.
The switch circuit 30 of becomes a closed circuit state. The constant current of the second constant current source 27 is set to I2, and I2 is set so that I2> I1.
When the value is set, a current having a value of I2-I1 is discharged from the frequency setting capacitor 29 as a discharge current, and the potential of the frequency setting capacitor 29 continues to drop with the discharge.
When the voltage reaches the reference voltage VL of the reference power source 24, the output voltage of the second comparator 22 becomes a high state, the reset signal is input to the first flip-flop 25, and the non-inverted output terminal of the first flip-flop 25. Goes low and first
The switch circuit 30 becomes an open circuit state, and the above operation is repeated thereafter. Therefore, the frequency setting capacitor 2
9 or the output of the fundamental wave oscillation circuit 12, the amplitude is VH-V
A triangular fundamental wave signal having L, a charging time constant (VH-VL) Ct / I1, and a discharging time constant (VH-VL) Ct / (I2-I1) is generated. The Ct is the capacitance value of the frequency setting capacitor 29.

【0005】パルス幅制御用比較器11では、基本波発
振回路12の基本波信号とフォトカプラ9の出力信号と
を比較し、基本波信号の電圧がフォトカプラ9の出力信
号の電圧より小さければロー信号を出力し、又、基本波
信号の電圧がフォトカプラ9の出力信号の電圧より大き
ければハイ信号を出力する。これらパルス幅制御用比較
器11の出力信号は、AND回路10の一方の入力端子
に出力される。
In the pulse width control comparator 11, the fundamental wave signal of the fundamental wave oscillation circuit 12 is compared with the output signal of the photocoupler 9, and if the voltage of the fundamental wave signal is smaller than the voltage of the output signal of the photocoupler 9. A low signal is output, and if the voltage of the fundamental wave signal is higher than the voltage of the output signal of the photocoupler 9, a high signal is output. The output signals of the pulse width control comparator 11 are output to one input terminal of the AND circuit 10.

【0006】過電流保護回路13は、スイッチングトラ
ンジスタ3のソース電流を電流検出用抵抗36により電
圧として検出し、その検出電圧を第4の比較器34の非
反転入力端子へ入力する。その検出電圧が第4の基準電
源35の基準電圧より小さければ第4の比較器34の出
力電圧はロー状態となるため、第2のフリップフロップ
33のセット信号入力端子もロー状態となるので第2の
フリップフロップ33の反転出力端子はハイ状態とな
り、AND回路10の他方の入力端子にはハイ信号が入
力される。一方、スイッチングトランジスタ3のソース
電流が増大して電流検出用抵抗36の検出電圧が第4の
基準電圧35の基準電圧より大きくなれば、第4の比較
器34の出力電圧はハイ状態となるため、第2のフリッ
プフロップ33にはセット信号が入力されるので、第2
のフリップフロップ33の反転出力端子はロー状態とな
り、AND回路10の他方の入力端子にはロー信号が入
力される。ここで、第2のフリップフロップ33のリセ
ット信号は、以下のように得られる。基本波発振回路1
2の基本波信号を第3の比較器31の反転入力端子に入
力し、その非反転入力端子には第3の基準電圧32を接
続する。第3の基準電圧32の基準電圧VL' を第2の
基準電圧24の基準電圧VLよりわずかに高い電位に設
定すると、基本波信号の最低レベル状態の付近の時に確
実に第3の比較器31の出力電圧はハイ状態となり、第
2のフリップフロップ33へリセット信号を入力する。
即ち、第2のフリップフロップ33のリセット信号は、
基本波発振回路12の基本波信号の1周期に必ず1回発
生する。
The overcurrent protection circuit 13 detects the source current of the switching transistor 3 as a voltage by the current detecting resistor 36, and inputs the detected voltage to the non-inverting input terminal of the fourth comparator 34. If the detected voltage is lower than the reference voltage of the fourth reference power supply 35, the output voltage of the fourth comparator 34 is in the low state, and the set signal input terminal of the second flip-flop 33 is also in the low state. The inverting output terminal of the second flip-flop 33 is in the high state, and the high signal is input to the other input terminal of the AND circuit 10. On the other hand, if the source current of the switching transistor 3 increases and the detection voltage of the current detection resistor 36 becomes higher than the reference voltage of the fourth reference voltage 35, the output voltage of the fourth comparator 34 becomes the high state. , The set signal is input to the second flip-flop 33.
The inverting output terminal of the flip-flop 33 becomes low, and the low signal is input to the other input terminal of the AND circuit 10. Here, the reset signal of the second flip-flop 33 is obtained as follows. Fundamental wave oscillation circuit 1
The second fundamental wave signal is input to the inverting input terminal of the third comparator 31, and the third reference voltage 32 is connected to its non-inverting input terminal. When the reference voltage VL 'of the third reference voltage 32 is set to a potential slightly higher than the reference voltage VL of the second reference voltage 24, the third comparator 31 is surely provided in the vicinity of the lowest level state of the fundamental wave signal. The output voltage of the above becomes high, and the reset signal is input to the second flip-flop 33.
That is, the reset signal of the second flip-flop 33 is
The fundamental wave signal of the fundamental wave oscillation circuit 12 is always generated once in one cycle.

【0007】従って、上述したように、定常動作時にお
いては、フォトカプラ9の出力電圧と基本波発振回路1
2の基本波信号とをパルス幅制御用比較器11で比較
し、基本波信号の電圧がフォトカプラ9の出力電圧より
大きければAND回路10の他方の入力端子は常にハイ
状態となるためスイッチングトランジスタ3のドレイ
ン,ソース間は導通状態となり、また、基本波信号の電
圧がフォトカプラ9の出力電圧より小さければAND回
路10の他方の入力端子は常にロー状態となるためスイ
ッチングトランジスタ3のドレイン,ソース間は遮断状
態となる。以上により、出力電圧端子6,7間の出力電
圧に応じてスイッチングトランジスタ3の導通時間を制
御し、出力電圧端子6,7間に安定した出力電圧を発生
させている。スイッチングトランジスタ3のソース電流
が過大となる異常動作状態においては、上述したよう
に、第2のフリップフロップ33の反転出力端子がロー
状態となり、ロー信号をAND回路10の他方の入力端
子に入力するため、スイッチングトランジスタ3のドレ
イン,ソース間を遮断状態としてスイッチングトランジ
スタ3を過電流による破壊から保護する。第2のフリッ
プフロップ33のリセット端子には、上述したように、
1周期毎にリセット信号が入力されるため、過電流保護
回路13は、基本波発振回路12の基本波信号の1周期
毎にリセットがかかり1周期毎に過電流保護回路13が
働く自動復帰機能を有する。
Therefore, as described above, in the steady operation, the output voltage of the photocoupler 9 and the fundamental wave oscillation circuit 1
When the voltage of the fundamental wave signal is higher than the output voltage of the photocoupler 9, the other input terminal of the AND circuit 10 is always in the high state and the switching transistor When the voltage of the fundamental wave signal is smaller than the output voltage of the photocoupler 9, the other input terminal of the AND circuit 10 is always in the low state, so that the drain and the source of the switching transistor 3 are in the low state. During that time, it will be shut off. As described above, the conduction time of the switching transistor 3 is controlled according to the output voltage between the output voltage terminals 6 and 7, and a stable output voltage is generated between the output voltage terminals 6 and 7. In the abnormal operation state in which the source current of the switching transistor 3 becomes excessive, as described above, the inverting output terminal of the second flip-flop 33 is in the low state, and the low signal is input to the other input terminal of the AND circuit 10. Therefore, the drain and source of the switching transistor 3 are cut off to protect the switching transistor 3 from damage due to overcurrent. As described above, the reset terminal of the second flip-flop 33 is
Since the reset signal is input in each cycle, the overcurrent protection circuit 13 is reset in each cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12, and the overcurrent protection circuit 13 operates in each cycle. Have.

【0008】[0008]

【発明が解決しようとする課題】上記従来のパルス幅制
御方式のスイッチング電源装置では、過電流保護回路1
3によってスイッチングトランジスタ3のソース電流の
異常を基本波発振回路12の基本波信号の1周期毎に検
出しているため、スイッチングトランジスタ3のソース
電流の過大により過電流保護回路13が動作しスイッチ
ングトランジスタ3は遮断状態になるが、その過大であ
るソース電流が減少して定常状態に復帰すると、スイッ
チングトランジスタ3は再び導通して定常動作によるス
イッチングトランジスタ3の遮断を繰り返す。即ち、自
動復帰型の特性を有する。
In the conventional pulse width control type switching power supply device, the overcurrent protection circuit 1 is used.
Since the abnormality of the source current of the switching transistor 3 is detected for each cycle of the fundamental wave signal of the fundamental oscillation circuit 12 by 3, the overcurrent protection circuit 13 operates due to the excessive source current of the switching transistor 3 and the switching transistor Although 3 is in the cutoff state, when the excessively large source current decreases and returns to the steady state, the switching transistor 3 becomes conductive again and repeats the cutoff of the switching transistor 3 by the steady operation. That is, it has an automatic restoration type characteristic.

【0009】ところが、過電流保護回路13が動作して
スイッチングトランジスタ3が遮断する場合において、
過電流保護回路13,AND回路10,スイッチングト
ランジスタ3等には遅延時間が必ず存在する。基本波発
振回路12の基本波信号の周期が上記遅延時間と比較し
て十分に長ければ、出力電圧端子6,7間の出力電圧と
負荷8の出力電流との関係は垂下特性又は”フ”の字特
性となるので、トランス2の2次側に蓄積されたエネル
ギーは完全に放出されるため出力電圧端子6,7間の出
力電圧が低下した際に負荷8の負荷電流が増大すること
はないが、基本波発振回路12の基本波信号の周期が上
記遅延時間と比較して短く、上記遅延時間が無視できな
い程の値となった場合は、トランス2の2次側に蓄積さ
れたエネルギーは完全に放出されず蓄積された状態とな
っているため、出力電圧端子6,7間の出力電圧が低下
しても蓄積されたエネルギーの影響で負荷8の負荷電流
が増大してしまう。即ち、出力電圧対負荷電流の関係
が”L”字形となってしまい、負荷電流の増大により負
荷を破壊してしまうことがある。
However, when the overcurrent protection circuit 13 operates and the switching transistor 3 is cut off,
A delay time always exists in the overcurrent protection circuit 13, the AND circuit 10, the switching transistor 3, and the like. If the period of the fundamental wave signal of the fundamental wave oscillation circuit 12 is sufficiently long as compared with the delay time, the relationship between the output voltage between the output voltage terminals 6 and 7 and the output current of the load 8 is drooping characteristic or "F". Since the energy stored in the secondary side of the transformer 2 is completely discharged, the load current of the load 8 will not increase when the output voltage between the output voltage terminals 6 and 7 decreases. However, if the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12 is shorter than the delay time and the delay time becomes a value that cannot be ignored, the energy stored in the secondary side of the transformer 2 Is not completely discharged and is accumulated, so that even if the output voltage between the output voltage terminals 6 and 7 decreases, the load current of the load 8 increases due to the influence of the accumulated energy. That is, the relationship between the output voltage and the load current becomes an "L" shape, and the load may be destroyed due to an increase in the load current.

【0010】特に、近年におけるスイッチング電源装置
の小型化,高効率化を図るために基本波発振回路12の
基本波信号の周期が短くなる傾向があり、上記の過電流
保護回路13,AND回路10,スイッチングトランジ
スタ3等の遅延時間による出力電圧端子6,7間の出力
電圧低下時の負荷8の負荷電流の増大は、スイッチング
電源装置の負荷8を破壊してしまうという問題点があ
る。
In particular, the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12 tends to be shortened in order to reduce the size and increase the efficiency of the switching power supply device in recent years, and the overcurrent protection circuit 13 and the AND circuit 10 are used. The increase in the load current of the load 8 when the output voltage between the output voltage terminals 6 and 7 decreases due to the delay time of the switching transistor 3 and the like causes a problem that the load 8 of the switching power supply device is destroyed.

【0011】更に、過電流保護回路13,AND回路1
0,スイッチングトランジスタ3等の遅延時間が必ず一
定時間存在する、即ち、スイッチングトランジスタ3が
遮断できない時間が一定時間存在するということは、基
本波発振回路12の基本波信号の周期が短くなった場
合、スイッチングトランジスタ3の熱設計及び安全動作
領域の余裕がなくなるという問題点もある。
Further, the overcurrent protection circuit 13 and the AND circuit 1
0, the delay time of the switching transistor 3 and the like always exists for a fixed time, that is, the switching transistor 3 cannot be shut off for a fixed time when the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12 becomes short. There is also a problem that the thermal design of the switching transistor 3 and the margin of the safe operation area are lost.

【0012】本発明はかかる問題点に鑑みてなされたも
のであって、自動復帰型の過電流保護回路を有するパル
ス幅制御方式のスイッチング電源装置において、過電流
保護回路の動作時における負荷保護が可能でありスイッ
チングトランジスタの熱設計及び安全動作領域の余裕を
十分とることができるスイッチング電源装置を提供する
ことを目的とする。
The present invention has been made in view of the above problems, and in a pulse width control type switching power supply device having an automatic recovery type overcurrent protection circuit, load protection during operation of the overcurrent protection circuit is achieved. It is an object of the present invention to provide a switching power supply device which is capable of providing a sufficient margin of thermal design and safe operation area of a switching transistor.

【0013】[0013]

【課題を解決するための手段】本発明に係るスイッチン
グ電源装置は、過電流を検出すると動作して基本波発振
回路の基本波信号で動作を停止する自動復帰型の過電流
保護回路を有するパルス幅制御方式のスイッチング電源
装置において、前記過電流保護回路が過電流を検出する
と、前記基本波発振回路の基本波信号の放電の時定数を
変化させる時定数変換用スイッチ回路を有することを特
徴とする。
A switching power supply device according to the present invention has a pulse having an automatic recovery type overcurrent protection circuit which operates when an overcurrent is detected and stops operating with a fundamental wave signal of a fundamental wave oscillation circuit. In the width control type switching power supply device, when the overcurrent protection circuit detects an overcurrent, it has a time constant conversion switch circuit for changing the time constant of the discharge of the fundamental wave signal of the fundamental wave oscillation circuit. To do.

【0014】[0014]

【作用】本発明に係るスイッチング電源装置において
は、時定数変換用スイッチ回路14を設けることによ
り、スイッチングトランジスタ3のソース電流が増大し
て過電流保護回路13が動作する異常動作状態におい
て、基本波発振回路12の基本波信号の放電の時定数を
定常動作状態と比較して著しく長く設定することができ
るので、過電流保護回路13,AND回路10,スイッ
チングトランジスタ3等に一定の遅延時間が存在し、そ
の遅延時間が基本波発振回路12の基本波信号の周期に
対して無視できない値であっても、異常動作状態での基
本波発振回路12の基本波信号の周期が上記遅延時間に
較べて十分長くなるので、トランス2の2次側の蓄積さ
れたエネルギーは、完全に放出が可能となる。従って、
出力電圧端子6と出力電圧端子7との間の出力電圧が低
下した際に、負荷8の負荷電流が増大することはなく、
負荷電流と出力電圧の関係は垂下特性か又は”フ”の字
特性となり、スイッチング電源装置の負荷8が破壊され
るのを防ぐことができる。
In the switching power supply device according to the present invention, by providing the switch circuit 14 for time constant conversion, the source current of the switching transistor 3 increases and the overcurrent protection circuit 13 operates in an abnormal operating state in which a fundamental wave is generated. Since the time constant of the discharge of the fundamental wave signal of the oscillator circuit 12 can be set to be significantly longer than that in the steady operation state, a constant delay time exists in the overcurrent protection circuit 13, the AND circuit 10, the switching transistor 3, and the like. However, even if the delay time is a value that cannot be ignored with respect to the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12, the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12 in the abnormal operation state is compared with the delay time. Therefore, the energy stored on the secondary side of the transformer 2 can be completely discharged. Therefore,
When the output voltage between the output voltage terminal 6 and the output voltage terminal 7 decreases, the load current of the load 8 does not increase,
The relationship between the load current and the output voltage has a drooping characteristic or a fold-back characteristic, and it is possible to prevent the load 8 of the switching power supply device from being destroyed.

【0015】また、上記遅延時間が存在しても、異常動
作状態では基本波発振回路12の基本信号の周期が十分
長くなり、基本信号の周期に対する遅延時間のデューテ
ィー比が十分小さく設定できるので、スイッチングトラ
ンジスタ3の熱設計及び安全動作領域に対する余裕が十
分とれる。
Further, even if the above delay time exists, the cycle of the basic signal of the fundamental wave oscillation circuit 12 becomes sufficiently long in the abnormal operation state, and the duty ratio of the delay time with respect to the cycle of the basic signal can be set sufficiently small. A sufficient margin can be secured for the thermal design and safe operation area of the switching transistor 3.

【0016】[0016]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0017】図1は、本発明の実施例に係るスイッチン
グ電源装置を示すブロック図である。図2は、図1に示
す本発明の実施例に係るスイッチング電源装置の各部に
おける信号波形図である。なお、図中、図4に示す従来
のスイッチング電源装置と共通する部分に関しては同一
符号を付してその詳細な説明は省略する。
FIG. 1 is a block diagram showing a switching power supply device according to an embodiment of the present invention. FIG. 2 is a signal waveform diagram in each part of the switching power supply device according to the embodiment of the present invention shown in FIG. In the figure, parts common to those of the conventional switching power supply device shown in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0018】図1に示すように、本発明の実施例に係る
パルス幅制御方式のスイッチング電源装置は、入力電源
1を1次側端子に接続するトランス2、トランス2の他
の1次側端子に接続されるスイッチングトランジスタ
3、トランス2の2次側端子にアナードが接続される整
流ダイオード4、整流ダイオード4のカソードに接続さ
れる平滑コンデンサ5、平滑コンデンサ5の両端子に接
続されこの従来のパルス幅制御方式のスイッチング電源
装置の負荷8の接続端子である出力電圧端子(+)6及
び出力電圧端子(−)7、出力電圧端子(+)6に接続
される制御用抵抗17、制御用抵抗17に入力部が接続
されその制御用抵抗17によって入力電流が制御される
フォトカプラ9、スイッチングトランジスタ3のゲート
に出力端子が接続されるAND回路10、AND回路1
0の入力端子に出力端子が接続されるパルス幅制御用比
較回路11、スイッチングトランジスタ3に流れる電流
を検出して負荷8の過電流を検出しその過電流信号をA
ND回路10に出力する過電流保護回路13、パルス幅
制御用比較回路11に基本波信号を出力する基本波発振
回路12、このスイッチング電源装置の各制御回路の電
源となる制御回路の電源16、制御回路の電源16のO
N/OFF動作を行なう回路動作スイッチ15、時定数
変換用スイッチ回路14により構成されている。
As shown in FIG. 1, a pulse width control type switching power supply device according to an embodiment of the present invention is a transformer 2 for connecting an input power supply 1 to a primary side terminal, and another primary side terminal of the transformer 2. Is connected to the switching transistor 3, the secondary side terminal of the transformer 2 is connected to the anode of the rectifying diode 4, the cathode of the rectifying diode 4 is connected to the smoothing capacitor 5, and the smoothing capacitor 5 is connected to both terminals. An output voltage terminal (+) 6 and an output voltage terminal (-) 7 which are connection terminals of a load 8 of a pulse width control type switching power supply device, a control resistor 17 connected to the output voltage terminal (+) 6, and a control resistor The output terminal is connected to the gate of the photocoupler 9 and the switching transistor 3 whose input portion is connected to the resistor 17 and whose input current is controlled by the controlling resistor 17. AND circuit 10 that, AND circuit 1
The output current is connected to the pulse width control comparison circuit 11 in which the output terminal is connected to the input terminal of 0, and the overcurrent of the load 8 is detected by detecting the current flowing through the switching transistor 3.
An overcurrent protection circuit 13 that outputs to the ND circuit 10, a fundamental wave oscillation circuit 12 that outputs a fundamental wave signal to the pulse width control comparison circuit 11, a power supply 16 of a control circuit that is a power supply of each control circuit of this switching power supply device, O of the control circuit power supply 16
A circuit operation switch 15 for performing N / OFF operation and a time constant conversion switch circuit 14 are included.

【0019】基本波発振回路12は、第1の比較器21
と、第2の比較器22と、第1の比較器21の反転入力
端子端子に接続される第1の基準圧電源23と、第2の
比較器22の非反転入力端子端子に接続される第2の基
準圧電源24と、第1の比較器21の出力信号をセット
信号として第2の比較器22の出力信号をリセット信号
とする第1のフリップフロップ25と、周波数設定用コ
ンデンサ29と、周波数設定用コンデンサ29へ充電電
流を供給する第1の定電流源26と、周波数設定用コン
デンサ29の放電電流をとりこむ第2の定電流源27
と、第2の定電流源27に対して並列に設けられる第3
の定電流源28と、第1のフリップフロップ25の非反
転出力がハイレベルのとき閉回路になりローレベルのと
き開回路となり第1の定電流源26,第2の定電流源2
7,第3の定電流源28を駆動する第1のスイッチ回路
30とを有している。この基本波発振回路12では、基
本波信号が周波数設定用コンデンサ29の一端より発生
する。過電流保護回路13は、基本波発振回路12で発
生した基本波信号を反転入力端子に入力し第3の基準電
源32を非反転入力端子にする第3の比較器31と、ス
イッチングトランジスタ3のソース電流を電圧に変換す
る電流検出用抵抗36と、電流検出用抵抗36に生じる
検出電圧を非反転入力端子に入力し第4の基準電源35
を反転入力端子に入力する第4の比較器34と、第4の
比較器34の出力信号セット信号として第3の比較器3
1の出力信号をリセット信号とする第2のフリップフロ
ップ33とを有している。時定数変換用スイッチ回路1
4は、第2のスイッチ回路37、第3のスイッチ回路3
8を有している。尚、第1のスイッチ回路30,第2の
スイッチ回路37,第3のスイッチ回路38は、制御信
号がハイ状態の場合に閉回路となり、制御信号がロー状
態の場合に開回路となる。
The fundamental wave oscillator circuit 12 includes a first comparator 21.
, A second comparator 22, a first reference voltage power supply 23 connected to the inverting input terminal terminal of the first comparator 21, and a non-inverting input terminal terminal of the second comparator 22. A second reference voltage power supply 24, a first flip-flop 25 that uses the output signal of the first comparator 21 as a set signal and the output signal of the second comparator 22 as a reset signal, and a frequency setting capacitor 29. , A first constant current source 26 for supplying a charging current to the frequency setting capacitor 29, and a second constant current source 27 for taking in a discharging current of the frequency setting capacitor 29.
And a third constant current source 27 provided in parallel with the second constant current source 27.
When the non-inverted output of the constant current source 28 and the first flip-flop 25 is at a high level, it becomes a closed circuit, and when it is at a low level, it becomes an open circuit, and the first constant current source 26 and the second constant current source 2
7 and a first switch circuit 30 for driving the third constant current source 28. In this fundamental wave oscillation circuit 12, a fundamental wave signal is generated from one end of the frequency setting capacitor 29. The overcurrent protection circuit 13 inputs the fundamental wave signal generated by the fundamental wave oscillation circuit 12 to the inverting input terminal and makes the third reference power source 32 a non-inverting input terminal, and the switching transistor 3 and the third comparator 31. The current detection resistor 36 for converting the source current into a voltage, and the detection voltage generated in the current detection resistor 36 are input to the non-inverting input terminal, and the fourth reference power source 35 is supplied.
To the inverting input terminal and the third comparator 3 as the output signal set signal of the fourth comparator 34.
It has a second flip-flop 33 which uses the output signal of 1 as a reset signal. Switch circuit for time constant conversion 1
4 is a second switch circuit 37 and a third switch circuit 3
Have eight. The first switch circuit 30, the second switch circuit 37, and the third switch circuit 38 are closed circuits when the control signal is in the high state, and open circuits when the control signal is in the low state.

【0020】定常動作時においては、図4に示す従来の
スイッチング電源装置で説明したように、第2のフリッ
プフロップ33の反転出力端子はハイ状態となり、第2
のフリップフロップ33の非反転出力端子はロー状態と
なるので、第2のスイッチ回路37は閉回路となり,第
3のスイッチ回路38は開回路となる。従って、第3の
定電流源28は開回路状態となるため、基本波発振回路
12の基本波信号は、振幅がVH−VL,充電時定数が
(VH−VL)Ct/I1,放電時定数が(VH−VL)Ct
/(I2−I1)の3角波となる。
During steady operation, the inverting output terminal of the second flip-flop 33 is in the high state, as described in the conventional switching power supply device shown in FIG.
Since the non-inverting output terminal of the flip-flop 33 is in the low state, the second switch circuit 37 is a closed circuit and the third switch circuit 38 is an open circuit. Therefore, since the third constant current source 28 is in an open circuit state, the fundamental wave signal of the fundamental wave oscillation circuit 12 has an amplitude VH-VL, a charging time constant (VH-VL) Ct / I1, and a discharging time constant. Is (VH-VL) Ct
It becomes a triangular wave of / (I2-I1).

【0021】スイッチングトランジスタ3のソース電流
が増大して電流検出用抵抗36の検出電圧が第4の基準
電源35の基準電圧より大きくなる異常動作状態の場合
は、第4の比較器34の出力電圧はハイ状態となるた
め、第2のフリップフロップ33にはセット信号が入力
される。従って、第2のフリップフロップ33の反転出
力端子はロー状態となり、非反転出力端子はハイ状態と
なるため、AND回路10の一方の入力端子にはロー信
号が入力され、AND回路10の出力はロー状態とな
り、スイッチングトランジスタ3は遮断されソース電流
が過大となるのを防いでいる。
In an abnormal operating state in which the source current of the switching transistor 3 increases and the detection voltage of the current detection resistor 36 becomes higher than the reference voltage of the fourth reference power source 35, the output voltage of the fourth comparator 34 Is set to a high state, the set signal is input to the second flip-flop 33. Therefore, since the inverting output terminal of the second flip-flop 33 is in the low state and the non-inverting output terminal is in the high state, the low signal is input to one input terminal of the AND circuit 10 and the output of the AND circuit 10 is The low state prevents the switching transistor 3 from being cut off and the source current from becoming excessive.

【0022】この状態のとき、過電流保護回路13にお
ける第2のフリップフロップ33の反転出力端子はロー
状態で非反転出力端子はハイ状態となるため、時定数変
換用スイッチ回路14の第2のスイッチ回路37は開回
路、第3のスイッチ回路38は閉回路となる。従って、
第1のフリップフロップ25の非反転出力はロー状態と
なり、スイッチ回路30は開回路となるため、基本波発
振回路12の周波数設定用コンデンサ29の充電電流
は、第1の定電流源26の定電流I1となる。過電流保
護回路13が動作する前、即ち定常動作状態では、第2
のフリップフロップ33の反転出力がハイ状態で非反転
出力がロー状態となるため、時定数変換用スイッチ回路
14の第2のスイッチ回路37は閉回路、第3のスイッ
チ回路38は開回路となる。従って、周波数設定用コン
デンサ29の放電電流は、図4に示す従来のスイッチン
グ電源装置と同様にI2−I1となる。
In this state, the inverting output terminal of the second flip-flop 33 in the overcurrent protection circuit 13 is in the low state and the non-inverting output terminal is in the high state. The switch circuit 37 is an open circuit and the third switch circuit 38 is a closed circuit. Therefore,
Since the non-inverted output of the first flip-flop 25 is in the low state and the switch circuit 30 is an open circuit, the charging current of the frequency setting capacitor 29 of the fundamental wave oscillation circuit 12 is constant in the first constant current source 26. It becomes the current I1. Before the overcurrent protection circuit 13 operates, that is, in the steady operation state, the second
Since the inverting output of the flip-flop 33 is in the high state and the non-inverting output is in the low state, the second switch circuit 37 of the time constant conversion switch circuit 14 is a closed circuit and the third switch circuit 38 is an open circuit. .. Therefore, the discharge current of the frequency setting capacitor 29 becomes I2-I1 as in the conventional switching power supply device shown in FIG.

【0023】ところが、過電流保護回路13が動作する
異常動作状態では、前述したように時定数変換用スイッ
チ回路14の第2のスイッチ回路37は開回路、第3の
スイッチ回路38は閉回路となり、第3の定電流源28
の定電流をI3とすると、第2の定電流源27は開回路
の状態であるので、周波数設定用コンデンサ29の充電
電流は、I3−I1となる。ここで、第3の定電流源28
の定電流I3を第2の定電流源27の定電流I2より十分
小さく、かつ、第1の定電流源26の定電流I1より極
く僅かに大きくなるように設定すると、異常動作時の周
波数設定用コンデンサ29の放電電流は定常動作時と較
べて極めて小さく設定できるため、異常動作状態におい
て、周波数設定用コンデンサ29の放電時定数は、定常
動作状態と比較して十分に長く設定することができる。
即ち、スイッチングトランジスタ3のソース電流が増大
して過電流保護回路13が動作すると、基本波発振回路
12の基本波信号の放電時の周期は、定常状態と比較し
て極端に長くすることが可能となる。
However, in the abnormal operation state in which the overcurrent protection circuit 13 operates, as described above, the second switch circuit 37 of the time constant conversion switch circuit 14 is an open circuit and the third switch circuit 38 is a closed circuit. , Third constant current source 28
, The second constant current source 27 is in an open circuit state, so that the charging current of the frequency setting capacitor 29 is I3-I1. Here, the third constant current source 28
Is set to be sufficiently smaller than the constant current I2 of the second constant current source 27 and very slightly larger than the constant current I1 of the first constant current source 26, the frequency during abnormal operation Since the discharge current of the setting capacitor 29 can be set to be extremely smaller than that in the steady operation, the discharge time constant of the frequency setting capacitor 29 can be set to be sufficiently long in the abnormal operation state as compared with the steady operation state. it can.
That is, when the source current of the switching transistor 3 increases and the overcurrent protection circuit 13 operates, the cycle of the fundamental wave signal of the fundamental wave oscillation circuit 12 at the time of discharging can be made extremely longer than in the steady state. Becomes

【0024】図3は、本発明の他の実施例に係るスイッ
チング電源装置を示すブロック図である。図3に示すよ
うに、第3の定電流源28を周波数設定用コンデンサ2
9と制御回路の電源16に接続しており、前述したよう
に、スイッチングトランジスタ3のソース電流が増大し
て過電流保護回路13が動作すると、第2のフリップフ
ロップ33の非反転出力がハイ状態となるため、時定数
変換用スイッチ回路14は閉回路となる。従って、第1
のスイッチ回路30は開回路となり、周波数設定用コン
デンサ29の充電電流は、第1の定電流源I1となる。
過電流保護回路13が動作する前、即ち、定常動作状態
では時定数変換用スイッチ回路14は開回路となってい
るため、周波数設定用コンデンサ29の放電電流は、前
述のようにI2−I1となるが、過電流保護回路13が動
作する異常動作状態では、時定数変換用スイッチ回路1
4及び第1のスイッチ回路30は閉回路であるため、第
1の定電流源26,第2の定電流源27,第3の定電流
源28の各定電流をI1,I2,I3とすると、周波数設
定用コンデンサ29の放電電流は、I2−I1−I3とな
る。ここで、第1の定電流源26,第3の定電流源28
の各定電流の和I1+I3を第2の定電流源27の定電流
I2より極く僅か小さくなるように第3の定電流源28
の定電流I3を設定すると、図1に示す本発明の実施例
に係るスイッチング電源装置と同様に、異常動作時の周
波数設定用コンデンサ29の放電電流を定常動作時に較
べて極めて小さくできるため、異常動作状態において、
周波数設定用コンデンサ29の放電時定数は、定常動作
時と比較して十分に長く設定することができる。
FIG. 3 is a block diagram showing a switching power supply device according to another embodiment of the present invention. As shown in FIG. 3, the third constant current source 28 is connected to the frequency setting capacitor 2
9 and the power supply 16 of the control circuit, and as described above, when the source current of the switching transistor 3 increases and the overcurrent protection circuit 13 operates, the non-inverted output of the second flip-flop 33 becomes high. Therefore, the time constant conversion switch circuit 14 is a closed circuit. Therefore, the first
The switch circuit 30 becomes an open circuit, and the charging current of the frequency setting capacitor 29 becomes the first constant current source I1.
Before the overcurrent protection circuit 13 operates, that is, in the steady operation state, the time constant conversion switch circuit 14 is an open circuit, so that the discharge current of the frequency setting capacitor 29 becomes I2-I1 as described above. However, in the abnormal operation state in which the overcurrent protection circuit 13 operates, the time constant conversion switch circuit 1
Since 4 and the first switch circuit 30 are closed circuits, if the constant currents of the first constant current source 26, the second constant current source 27, and the third constant current source 28 are I1, I2, and I3, respectively. The discharge current of the frequency setting capacitor 29 is I2-I1-I3. Here, the first constant current source 26 and the third constant current source 28
Of the third constant current source 28 so that the sum I1 + I3 of the respective constant currents of 1 and 2 is very slightly smaller than the constant current I2 of the second constant current source 27.
When the constant current I3 is set, the discharge current of the frequency setting capacitor 29 at the time of abnormal operation can be made extremely smaller than that at the time of steady operation as in the switching power supply device according to the embodiment of the present invention shown in FIG. In the operating state,
The discharge time constant of the frequency setting capacitor 29 can be set to be sufficiently long as compared with that during steady operation.

【0025】[0025]

【発明の効果】以上説明したように本発明に係るスイッ
チング電源装置によれば、時定数変換用スイッチ回路を
設けることにより、過電流保護回路が動作する異常動作
状態において、基本波発振回路の基本波信号の放電の時
定数を定常動作状態と比較して著しく長く設定すること
ができるので、過電流保護回路,AND回路,スイッチ
ングトランジスタ等に一定の遅延時間が存在し、その遅
延時間が基本波発振回路の基本波信号の周期に対して無
視できない値であっても、トランスの2次側に蓄積され
たエネルギーは、完全に放出が可能となる。従って、本
発明に係るスイッチング電源装置の負荷への出力電圧が
低下した際に、負荷電流が増大することはなく、負荷電
流と出力電圧の関係は垂下特性か又は”フ”の字特性と
なり、負荷が破壊されるのを防ぐことができる。
As described above, according to the switching power supply device of the present invention, by providing the switch circuit for time constant conversion, the fundamental wave oscillation circuit operates in the abnormal operation state in which the overcurrent protection circuit operates. Since the time constant of the discharge of the wave signal can be set to be significantly longer than that in the steady operation state, there is a certain delay time in the overcurrent protection circuit, the AND circuit, the switching transistor, etc. Even if the value is not negligible with respect to the period of the fundamental wave signal of the oscillator circuit, the energy accumulated on the secondary side of the transformer can be completely discharged. Therefore, when the output voltage to the load of the switching power supply according to the present invention decreases, the load current does not increase, and the relationship between the load current and the output voltage has a drooping characteristic or a fold-back characteristic. It is possible to prevent the load from being destroyed.

【0026】又、上記遅延時間が存在しても、異常動作
状態では基本波発振回路の基本信号の周期が十分長くな
り、基本信号の周期に対する遅延時間のデューティー比
が十分小さく設定できるので、スイッチングトランジス
タの熱設計及び安全動作領域に対する余裕が十分とれ
て、本発明に係るスイッチング電源装置の設計の自由度
が増加する。
Further, even if the delay time is present, the cycle of the basic signal of the fundamental wave oscillation circuit becomes sufficiently long in the abnormal operation state, and the duty ratio of the delay time with respect to the cycle of the basic signal can be set to be sufficiently small. A sufficient margin is provided for the thermal design and safe operation area of the transistor, and the degree of freedom in designing the switching power supply device according to the present invention is increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るスイッチング電源装置を
示すブロック図である。
FIG. 1 is a block diagram showing a switching power supply device according to an embodiment of the present invention.

【図2】図1に示す本発明の実施例に係るスイッチング
電源装置の各部における信号波形図である。
FIG. 2 is a signal waveform diagram in each part of the switching power supply device according to the embodiment of the present invention shown in FIG.

【図3】本発明の他の実施例に係るスイッチング電源装
置を示すブロック図である。
FIG. 3 is a block diagram showing a switching power supply device according to another embodiment of the present invention.

【図4】従来のスイッチング電源装置の一例を示すブロ
ック図である。
FIG. 4 is a block diagram showing an example of a conventional switching power supply device.

【図5】図4に示す従来のスイッチング電源装置の各部
における信号波形図である。
5 is a signal waveform diagram in each part of the conventional switching power supply device shown in FIG.

【符号の説明】[Explanation of symbols]

1 ;入力電源 2 ;トランス 3 ;スイッチングトランジスタ 12 ;基本波発振回路 13 ;過電流保護回路 14 ;時定数変換用スイッチ回路 1; Input power supply 2; Transformer 3; Switching transistor 12; Fundamental wave oscillation circuit 13; Overcurrent protection circuit 14; Time constant conversion switch circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 過電流を検出すると動作して基本波発振
回路の基本波信号で動作を停止する自動復帰型の過電流
保護回路を有するパルス幅制御方式のスイッチング電源
装置において、前記過電流保護回路が過電流を検出する
と、前記基本波発振回路の基本波信号の放電の時定数を
変化させる時定数変換用スイッチ回路を有することを特
徴とするスイッチング電源装置。
1. A switching power supply device of a pulse width control system having an automatic recovery type overcurrent protection circuit which operates when an overcurrent is detected and stops its operation by a fundamental wave signal of a fundamental wave oscillation circuit. A switching power supply device comprising a time constant conversion switch circuit for changing a time constant of discharge of a fundamental wave signal of the fundamental wave oscillation circuit when the circuit detects an overcurrent.
JP3342090A 1991-11-30 1991-11-30 Switching power supply Expired - Lifetime JP2773502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3342090A JP2773502B2 (en) 1991-11-30 1991-11-30 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3342090A JP2773502B2 (en) 1991-11-30 1991-11-30 Switching power supply

Publications (2)

Publication Number Publication Date
JPH05161349A true JPH05161349A (en) 1993-06-25
JP2773502B2 JP2773502B2 (en) 1998-07-09

Family

ID=18351084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3342090A Expired - Lifetime JP2773502B2 (en) 1991-11-30 1991-11-30 Switching power supply

Country Status (1)

Country Link
JP (1) JP2773502B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788513B2 (en) 2002-01-29 2004-09-07 Matsushita Electric Industrial Co., Ltd. Switching power supply circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788513B2 (en) 2002-01-29 2004-09-07 Matsushita Electric Industrial Co., Ltd. Switching power supply circuit

Also Published As

Publication number Publication date
JP2773502B2 (en) 1998-07-09

Similar Documents

Publication Publication Date Title
JP3694726B2 (en) Primary side controller of stabilized power converter
JP4591892B2 (en) Power supply
KR100994452B1 (en) Synchronous rectification switching regulator
CA1278339C (en) Inductor current control circuit
US4727308A (en) FET power converter with reduced switching loss
JP5056055B2 (en) Integrated circuit for switching power supply control and switching power supply device
KR20070091203A (en) Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
JP2003224968A (en) Switching power circuit
WO2008132501A2 (en) Switching power converters
KR19980037910A (en) Peak Reverse Voltage Rejection Circuit
JP3210561B2 (en) Discharge lamp lighting circuit
JP2004120901A (en) Boosting power supply unit
JP2000032743A (en) Power unit
JP2773502B2 (en) Switching power supply
JPH0851776A (en) Self-excited flyback converter
JP3129364B2 (en) DC-DC converter
JP2878029B2 (en) Switching power supply
JPS63305755A (en) Switching power source control circuit
JP3610383B2 (en) Flyback converter
TWI694665B (en) Controller for extending a protection period of a power converter and operational method thereof
JP3416065B2 (en) Driver circuit for semiconductor device
JP2003134809A (en) Switching power circuit
JP2542810B2 (en) Switching control type power supply circuit
JPH1118425A (en) Pulse width control ic circuit
JPH04334970A (en) Switching power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees