JPH05160656A - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH05160656A
JPH05160656A JP32450891A JP32450891A JPH05160656A JP H05160656 A JPH05160656 A JP H05160656A JP 32450891 A JP32450891 A JP 32450891A JP 32450891 A JP32450891 A JP 32450891A JP H05160656 A JPH05160656 A JP H05160656A
Authority
JP
Japan
Prior art keywords
signal
circuit
level
slice
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32450891A
Other languages
Japanese (ja)
Inventor
Hisakado Hirasaka
久門 平坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Magnescale Inc
Original Assignee
Sony Magnescale Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Magnescale Inc filed Critical Sony Magnescale Inc
Priority to JP32450891A priority Critical patent/JPH05160656A/en
Publication of JPH05160656A publication Critical patent/JPH05160656A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To follow up the amplitude change without time delay at the time of the amplitude change from a low level signal to a high level signal and to limit the amplitude without distortion. CONSTITUTION:This circuit is provided with a variable gain amplifying circuit 2 to which an input signal is supplied and from which the amplified signal is outputted, a slicing circuit 7 which slices an output signal of the variable gain amplifying circuit 2 by a prescribed level, and a peak level holding circuit 8 which holds the peak level of the sliced signal obtained on the output side of the slicing circuit 7, and the gain of the variable gain amplifying circuit 2 is controlled by the output signal of the peak level holding circuit 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は例えば磁気記録装置に使
用して好適な自動利得制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit suitable for use in, for example, a magnetic recording device.

【0002】[0002]

【従来の技術】一般に磁気記録装置においては記録時に
記録信号の歪みを防止するため磁気テープ等の記録ダイ
ナミックレンジを越えるような大振幅の入力信号の振幅
制限を行なっている。
2. Description of the Related Art Generally, in a magnetic recording apparatus, in order to prevent distortion of a recording signal during recording, an amplitude of an input signal having a large amplitude exceeding a recording dynamic range of a magnetic tape or the like is limited.

【0003】従来斯る入力信号の振幅制限をするものと
して、図5に示す如き自動利得制御回路及び図7に示す
如きリミッター回路が提案されている。
Conventionally, an automatic gain control circuit as shown in FIG. 5 and a limiter circuit as shown in FIG. 7 have been proposed to limit the amplitude of the input signal.

【0004】図5において、1は記録しようとする信号
が供給される記録信号の入力端子を示し、この入力端子
1に供給される記録信号を可変利得増幅回路2に供給
し、この可変利得増幅回路2の出力側に得られる増幅さ
れた記録信号を磁気ヘッドに供給する出力端子3に供給
する如くする。この可変利得増幅回路2の出力信号をレ
ベルを検出するための整流回路4を介して平滑回路を構
成するローパスフィルタ回路5に供給し、このローパス
フィルタ回路5の出力信号により可変利得増幅回路2の
利得を制御する如くする。
In FIG. 5, reference numeral 1 denotes an input terminal of a recording signal to which a signal to be recorded is supplied. The recording signal supplied to the input terminal 1 is supplied to a variable gain amplifying circuit 2 and the variable gain amplifying circuit 2 is supplied. The amplified recording signal obtained at the output side of the circuit 2 is supplied to the output terminal 3 for supplying the magnetic head. The output signal of the variable gain amplifier circuit 2 is supplied to a low-pass filter circuit 5 forming a smoothing circuit via a rectifier circuit 4 for detecting the level, and the output signal of the low-pass filter circuit 5 causes the variable gain amplifier circuit 2 to output Control the gain.

【0005】斯る図5例においては入力信号が小レベル
のときは可変利得増幅回路2の利得が入力信号レベルの
小ささに応じて大きくなり、入力信号が大レベルのとき
はこの可変利得増幅回路2の利得が入力信号レベルの大
きさに応じて小さくなり、出力信号のレベルが一定にな
る如く動作する。
In the example shown in FIG. 5, when the input signal is at a low level, the gain of the variable gain amplifier circuit 2 increases in accordance with the small level of the input signal, and when the input signal is at a high level, the variable gain amplification circuit 2 is operated. The circuit 2 operates so that the gain of the circuit 2 decreases according to the level of the input signal level and the level of the output signal becomes constant.

【0006】また図7例は入力端子1に供給される記録
信号をリミッター回路6を介して出力端子3に供給する
様にしたもので、このリミッター回路6のリミットレベ
ル設定用の可変抵抗器6aによりリミットレベルを所定
のレベルに設定し、この所定レベル以下にリミットした
信号を出力端子3に供給するようにしたものである。
In the example shown in FIG. 7, the recording signal supplied to the input terminal 1 is supplied to the output terminal 3 via the limiter circuit 6. The limiter circuit 6 has a variable resistor 6a for setting the limit level. The limit level is set to a predetermined level by and a signal limited to a predetermined level or lower is supplied to the output terminal 3.

【0007】[0007]

【発明が解決しようとする課題】然しながら図5に示す
如き自動利得制御回路においては、図6Aに示す如き小
レベルより大レベルに変化する信号が入力端子1に供給
されたときは、その出力信号は図6Bに示す如く大レベ
ルより、この自動利得制御回路が有する時定数により徐
々に一定レベルになるため有効な振幅制限がなされない
不都合があった。
However, in the automatic gain control circuit shown in FIG. 5, when a signal changing from a small level to a large level as shown in FIG. 6A is supplied to the input terminal 1, its output signal As shown in FIG. 6B, since the level gradually becomes a constant level from a large level due to the time constant of this automatic gain control circuit, there is a disadvantage that effective amplitude limitation is not performed.

【0008】また図7のリミッター回路6は入力端子1
に図8Aに示す如き信号が入力されたときは、出力端子
3に図8Bに示す如き所定レベルに振幅制限された信号
が得られるが、このリミッター回路によって失われた信
号成分が歪みとなる不都合があった。
Further, the limiter circuit 6 shown in FIG.
8A is input, a signal whose amplitude is limited to a predetermined level as shown in FIG. 8B is obtained at the output terminal 3, but the signal component lost by the limiter circuit becomes a distortion. was there.

【0009】本発明は斯る点に鑑み、小レベル信号より
大レベル信号に振幅変化したときに時間遅れがなく追従
すると共に、歪みの発生のない振幅制限を行うことがで
きるようにすることを目的とする。
In view of the above point, the present invention is to follow an amplitude change from a small level signal to a large level signal without any time delay, and to perform amplitude limitation without distortion. To aim.

【0010】[0010]

【課題を解決するための手段】本発明自動利得制御回路
は例えば図1に示す如く入力信号が供給され、増幅され
た信号が出力される可変利得増幅回路2と、この可変利
得増幅回路2の出力信号を所定レベルでスライスするス
ライス回路7と、このスライス回路7の出力側に得られ
るスライス信号のピークレベルを保持するピークレベル
保持回路8とを有し、このピークレベル保持回路8の出
力信号によりこの可変利得増幅回路2の利得を制御する
ようにしたものである。
The automatic gain control circuit according to the present invention includes a variable gain amplifier circuit 2 to which an input signal is supplied and an amplified signal is output, as shown in FIG. The slice circuit 7 for slicing the output signal at a predetermined level and the peak level holding circuit 8 for holding the peak level of the slice signal obtained at the output side of the slice circuit 7 are provided. Thus, the gain of the variable gain amplifier circuit 2 is controlled.

【0011】また本発明自動利得制御回路は例えば図3
に示す如く、入力信号が供給され、増幅された信号が出
力される可変利得増幅回路2と、この可変利得増幅回路
2の出力信号の周波数を選択する周波数選択回路9と、
この周波数選択回路9の出力信号を所定レベルでスライ
スするスライス回路7と、このスライス回路7の出力側
に得られるスライス信号のピークレベルを保持するピー
クレベル保持回路8とを有し、このピークレベル保持回
路8の出力信号によりこの可変利得増幅回路2の利得を
制御するようにしたものである。
The automatic gain control circuit of the present invention is shown in FIG.
, A variable gain amplifier circuit 2 which is supplied with an input signal and outputs an amplified signal, and a frequency selection circuit 9 which selects the frequency of the output signal of the variable gain amplifier circuit 2,
It has a slice circuit 7 for slicing the output signal of the frequency selection circuit 9 at a predetermined level, and a peak level holding circuit 8 for holding the peak level of the slice signal obtained at the output side of the slice circuit 7. The output signal of the holding circuit 8 controls the gain of the variable gain amplifier circuit 2.

【0012】[0012]

【作用】本発明によれば入力信号がスライス回路7のス
ライスレベル以下のときは可変利得増幅回路2は一定の
利得であり、固定利得増幅回路として動作し、入力信号
がこのスライスレベル以上となったときは、このスライ
ス信号のピークレベルを保持したピークレベル保持回路
8の出力信号で可変利得増幅回路2の利得を制御するの
で、大振幅の入力信号の振幅を制限でき、この場合入力
信号が小レベル信号より大レベル信号に振幅変化したと
きに、ピークレベル保持回路8で検出しているので、時
間遅れがなく追従できると共に可変利得増幅回路2の利
得を制御して、信号の振幅を制限しているので、歪みを
発生することなく信号の振幅を制限することができる。
According to the present invention, when the input signal is below the slice level of the slice circuit 7, the variable gain amplifying circuit 2 has a constant gain and operates as a fixed gain amplifying circuit, and the input signal is above this slice level. In this case, since the output signal of the peak level holding circuit 8 holding the peak level of this slice signal controls the gain of the variable gain amplifier circuit 2, the amplitude of the large-amplitude input signal can be limited. Since the peak level holding circuit 8 detects when the amplitude changes from the small level signal to the large level signal, it is possible to follow up without a time delay, and the gain of the variable gain amplifier circuit 2 is controlled to limit the signal amplitude. Therefore, the amplitude of the signal can be limited without causing distortion.

【0013】また、本発明によれば周波数選択回路9で
周波数選択した信号をスライス回路7に供給し、この周
波数選択した信号が、このスライス回路7のスライスレ
ベル以上となったときは、このスライス信号のピークレ
ベルを保持したピークレベル保持回路8の出力信号で可
変利得増幅回路2の利得を制御するので周波数選択型の
振幅制限ができる。
Further, according to the present invention, the signal whose frequency is selected by the frequency selecting circuit 9 is supplied to the slice circuit 7, and when the signal whose frequency is selected becomes equal to or higher than the slice level of this slice circuit 7, this slice Since the gain of the variable gain amplifier circuit 2 is controlled by the output signal of the peak level holding circuit 8 which holds the peak level of the signal, frequency selective amplitude limiting can be performed.

【0014】[0014]

【実施例】以下図面を参照しながら本発明自動利得制御
回路の一実施例につき説明しよう。図1及び図3におい
て、図5に対応する部分には同一符号を付し、その詳細
説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the automatic gain control circuit of the present invention will be described below with reference to the drawings. 1 and 3, parts corresponding to those in FIG. 5 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0015】図1においては、入力端子1に供給される
記録信号を可変利得増幅回路2を介して出力端子3に供
給するようにすると共にこの可変利得増幅回路2の出力
信号をレベル検出回路を構成する整流回路4を介してス
ライス回路7に供給する。このスライス回路7のスライ
スレベルSL は振幅制限の目標値であり、記録ダイナミ
ックレンジに応じて決定する如くする。
In FIG. 1, the recording signal supplied to the input terminal 1 is supplied to the output terminal 3 via the variable gain amplifying circuit 2, and the output signal of the variable gain amplifying circuit 2 is connected to the level detecting circuit. It is supplied to the slicing circuit 7 via the rectifying circuit 4 that constitutes the rectifying circuit. The slice level S L of the slice circuit 7 is a target value for amplitude limitation and is determined according to the recording dynamic range.

【0016】このスライス回路7の出力側に得られるス
ライス信号をピークレベル保持回路8に供給する。この
ピークレベル保持回路8のピーク信号8aは図2Dに示
す如く、その立ち上がりはピーク保持なので時間遅れが
なく、また立ち下がりはホールドコンデンサCH と放電
抵抗器Rr で決まる時定数を持っている。このピークレ
ベル保持回路8のピーク信号8aを反転増幅回路10に
供給し、この反転増幅回路10の出力信号を利得制御信
号10aとして可変利得増幅回路2の利得制御端子に供
給する如くする。
The slice signal obtained at the output side of the slice circuit 7 is supplied to the peak level holding circuit 8. As shown in FIG. 2D, the peak signal 8a of the peak level holding circuit 8 does not have a time delay because its rising is held at the peak, and its falling has a time constant determined by the hold capacitor C H and the discharge resistor R r . .. The peak signal 8a of the peak level holding circuit 8 is supplied to the inverting amplifier circuit 10, and the output signal of the inverting amplifier circuit 10 is supplied to the gain control terminal of the variable gain amplifier circuit 2 as the gain control signal 10a.

【0017】この場合、この可変利得増幅回路2はこの
利得制御端子に供給される電圧に応じて利得が制御され
る如くする。またこの場合反転増幅回路10の出力信号
のバイアス電圧を所定の固定電圧VN とし、可変利得増
幅回路2の出力信号が上述の所定のスライスレベルSL
以下のときは、可変利得増幅回路2の利得を、この固定
電圧VN で決まる一定利得とする如くする。
In this case, the variable gain amplifier circuit 2 is designed so that the gain is controlled according to the voltage supplied to the gain control terminal. Further, in this case, the bias voltage of the output signal of the inverting amplifier circuit 10 is set to a predetermined fixed voltage V N, and the output signal of the variable gain amplifier circuit 2 is set to the above predetermined slice level S L.
In the following cases, the gain of the variable gain amplifier circuit 2 is set to a constant gain determined by this fixed voltage V N.

【0018】本例は上述の如く構成されているので、図
2Aに示す如きスライスレベルSL 以下よりスライスレ
ベルSL 以上となる記録信号1aが入力端子1に供給さ
れたときは整流回路4の出力側には図2Bに示す如く、
この記録信号1aの正方向の信号の整流信号4aが得ら
れ、この整流信号4aをスライス回路7に供給し、この
スライス回路7の出力側に図2Cに示す如き、整流信号
4aのスライスレベルSL 以上のスライス信号7aを得
る。この場合このスライス信号7aの大きさは記録信号
1aの大きさにより決まる。このスライス信号7aがピ
ークレベル保持回路8に供給され、このピークレベル保
持回路8の出力側に図2Dに示す如きピーク信号8aが
得られ、このピーク信号8aが反転増幅回路10に供給
され、この反転増幅回路10の出力側に図2Eに示す如
き利得制御信号10aが得られ、この利得制御信号10
aにより可変利得増幅回路2の利得が制御される。
[0018] Since this embodiment is constructed as described above, when the recording signal 1a which becomes such a slice level S L slice level S L or more from the following shown in FIG. 2A is supplied to the input terminal 1 is of the rectifier circuit 4 On the output side, as shown in Fig. 2B,
A rectified signal 4a of the positive direction of the recording signal 1a is obtained, the rectified signal 4a is supplied to the slice circuit 7, and the slice level S of the rectified signal 4a as shown in FIG. A slice signal 7a of L or more is obtained. In this case, the size of the slice signal 7a is determined by the size of the recording signal 1a. The slice signal 7a is supplied to the peak level holding circuit 8, a peak signal 8a as shown in FIG. 2D is obtained at the output side of the peak level holding circuit 8, and the peak signal 8a is supplied to the inverting amplifier circuit 10. A gain control signal 10a as shown in FIG. 2E is obtained at the output side of the inverting amplifier circuit 10.
The gain of the variable gain amplifier circuit 2 is controlled by a.

【0019】従ってこの可変利得増幅回路2の利得は記
録信号1aがスライスレベルSL 以下のときは固定電圧
N で決まる一定利得であり、この記録信号1aがスラ
イスレベルSL 以上となったときは、この可変利得増幅
回路2の利得はこのスライスレベルSL よりも大きくな
った値に応じて小さくなる如く制御され、出力端子3に
は図2Fに示す如き出力信号が得られ、記録信号1aの
大振幅の部分は振幅制限がされる。
Therefore, the gain of the variable gain amplifier circuit 2 is a constant gain determined by the fixed voltage V N when the recording signal 1a is below the slice level S L , and when the recording signal 1a is above the slice level S L. Is controlled so that the gain of the variable gain amplifying circuit 2 becomes smaller according to the value larger than the slice level S L, and an output signal as shown in FIG. 2F is obtained at the output terminal 3, and the recording signal 1a is obtained. The large amplitude part of is amplitude limited.

【0020】この場合、記録信号1aが小レベル信号よ
り大レベル信号に振幅変化したときに、これをピークレ
ベル保持回路8で検出しているので、時間遅れなく追従
できると共に可変利得増幅回路2の利得を制御して信号
の振幅を制限しているので、歪みを発生することなく信
号の振幅を制限することができる利益がある。
In this case, when the amplitude of the recording signal 1a changes from the small level signal to the large level signal, this is detected by the peak level holding circuit 8, so that the peak level holding circuit 8 can follow the time signal without delay and the variable gain amplifying circuit 2 can follow. Since the gain is controlled to limit the amplitude of the signal, there is an advantage that the amplitude of the signal can be limited without causing distortion.

【0021】また図3は本発明の他の実施例を示す。こ
の図3につき説明するに図1に対応する部分には同一符
号を付し、その詳細説明は省略する。この図3例におい
ては図1例の可変利得増幅回路2とレベル検出用の整流
回路4との間に周波数選択回路9として200Hz以下
の周波数を通過するローパスフィルタを挿入したもので
ある。
FIG. 3 shows another embodiment of the present invention. In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted. In this example of FIG. 3, a low-pass filter that passes a frequency of 200 Hz or less is inserted as a frequency selection circuit 9 between the variable gain amplifier circuit 2 of FIG. 1 and the rectifying circuit 4 for level detection.

【0022】一般に磁気テープの記録特性は低周波数で
は低レベルで飽和し、中域の周波数に比較し歪みの発生
するレベルが低いのでこの低周波数の信号を振幅制限す
る必要がある。この図3例はその他は図1例と同様に構
成する。
Generally, the recording characteristics of a magnetic tape are saturated at a low level at a low frequency, and the level at which distortion is generated is low as compared with the frequency in the middle range. Therefore, it is necessary to limit the amplitude of this low frequency signal. This example of FIG. 3 is configured similarly to the example of FIG. 1 except for the above.

【0023】この図3の入力端子1に図4Aに示す如き
周波数が100HzのスライスレベルSL 以下よりスラ
イスレベルSL 以上となる低周波信号1a1 と周波数が
1kHzの中域信号1a2 との記録信号1aが供給され
たときは周波数選択回路9の出力側に図4Bに示す如く
この記録信号1aの低周波信号1a1 のみが得られ、こ
の低周波信号1a1 がレベル検出用の整流回路4に供給
される。この整流回路4の出力側には図4Cに示す如
く、この低周波信号1a1 の正方向の信号の整流信号4
aが得られ、この整流信号4aをスライス回路7に供給
し、このスライス回路7の出力側に図4Dに示す如き、
整流信号4aのスライスレベルSL 以上のスライス信号
7aを得る。この場合このスライス信号7aの大きさは
この低周波信号1a1 の大きさにより決まる。
[0023] between the low frequency signal 1a 1 and middle band signal 1a 2 frequency is 1kHz to the input terminal 1 is the frequency as shown in FIG. 4A the slice level S L or more from the following 100Hz slice level S L in FIG. 3 When the recording signal 1a is supplied, only the low frequency signal 1a 1 of this recording signal 1a is obtained at the output side of the frequency selecting circuit 9 as shown in FIG. 4B, and this low frequency signal 1a 1 is a level detecting rectifier circuit. 4 is supplied. At the output side of the rectifier circuit 4, as shown in FIG. 4C, the rectified signal 4 of the positive direction signal of the low frequency signal 1a 1
a is obtained, the rectified signal 4a is supplied to the slice circuit 7, and the output side of the slice circuit 7 is as shown in FIG.
A slice signal 7a having a slice level S L or higher of the rectified signal 4a is obtained. In this case, the size of the slice signal 7a is determined by the size of the low frequency signal 1a 1 .

【0024】このスライス信号7aがピークレベル保持
回路8に供給され、このピークレベル保持回路8の出力
側に図4Eに示す如きピーク信号8aが得られ、このピ
ーク信号8aが反転増幅回路10に供給され、この反転
増幅回路10の出力側に図4Fに示す如き利得制御信号
10aが得られ、この利得制御信号10aにより可変利
得増幅回路2の利得が制御される。
The slice signal 7a is supplied to the peak level holding circuit 8, a peak signal 8a as shown in FIG. 4E is obtained at the output side of the peak level holding circuit 8, and the peak signal 8a is supplied to the inverting amplifier circuit 10. Then, the gain control signal 10a as shown in FIG. 4F is obtained at the output side of the inverting amplifier circuit 10, and the gain of the variable gain amplifier circuit 2 is controlled by the gain control signal 10a.

【0025】従ってこの可変利得増幅回路2の利得は低
周波信号1a1 がスライスレベルS L 以下のとき及び中
域信号1a2のときは、固定電圧VN で決まる一定利得
であり、この低周波信号1a1 がスライスレベルSL
上となったときは、この可変利得増幅回路2の利得はこ
のスライスレベルSL よりも大きくなった値に応じて小
さくなる如く制御され、出力端子3には図4Gに示す如
く記録信号1aの低周波信号1a1 の大振幅の部分が振
幅制限された信号が得られる。
Therefore, the gain of the variable gain amplifier circuit 2 is low.
Frequency signal 1a1Is the slice level S LWhen and when
Area signal 1a2When, the fixed voltage VNConstant gain determined by
And this low frequency signal 1a1Is the slice level SLSince
When it is above, the gain of this variable gain amplifier circuit 2 is
Slice level SLSmaller according to the greater value
The output terminal 3 is controlled as shown in FIG. 4G.
Low frequency signal 1a of recording signal 1a1The large amplitude part of
A signal whose width is limited is obtained.

【0026】この場合、低周波信号1a1 が小レベル信
号より大レベル信号に振幅変化したときに、これをピー
クレベル保持回路8で検出しているので、時間遅れなく
追従できると共に可変利得増幅回路2の利得を制御して
信号の振幅を制限しているので、歪みを発生することな
く、信号の振幅を制限することができる利益がある。
In this case, when the amplitude of the low frequency signal 1a 1 changes from the small level signal to the large level signal, this is detected by the peak level holding circuit 8, so that it can be followed without a time delay and the variable gain amplifier circuit can be followed. Since the gain of 2 is controlled to limit the amplitude of the signal, there is an advantage that the amplitude of the signal can be limited without causing distortion.

【0027】尚上述実施例においては、周波数選択回路
9として、ローパスフィルタを使用した例につき述べた
が、必要に応じてバンドパスフィルタ、ハイパスフィル
タ等であっても良い。また、本発明は上述実施例に限る
ことなく、本発明の要旨を逸脱することなく、その他種
々の構成が採り得ることは勿論である。
In the above embodiment, the frequency selection circuit 9 uses the low pass filter, but a band pass filter, a high pass filter or the like may be used if necessary. Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

【0028】[0028]

【発明の効果】本発明に依れば、入力信号が小レベル信
号より大レベル信号に振幅変化したときに、これをピー
クレベル保持回路8で検出しているので、時間遅れなく
追従できると共に可変利得増幅回路2の利得を制御し
て、信号の振幅を制限しているので、歪みを発生するこ
となく信号の振幅を制限することができる利益があり、
また本発明に依れば周波数選択型の振幅制限ができる実
用上の効果がある。
According to the present invention, when the amplitude of the input signal changes from the small level signal to the large level signal, this is detected by the peak level holding circuit 8. Therefore, the peak level holding circuit 8 can follow the variable without delay and change the level. Since the gain of the gain amplification circuit 2 is controlled to limit the amplitude of the signal, there is an advantage that the amplitude of the signal can be limited without causing distortion.
Further, according to the present invention, there is a practical effect that the frequency selective type amplitude limitation can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明自動利得制御回路の一実施例を示す構成
図である。
FIG. 1 is a configuration diagram showing an embodiment of an automatic gain control circuit of the present invention.

【図2】図1の説明に供する線図である。FIG. 2 is a diagram used to explain FIG.

【図3】本発明の他の実施例を示す構成図である。FIG. 3 is a configuration diagram showing another embodiment of the present invention.

【図4】図3の説明に供する線図である。FIG. 4 is a diagram used for explaining FIG.

【図5】従来の自動利得制御回路の例を示す構成図であ
る。
FIG. 5 is a configuration diagram showing an example of a conventional automatic gain control circuit.

【図6】図5の説明に供する線図である。6 is a diagram used to explain FIG. 5. FIG.

【図7】リミッター回路の例を示す構成図である。FIG. 7 is a configuration diagram showing an example of a limiter circuit.

【図8】図7の説明に供する線図である。8 is a diagram used to explain FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

1 入力端子 2 可変利得増幅回路 3 出力端子 4 整流回路 7 スライス回路 8 ピーク保持回路 9 周波数選択回路 1 Input Terminal 2 Variable Gain Amplifier Circuit 3 Output Terminal 4 Rectifier Circuit 7 Slice Circuit 8 Peak Holding Circuit 9 Frequency Selection Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号が供給され、増幅された信号が
出力される可変利得増幅回路と、 該可変利得増幅回路の出力信号を所定レベルでスライス
するスライス回路と、 該スライス回路の出力側に得られるスライス信号のピー
クレベルを保持するピークレベル保持回路とを有し、 該ピークレベル保持回路の出力信号により上記可変利得
増幅回路の利得を制御するようにしたことを特徴とする
自動利得制御回路。
1. A variable gain amplifier circuit to which an input signal is supplied and which outputs an amplified signal, a slice circuit which slices the output signal of the variable gain amplifier circuit at a predetermined level, and an output side of the slice circuit. And a peak level holding circuit for holding the peak level of the obtained slice signal, wherein the gain of the variable gain amplifier circuit is controlled by the output signal of the peak level holding circuit. ..
【請求項2】 入力信号が供給され、増幅された信号が
出力される可変利得増幅回路と、 該可変利得増幅回路の出力信号の周波数を選択する周波
数選択回路と、 該周波数選択回路の出力信号を所定レベルでスライスす
るスライス回路と、 該スライス回路の出力側に得られるスライス信号のピー
クレベルを保持するピークレベル保持回路とを有し、 該ピークレベル保持回路の出力信号により上記可変利得
増幅回路の利得を制御するようにしたことを特徴とする
自動利得制御回路。
2. A variable gain amplifier circuit to which an input signal is supplied and which outputs an amplified signal, a frequency selection circuit for selecting the frequency of the output signal of the variable gain amplifier circuit, and an output signal of the frequency selection circuit. And a peak level holding circuit for holding the peak level of the slice signal obtained at the output side of the slice circuit, and the variable gain amplifier circuit according to the output signal of the peak level holding circuit. An automatic gain control circuit characterized in that the gain of the control circuit is controlled.
JP32450891A 1991-12-09 1991-12-09 Automatic gain control circuit Pending JPH05160656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32450891A JPH05160656A (en) 1991-12-09 1991-12-09 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32450891A JPH05160656A (en) 1991-12-09 1991-12-09 Automatic gain control circuit

Publications (1)

Publication Number Publication Date
JPH05160656A true JPH05160656A (en) 1993-06-25

Family

ID=18166587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32450891A Pending JPH05160656A (en) 1991-12-09 1991-12-09 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH05160656A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177232A (en) * 2008-01-21 2009-08-06 Canon Inc Information processing apparatus
JP2010193206A (en) * 2009-02-18 2010-09-02 Canon Inc Acoustic field correction method and an acoustic field correction device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177232A (en) * 2008-01-21 2009-08-06 Canon Inc Information processing apparatus
JP2010193206A (en) * 2009-02-18 2010-09-02 Canon Inc Acoustic field correction method and an acoustic field correction device

Similar Documents

Publication Publication Date Title
US4859964A (en) Method and circuit for automatic gain control of a signal
US4790018A (en) Frequency selection circuit for hearing aids
US4014237A (en) Musical note detecting apparatus
JPH0547026B2 (en)
JPH05160656A (en) Automatic gain control circuit
US4172239A (en) Signal attenuator
US4271535A (en) Noise eliminating system
US5220287A (en) Voice processing apparatus
US3054955A (en) Reflex transistor amplifier
US4374398A (en) Multiplexed television audio signal receiver
JP2535232B2 (en) Audio output circuit
EP0924938A3 (en) Comb filter and method for controlling the same
KR930015711A (en) Microphone signal circuit of video camera
JP2644775B2 (en) Amplifier circuit
KR900004793Y1 (en) Over output preventing & howling preventing circuit of amp
JP3237350B2 (en) Automatic gain control device
KR830000429B1 (en) Control signal generating circuit
JP3278864B2 (en) Digital auto gain controller
US6072365A (en) Audio level compression circuit
KR930007496Y1 (en) Voice signal fade in and out circuit
JPH0265515A (en) Level control circuit
JP4106622B2 (en) VOX circuit
JPS6250002B2 (en)
JPH0619899B2 (en) AGC circuit
JPH01231441A (en) Fm stereo receiver