JPH05152244A - Formation of wiring, and semiconductor device - Google Patents

Formation of wiring, and semiconductor device

Info

Publication number
JPH05152244A
JPH05152244A JP34026491A JP34026491A JPH05152244A JP H05152244 A JPH05152244 A JP H05152244A JP 34026491 A JP34026491 A JP 34026491A JP 34026491 A JP34026491 A JP 34026491A JP H05152244 A JPH05152244 A JP H05152244A
Authority
JP
Japan
Prior art keywords
titanium
aluminum
layer
based material
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34026491A
Other languages
Japanese (ja)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34026491A priority Critical patent/JPH05152244A/en
Publication of JPH05152244A publication Critical patent/JPH05152244A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To improve filling of aluminum by applying a coating to a contact hole to prevent oxidation of high-melting metal such as titanium, depositing high-melting metal such as titanium on the coating, and depositing aluminum by high-temperature sputtering. CONSTITUTION:A contact hole 2 is formed in a layer 12, and polycrystalline silicon is deposited in the contact hole to form a layer 3 for preventing oxidation of titanium. A titanium layer 4 is formed, and then an aluminum layer 5 is formed by high-temperature sputtering. As a result, an Al-Ti alloy layer is formed between the two layers 4 and 5, and this alloy layer reacts with the underlying polycrystalline silicon, so that an A4l-Ti-Si alloy layer 6 is finally formed. This prevents oxidation of titanium and improves to stabilize filling of aluminum.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、配線形成方法及び半導
体装置に関する。本発明は、高温スパッタによりアルミ
ニウム系材料を接続孔に埋め込んで配線構造を形成する
場合に、良好な埋め込み特性とし、信頼性の高い接続が
得られる配線形成方法、及びそのような配線構造を有す
る半導体装置を提供するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method and a semiconductor device. The present invention has a wiring forming method that provides a highly reliable connection with good filling characteristics when a wiring structure is formed by burying an aluminum-based material in a connection hole by high-temperature sputtering, and such a wiring structure. A semiconductor device is provided.

【0002】[0002]

【従来の技術】電子材料、例えばLSI等の半導体装置
の分野などにあっては、素子の微細化に伴い、微細接続
孔に配線材料であるメタルを埋め込む技術が重要となっ
て来ている。このメタル埋め込み技術の一つとして、高
温スパッタによるアルミニウム系材料の埋め込みが検討
されている。この手段は、一般に、接続孔を有する基板
等の基体を数100℃に加熱した状態でアルミニウムを
スパッタ成膜することにより、アルミニウムをリフロー
させ、接続孔に充填し、かつ平坦化する技術である。最
近ではこの技術を用いて、サブ・ハーフミクロン接続孔
の埋め込みができることも幾つか報告されており、非常
に有望視されている。
2. Description of the Related Art In the field of electronic materials, for example, semiconductor devices such as LSIs, with the miniaturization of elements, a technique of embedding a metal, which is a wiring material, in fine connection holes has become important. As one of the metal burying techniques, burying an aluminum-based material by high temperature sputtering has been studied. This means is generally a technique for reflowing aluminum to fill the connection hole and flatten it by sputter-depositing aluminum while the substrate such as the substrate having the connection hole is heated to several 100 ° C. .. Recently, it has been reported that this technique can be used to fill a sub-half-micron connection hole, which is very promising.

【0003】従来のこの種の技術では通常、図12に示
すように、アルミニウム50の下地層としてチタン40
を用い、アルミニウム50と下地との濡れ性を改善する
ことにより、埋め込み特性を向上させている。特に接続
孔2側壁部でのアルミニウム50とチタン40との濡れ
性は重要であり、この部分の濡れ性が良好であると、ア
ルミニウム50はチタン40との界面反応により濡れ進
み、接続孔2内部へと引き込まれ、良好な埋め込みが達
成できる。図12中、10は基体、11は基体10上の
下層配線であり、基体10上に形成した層間膜12に開
設した接続孔2に、アルミニウム50を埋め込んで、下
層配線11と上層配線(図示せず)との接続をとるもの
である。
In this type of conventional technique, as shown in FIG. 12, titanium 40 is usually used as an underlayer of aluminum 50.
Is used to improve the wettability between the aluminum 50 and the base to improve the embedding characteristics. In particular, the wettability of the aluminum 50 and the titanium 40 on the side wall of the connection hole 2 is important. If the wettability of this portion is good, the aluminum 50 will wet due to the interfacial reaction with the titanium 40, and the inside of the connection hole 2 will be promoted. , And good embedding can be achieved. In FIG. 12, 10 is a substrate, 11 is a lower layer wiring on the substrate 10, and aluminum 50 is embedded in the connection hole 2 formed in the interlayer film 12 formed on the substrate 10 to form the lower layer wiring 11 and the upper layer wiring (see FIG. (Not shown).

【0004】[0004]

【発明が解決しようとする問題点】しかし本技術には、
接続孔2が形成される層間膜12の材料の影響により、
埋め込み特性が劣化することがあるという問題がある。
例えば層間膜12がPSG(リン含有シリケートガラ
ス)等のSiO2 系の材料である場合、符号41(特に
ハッチングを付す)で図13に模式的に示すように、下
地チタン40はPSGと反応し酸化される。これにより
アルミニウムとチタンとの界面反応性が劣化するため、
濡れ性は悪化し、埋め込み性が悪くなって、図13に示
す中空21が出来るなど、埋め込み不良が生じがちにな
るのである。
[Problems to be Solved by the Invention]
Due to the influence of the material of the interlayer film 12 in which the connection hole 2 is formed,
There is a problem that the embedding characteristics may deteriorate.
For example, when the interlayer film 12 is a SiO 2 -based material such as PSG (phosphorus-containing silicate glass), titanium 41 reacts with PSG as schematically shown by reference numeral 41 (particularly hatched) in FIG. Be oxidised. This deteriorates the interfacial reactivity between aluminum and titanium,
The wettability is deteriorated, the embeddability is deteriorated, and the hollow 21 shown in FIG.

【0005】上記問題点を解決する手段として、本発明
者等は、接続孔にSiO2 、SiN等のサイドウォール
を形成して、チタンの酸化を防止する手段を開発した。
これは有効な手段である。しかしプロセスが煩雑になる
傾向があるという問題がある。
As a means for solving the above problems, the present inventors have developed a means for preventing the oxidation of titanium by forming a side wall of SiO 2 , SiN or the like in the connection hole.
This is an effective means. However, there is a problem that the process tends to be complicated.

【0006】[0006]

【発明の目的】本発明は上記問題点を解決して、チタン
等のチタン系高融点金属系材料を介してアルミニウム系
材料を埋め込んで配線を形成する場合に、チタン系高融
点金属系材料の酸化を防止し、アルミニウム系材料の埋
め込み特性を安定させ向上させて、良好な配線構造を得
ることを可能とし、しかもこれを簡潔なプロセスで容易
に行える技術を提供せんとするものである。
It is an object of the present invention to solve the above-mentioned problems and to provide a titanium-based high-melting-point metal-based material when a wiring is formed by embedding an aluminum-based material through a titanium-based high-melting-point metal-based material such as titanium. It is an object of the present invention to provide a technology capable of preventing oxidation and stabilizing and improving the burying property of an aluminum-based material to obtain a good wiring structure and easily performing this with a simple process.

【0007】[0007]

【問題点を解決するための手段】本出願の請求項1の発
明は、基体上に形成した接続孔に高温スパッタによりア
ルミニウム系材料を埋め込んで配線を形成する配線形成
方法において、接続孔にチタン系高融点金属系材料酸化
防止層を形成し、該酸化防止層上にチタン系高融点金属
系材料を形成し、更にアルミニウム系材料の高温スパッ
タを行うことを特徴とする配線形成方法であって、これ
により上記した目的を達成するものである。
According to the invention of claim 1 of the present application, in a wiring forming method in which a connection hole formed on a substrate is filled with an aluminum material by high temperature sputtering to form a wiring, titanium is formed in the connection hole. A high-melting-point metal-based material anti-oxidation layer is formed, a titanium-based high-melting-point metal-based material is formed on the anti-oxidation layer, and high-temperature sputtering of an aluminum-based material is performed. In this way, the above-mentioned object is achieved.

【0008】本出願の請求項2の発明は、チタン系高融
点金属系材料酸化防止層が多結晶シリコンまたはアモル
ファスシリコンから成る請求項1に記載の配線形成方法
であってこれにより、上記した目的を達成するものであ
る。
The invention according to claim 2 of the present application is the wiring forming method according to claim 1 in which the titanium-based refractory metal-based material antioxidation layer is made of polycrystalline silicon or amorphous silicon. Is achieved.

【0009】本出願の請求項3の発明は、基体上に形成
した接続孔に、アルミニウム−チタン系高融点金属系材
料−シリコン系3元合金層を介してアルミニウム系材料
を高温スパッタにより埋め込んで配線構造を備える半導
体装置であって、これにより上記した目的を達成するも
のである。
According to the third aspect of the present invention, the aluminum-based material is embedded in the connection hole formed on the substrate by the high temperature sputtering through the aluminum-titanium-based high melting point metal-based material-silicon-based ternary alloy layer. A semiconductor device having a wiring structure, which achieves the above object.

【0010】本出願の請求項4の発明は、シリコン基板
上に、該シリコン基板上に形成したシリコン化合物と更
にこの上に形成した金属系材料との反応により生成する
シリサイド層を形成し、該シリサイド層上に形成した接
続孔に、アルミニウム−チタン系高融点金属系材料−シ
リコン系3元合金層を介してアルミニウム系材料を高温
スパッタにより埋め込んだ配線構造を備える半導体装置
であって、これにより上記した目的を達成するものであ
る。
According to a fourth aspect of the present invention, a silicide layer formed on a silicon substrate by a reaction between a silicon compound formed on the silicon substrate and a metallic material formed on the silicon compound is formed, A semiconductor device having a wiring structure in which a connection hole formed on a silicide layer is filled with an aluminum-based material by high-temperature sputtering via an aluminum-titanium-based refractory metal-based material-silicon-based ternary alloy layer. The object mentioned above is achieved.

【0011】本発明において、アルミニウム系材料と
は、アルミニウム配線を形成し得る材料であり、純アル
ミニウム及びアルミニウム合金を称するものであって、
具体的には例えば、Al、及びAl−Si、Al−Si
−Cuその他のAl合金を挙げることができる。
In the present invention, the aluminum-based material is a material capable of forming aluminum wiring, and means pure aluminum and aluminum alloy,
Specifically, for example, Al, Al-Si, and Al-Si.
-Cu and other Al alloys can be mentioned.

【0012】本発明において、チタン系高融点金属系材
料とは、Ti及びTiと同様の金属材料として性質をも
つ金属(例えばジルコニウム)、及びこれらを主材とす
る材料を総称するものである。
In the present invention, the titanium-based high-melting-point metal-based material is a generic term for Ti and metals having the same properties as Ti, such as zirconium, and materials based on these.

【0013】チタン系高融点金属系材料酸化防止膜と
は、上記のような材料の下層または上層に形成するなど
して、これらの材料の酸化を防止または抑制するものを
言う。
The titanium-based high-melting-point metal-based material anti-oxidation film refers to a film which is formed in the lower layer or the upper layer of the above-mentioned material to prevent or suppress the oxidation of these materials.

【0014】本発明において、アルミニウム系材料の高
温スパッタとは、加熱下でスパッタを行ってAl等を形
成する技術を言う。かかる高温スパッタ技術について
は、小山、田口、菅野「高温スパッタによる高アスペク
ト比接続孔のAl埋め込み」(第40回集積回路技術シ
ンポジウム論文集19〜24頁)に詳しい報告がある。
In the present invention, the high temperature sputtering of an aluminum-based material refers to a technique of performing sputtering under heating to form Al or the like. This high-temperature sputtering technique is described in detail in Koyama, Taguchi, and Sugano, "Embedding Al in high-aspect-ratio connection holes by high-temperature sputtering" (40th Integrated Circuit Technology Symposium, pp. 19-24).

【0015】[0015]

【作用】本発明の配線形成方法によれば、酸化防止膜を
具備せしめてチタン系高融点金属系材料上にアルミニウ
ム系材料とを形成したので、チタン等の酸化が防がれ、
この結果、アルミニウム系材料とチタン等との濡れ性の
劣化がなく、良好で信頼性の高い埋め込み接続構造を得
ることができる。
According to the wiring forming method of the present invention, since the aluminum-based material is formed on the titanium-based high melting point metal-based material by providing the anti-oxidation film, the oxidation of titanium is prevented.
As a result, the wettability between the aluminum-based material and titanium is not deteriorated, and a good and highly reliable buried connection structure can be obtained.

【0016】また、本発明の半導体装置は、上記作用を
示す配線により、良好で信頼性の高い半導体装置として
提供されるものである。
Further, the semiconductor device of the present invention is provided as a good and highly reliable semiconductor device by the wiring having the above-mentioned operation.

【0017】[0017]

【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
述べる実施例により限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings. However, as a matter of course, the present invention is not limited to the examples described below.

【0018】実施例1 この実施例は、本発明を、16メガビットクラスのSR
AM等、高度に微細化集積化された半導体装置につい
て、適用したものである。
Example 1 This example illustrates the present invention by using a 16 megabit class SR.
The present invention is applied to a highly miniaturized and integrated semiconductor device such as AM.

【0019】本実施例における配線形成方法は、図1に
示すように、基体10(ここではPSGから形成した下
層層間絶縁膜である)上に形成した接続孔2に、図2,
図3に示す工程により高温スパッタでアルミニウム系材
料5を埋め込んで配線を形成するものであるが、まず図
1に示すように接続孔2にチタン系高融点金属系材料酸
化防止層3(以下Ti酸化防止層などと略すこともあ
る)を形成し、該酸化防止層3上にチタン系高融点金属
系材料4(以下Ti系材料などと略すこともある)を形
成し、更にアルミニウム系材料5の高温スパッタを行っ
て、図2、更に図3の構造とするものである。
As shown in FIG. 1, the wiring forming method according to the present embodiment is carried out by forming a contact hole 2 formed on a substrate 10 (here, a lower interlayer insulating film formed of PSG) into a contact hole 2 shown in FIG.
In the process shown in FIG. 3, the aluminum-based material 5 is embedded by high temperature sputtering to form wiring. First, as shown in FIG. 1, the titanium-based refractory metal-based material anti-oxidation layer 3 (hereinafter Ti) is formed in the connection hole 2. An antioxidant layer or the like), a titanium-based refractory metal material 4 (hereinafter also abbreviated as Ti-based material) is formed on the oxidation layer 3, and an aluminum-based material 5 High temperature sputtering is performed to obtain the structure shown in FIGS. 2 and 3.

【0020】チタン酸化防止層3としては、例えば多結
晶シリコンや、アモルファスシリコンを用いることがで
きる。本実施例では、多結晶シリコンを使用した。
As the titanium oxidation preventing layer 3, for example, polycrystalline silicon or amorphous silicon can be used. In this example, polycrystalline silicon was used.

【0021】本実施例では、更に具体的には、次に示す
工程によって、半導体装置における配線構造を形成し
た。
In this example, more specifically, the wiring structure in the semiconductor device was formed by the following steps.

【0022】本実施例では、シリコン半導体基板等の上
に形成した下地基体10であるPSGに下層配線11を
形成し、この上に上層層間膜12として更にPSGを成
膜し、この層間膜12に接続孔2を開口して、下層配線
11と後に形成する上層配線との接続をとるためのビア
ホールとしたものである。
In this embodiment, a lower layer wiring 11 is formed on a PSG which is a base substrate 10 formed on a silicon semiconductor substrate or the like, a PSG is further formed thereon as an upper layer interlayer film 12, and the interlayer film 12 is formed. A via hole is formed for connecting the lower layer wiring 11 and an upper layer wiring to be formed later by opening the connection hole 2 in the.

【0023】本実施例では、接続孔2の開口後に、Ti
酸化防止層3として多結晶Siを成膜する。これにより
図1の構造とする。ここで孔底部の多結晶Si層をエッ
チバックにより取り除くというようなことは必要ないの
で、これは特に行わない。
In this embodiment, after the connection hole 2 is opened, Ti
Polycrystalline Si is deposited as the oxidation prevention layer 3. As a result, the structure shown in FIG. 1 is obtained. This is not particularly performed because it is not necessary to remove the polycrystalline Si layer at the bottom of the hole by etching back.

【0024】続いてスパッタ法によりチタン系材料4と
して、Ti層を形成し、更にアルミニウム系材料5とし
て高温スパッタによりAl(またはAl−Si1wt%
合金等の合金)成膜を行う。ここでAl高温スパッタの
際、Al/Ti界面では反応が速やかに進行し、チタン
系材料4は、Al−Ti合金層となる。この状態を示す
のが図2である。
Subsequently, a Ti layer is formed as the titanium-based material 4 by the sputtering method, and further, as the aluminum-based material 5, Al (or Al-Si 1 wt% is formed by high-temperature sputtering.
An alloy such as an alloy) is formed. Here, at the time of Al high temperature sputtering, the reaction rapidly progresses at the Al / Ti interface, and the titanium-based material 4 becomes an Al—Ti alloy layer. FIG. 2 shows this state.

【0025】更にこのチタン系材料4(Al−Ti合金
層)は、その下のTi酸化防止層3を構成する多結晶S
iと反応し、最終的にはAl系材料と、Ti系材料と、
酸化防止層材料との3元合金層6、ここではAl−Ti
−Siの3元合金層を形成する。これを示すのが図3で
ある。
Further, this titanium-based material 4 (Al-Ti alloy layer) is a polycrystalline S that constitutes the Ti oxidation preventing layer 3 thereunder.
reacts with i, and finally an Al-based material and a Ti-based material,
Ternary alloy layer 6 with antioxidant layer material, here Al-Ti
-Form a ternary alloy layer of Si. This is shown in FIG.

【0026】ここで、酸化防止層3をなす多結晶Si自
体は高抵抗であるため、もしそのまま接続孔2の底部に
残ると電気的導通不良を起こすが、上記のように3元合
金化するとコンタクト部分での抵抗値は低下し、電気的
導通は良好となる。
Here, since the polycrystalline Si itself forming the anti-oxidation layer 3 has a high resistance, if it remains at the bottom of the connection hole 2 as it is, poor electrical continuity occurs, but if it is made into a ternary alloy as described above. The resistance value at the contact portion is reduced and the electrical continuity is improved.

【0027】上記配線形成において、Al系材料5であ
るAlの成膜中に、Ti層は、SiO2 等の層間膜12
に接することは無いので、TiとSiO2 との反応によ
りTi系材料4であるTi層が酸化されるということは
なく、良好なAl埋め込みが可能となっている。
In the above wiring formation, the Ti layer is formed of the interlayer film 12 such as SiO 2 during the formation of Al which is the Al-based material 5.
Since the Ti layer which is the Ti-based material 4 is not oxidized by the reaction between Ti and SiO 2 , good Al burying is possible.

【0028】この後配線パターン形成等のプロセスを経
た後、Alシンターを行う。この際にAl−Ti−Si
3元合金層6中のSiは更にAl中へ拡散し、コンタク
ト抵抗は更に低減する。
Thereafter, after undergoing a process such as formation of a wiring pattern, Al sintering is performed. At this time, Al-Ti-Si
Si in the ternary alloy layer 6 is further diffused into Al, and the contact resistance is further reduced.

【0029】本実施例によれば、良好なコンタクトをと
ることができる配線構造を、容易な工程で得ることがで
き、信頼性の高い半導体装置を得ることができる。
According to this embodiment, it is possible to obtain a wiring structure capable of making a good contact in a simple process and obtain a highly reliable semiconductor device.

【0030】実施例2 次に第2の実施例を説明する。本実施例も、実施例1と
同様な半導体装置に本発明を適用した。
Second Embodiment Next, a second embodiment will be described. Also in this embodiment, the present invention is applied to the same semiconductor device as that of the first embodiment.

【0031】本実施例においては、基体であるPSG等
の下層層間膜10上に、PSG等の上層層間膜12であ
る絶縁膜を形成し、通常のフォトレジスト、RIE工程
により、接続孔2を開口する。ここで層間膜12の膜厚
は500nm、接続孔2の径は0.5μmとした。これ
により図4の構造を得た。
In this embodiment, an insulating film which is an upper interlayer film 12 such as PSG is formed on the lower interlayer film 10 such as PSG which is a substrate, and the connection hole 2 is formed by an ordinary photoresist and RIE process. Open. Here, the film thickness of the interlayer film 12 was 500 nm, and the diameter of the connection hole 2 was 0.5 μm. As a result, the structure shown in FIG. 4 was obtained.

【0032】次に、Ti酸化防止層3として、多結晶S
iを500nm成膜し、図5の構造とした。ここではL
P(低圧)−CVD法により、DOPOS(Doped
poly Si)を形成した。以下に成膜条件を示
す。
Next, as the Ti oxidation preventing layer 3, polycrystalline S is used.
i was formed into a film with a thickness of 500 nm to obtain the structure shown in FIG. Here L
P (Low pressure) -CVD method
Poly Si) was formed. The film forming conditions are shown below.

【0033】次に、マグネトロンスパッタ装置によりチ
タン系材料4としてTi、アルミニウム系材料5として
Al−Siの成膜を行う。まず、通常のスパッタ法によ
りTiを100nm形成する。これにより図6の構造を
得る。この後大気開放することなく、連続的にAl−S
iを800nm高温スパッタ成膜する。この時使用した
ターゲットの組成はAl−1wt%Siであるが、他の
組成のもの、あるいはAl−Cuや純Al等を用いても
よい。以下にそれぞれの成膜条件を示す。 Ti成膜条件 DCパワー 4kW プロセスガス Ar 100SCCM スパッタ圧力 0.4Pa 基板加熱温度 150℃ Al−Si成膜条件 DCパワー 10kW 成膜速度 0.6μm/min プロセスガス Ar 100SCCM スパッタ圧力 0.4Pa 基板加熱 500℃ Alスパッタ時に、基板加熱のみでなく、400V程度
の基板RFバイアスが併用される場合もある。
Next, a titanium-based material 4 of Ti and an aluminum-based material 5 of Al-Si are formed by a magnetron sputtering apparatus. First, Ti is formed to 100 nm by a normal sputtering method. As a result, the structure shown in FIG. 6 is obtained. After this, without exposing to the atmosphere, Al-S
i is sputtered at a high temperature of 800 nm. The composition of the target used at this time was Al-1 wt% Si, but other compositions, Al-Cu, pure Al, or the like may be used. The respective film forming conditions are shown below. Ti film forming conditions DC power 4 kW process gas Ar 100 SCCM sputtering pressure 0.4 Pa Substrate heating temperature 150 ° C. Al-Si film forming conditions DC power 10 kW film forming rate 0.6 μm / min Process gas Ar 100 SCCM sputtering pressure 0.4 Pa Substrate heating 500 At the time of ℃ Al sputtering, not only substrate heating but also substrate RF bias of about 400 V may be used together.

【0034】図6に示したように、Ti系材料4は層間
膜12を構成するPSGと接しないので、反応により酸
化されることはなく、Al−Siは良好に埋め込まれ
る。この結果、図7の構造が得られる。また接続孔2の
底部には、Al−Ti−Si3元合金属6が形成され
る。このため良好なコンタクト特性が得られる。
As shown in FIG. 6, since the Ti-based material 4 does not come into contact with the PSG forming the interlayer film 12, it is not oxidized by the reaction and Al-Si is well embedded. As a result, the structure shown in FIG. 7 is obtained. In addition, an Al—Ti—Si 3 composite metal 6 is formed at the bottom of the connection hole 2. Therefore, good contact characteristics can be obtained.

【0035】次に、通常のフォトレジスト、RIE工程
によりアルミニウム系材料5から成る配線層を配線パタ
ーンにエッチング加工し、オーバーコート7を形成す
る。オバーコート7としては、ここではプラズマCVD
法により、SiNを750nm形成した。これによっ
て、図8の構造を得た。
Next, the wiring layer made of the aluminum-based material 5 is etched into a wiring pattern by the ordinary photoresist and RIE process to form the overcoat 7. As the overcoat 7, plasma CVD is used here.
750 nm of SiN was formed by the method. As a result, the structure shown in FIG. 8 was obtained.

【0036】この後、Alシンターを行う。この条件は
400℃、60分とした。シンターにより更に良好なコ
ンタクト特性が得られる。
After that, Al sintering is performed. The conditions were 400 ° C. and 60 minutes. Sintering provides even better contact characteristics.

【0037】実施例3 次に図9、図10を参照して、第3の実施例を説明す
る。本実施例では、PSG等の上層層間膜12としての
絶縁膜の形成及び接続孔2の開口を、実施例1と同じ条
件で行う。
Third Embodiment Next, a third embodiment will be described with reference to FIGS. 9 and 10. In this embodiment, the formation of the insulating film as the upper interlayer film 12 such as PSG and the opening of the connection hole 2 are performed under the same conditions as in the first embodiment.

【0038】次に、Ti酸化防止層3として、スパッタ
法によりここではアモルファスSiを50nm成膜す
る。これにより図9の構造とする。
Next, as the Ti oxidation preventing layer 3, here, amorphous Si is deposited to a thickness of 50 nm by the sputtering method. As a result, the structure shown in FIG. 9 is obtained.

【0039】アモルファスSiの成膜条件を以下に示
す。 DCパワー 0.5kW プロセスガス Ar 100SCCM スパッタ圧力 0.5Pa 基板加熱温度 150℃
The film forming conditions for amorphous Si are shown below. DC power 0.5kW Process gas Ar 100SCCM Sputtering pressure 0.5Pa Substrate heating temperature 150 ° C

【0040】この後、チタン系材料としてTi、及びア
ルミニウム系材料5としてAl−Si成膜、配線パター
ン加工、オーバーコート7の形成、Alシンターを行う
が、条件は全て、実施例2と同じである。これにより図
10の配線構造を得た。
After that, Ti as a titanium-based material and Al-Si film as an aluminum-based material 5 are formed, a wiring pattern is processed, an overcoat 7 is formed, and an Al sinter is performed. All conditions are the same as those in the second embodiment. is there. As a result, the wiring structure shown in FIG. 10 was obtained.

【0041】本実施例の場合では、アモルファスSi層
がTi酸化防止層3として働き、実施例1,2と同様に
良好なAl埋め込み及びコンタクト特性が得られる。
In the case of this embodiment, the amorphous Si layer acts as the Ti oxidation preventing layer 3, and good Al burying and contact characteristics can be obtained as in the first and second embodiments.

【0042】実施例4 図11を参照する。前記各実施例では、接続孔2とし
て、下層配線11と上層配線(図示せず)を接続するい
わゆるビアホールの例を示しているが、これらの方法を
シリコン半導体基板のSi拡散層上のコンタクトホール
に適用することももちろん可能であり、本実施例はシリ
コン基板1を基体とし、そのシリコン拡散層を下層配線
11aとして、本発明を具体化するようにした。
Example 4 Reference is made to FIG. In each of the above-described embodiments, examples of so-called via holes connecting the lower layer wiring 11 and the upper layer wiring (not shown) are shown as the connection holes 2. However, these methods are used as contact holes on the Si diffusion layer of the silicon semiconductor substrate. Of course, the present invention can be applied to the present invention, and in the present embodiment, the present invention is embodied by using the silicon substrate 1 as a base and using the silicon diffusion layer as the lower wiring 11a.

【0043】本実施例では、あらかじめSi拡散層(下
層配線11aをなす)上に次のようにしてシリサイド層
8としてチタンシリサイド層(SITOX−TiSi2
と称する)を形成したのち、接続孔2を開口するように
した。
In this embodiment, a titanium silicide layer (SITOX-TiSi 2) is previously formed as a silicide layer 8 on the Si diffusion layer (which forms the lower wiring 11a) in the following manner.
(Hereinafter, referred to as ") is formed, and then the connection hole 2 is opened.

【0044】即ち、サイトックス(SITOX)構造
は、シリコン基板上に、シリコン酸化物(熱酸化膜であ
ってよい)やシリコン窒化物等のシリコン化合物を50
〜300Å程度の膜厚で成膜し、次いでTi、Ni、C
oなどの金属材料で膜を形成し、このシリコン化合物と
金属材料とを熱処理その他の手段で反応させ、例えばA
r雰囲気中で600℃程度の熱処理を行うことにより反
応させてシリサイド化して、シリサイド層を得るもので
ある。このようにして得られたシリサイド層は、バリア
メタルとしても良好な機能をもつ。本実施例では、基体
1であるシリコン基板表面をSiO2 化し、Ti層を形
成して、熱処理により、TiSi2 から成るシリサイド
層8を形成した。
That is, in the Cytox (SITOX) structure, 50 silicon compounds such as silicon oxide (which may be a thermal oxide film) or silicon nitride are formed on a silicon substrate.
~ 300Å film thickness, then Ti, Ni, C
A film is formed of a metal material such as o, and the silicon compound and the metal material are reacted with each other by heat treatment or other means.
By performing heat treatment at about 600 ° C. in an r atmosphere to cause reaction and silicidation, a silicide layer is obtained. The silicide layer thus obtained has a good function as a barrier metal. In this embodiment, the surface of the silicon substrate, which is the base 1, is converted to SiO 2 , a Ti layer is formed, and a heat treatment is performed to form the silicide layer 8 made of TiSi 2 .

【0045】本実施例におけるSITOX−TiSi2
形成フローは、下記のとおりとした。 酸 化 :5nm Tiスパッタ成膜:30nm、RF bias 50
W 1次アニール :650℃、30sec、Arガス
中 Ti選択エッチング H2 2 :H2 O:NH4 OH=2:2:1(10mi
n) 2次アニール :900℃、30sec、N2 ガス
SITOX-TiSi 2 in this embodiment
The formation flow was as follows. Oxidation: 5 nm Ti sputtering film formation: 30 nm, RF bias 50
W primary anneal: 650 ° C., 30 sec, Ti selective etching in Ar gas H 2 O 2 : H 2 O: NH 4 OH = 2: 2: 1 (10 mi
n) Secondary annealing: 900 ° C., 30 sec, in N 2 gas

【0046】その後、上記実施例と全く同様にして、下
層層間膜10aに形成したコンタクトホールである接続
孔2へのAl−Si埋め込みを行った。
After that, Al-Si was buried in the contact hole 2 which is a contact hole formed in the lower interlayer film 10a, in the same manner as in the above embodiment.

【0047】本例の構造の場合でも、上記実施例と全く
同様のメカニズムにより、良好なAl埋め込み及びコン
タクト特性が得られる。また、シリサイド層8であるS
ITOX−TiSi2 は、バリアメタルとして機能する
ので、下層配線11aであるSi拡散層中へのAlつき
抜けを防止することができる。
Even in the case of the structure of this example, good Al burying and contact characteristics can be obtained by the mechanism exactly the same as that of the above-mentioned example. In addition, S that is the silicide layer 8
Since ITOX-TiSi 2 functions as a barrier metal, it is possible to prevent Al from penetrating into the Si diffusion layer which is the lower wiring 11a.

【0048】[0048]

【発明の効果】上述したように、本発明の配線形成方法
及び半導体装置によれば、チタン等のチタン系高融点金
属系材料を介してアルミニウム系材料を埋め込んで配線
を形成する場合に、チタン系高融点金属系材料の酸化を
防止し、アルミニウム系材料の埋め込み特性を安定させ
向上させて、良好な配線構造を得ることが可能ならしめ
られ、しかもこれを簡潔なプロセスで容易に行うことが
できる。
As described above, according to the wiring forming method and the semiconductor device of the present invention, when the wiring is formed by embedding the aluminum material through the titanium-based refractory metal material such as titanium, titanium is used. It is possible to prevent oxidation of the high-melting-point metal-based material and stabilize and improve the burying characteristics of the aluminum-based material to obtain a good wiring structure. Moreover, this can be easily performed by a simple process. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1の工程を示す図である(1)FIG. 1 is a diagram showing a process of Example 1 (1).

【図2】実施例1の工程を示す図である(2)FIG. 2 is a diagram showing a process of Example 1 (2).

【図3】実施例1の工程を示す図である(3)FIG. 3 is a diagram showing a process of Example 1 (3).

【図4】実施例2の工程を示す図である(1)FIG. 4 is a diagram showing a process of Example 2 (1).

【図5】実施例2の工程を示す図である(2)FIG. 5 is a diagram showing a process of Example 2 (2).

【図6】実施例2の工程を示す図である(3)FIG. 6 is a diagram showing a process of Example 2 (3).

【図7】実施例2の工程を示す図である(4)FIG. 7 is a diagram showing a process of Example 2 (4).

【図8】実施例2の工程を示す図である(5)FIG. 8 is a diagram showing a process of Example 2 (5).

【図9】実施例3の工程を示す図である(1)FIG. 9 is a diagram showing a process of Example 3 (1).

【図10】実施例3の工程を示す図である(2)FIG. 10 is a diagram showing the process of Example 3 (2).

【図11】実施例4を示す図である。FIG. 11 is a diagram showing a fourth embodiment.

【図12】従来技術を示す図である。FIG. 12 is a diagram showing a conventional technique.

【図13】従来技術の問題点を示す図である。FIG. 13 is a diagram showing a problem of the conventional technique.

【符号の説明】[Explanation of symbols]

1 基体(半導体基板) 10 基体(下層層間膜) 2 接続孔 3 チタン系高融点金属系材料酸化防止層(多結晶S
i、DOPOS、アモルファスSi) 4 チタン系高融点金属系材料 5 アルミニウム系材料 6 3元合金層
DESCRIPTION OF SYMBOLS 1 Base (semiconductor substrate) 10 Base (lower interlayer film) 2 Connection hole 3 Titanium-based refractory metal-based material Antioxidant layer (polycrystalline S)
i, DOPOS, amorphous Si) 4 Titanium-based high melting point metal-based material 5 Aluminum-based material 6 Ternary alloy layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基体上に形成した接続孔に高温スパッタに
よりアルミニウム系材料を埋め込んで配線を形成する配
線形成方法において、 接続孔にチタン系高融点金属系材料酸化防止層を形成
し、 該酸化防止層上にチタン系高融点金属系材料を形成し、 更にアルミニウム系材料の高温スパッタを行うことを特
徴とする配線形成方法。
1. A wiring forming method in which an aluminum-based material is buried in a connection hole formed on a substrate by high temperature sputtering to form a wiring, and a titanium-based refractory metal-based material antioxidant layer is formed in the connection hole. A method for forming a wiring, comprising: forming a titanium-based high-melting-point metal-based material on the prevention layer, and further performing high-temperature sputtering of an aluminum-based material.
【請求項2】チタン系高融点金属系材料酸化防止層が多
結晶シリコンまたはアモルファスシリコンから成る請求
項1に記載の配線形成方法。
2. The wiring forming method according to claim 1, wherein the titanium-based refractory metal-based material antioxidant layer is made of polycrystalline silicon or amorphous silicon.
【請求項3】基体上に形成した接続孔に、アルミニウム
−チタン系高融点金属系材料−シリコン系3元合金層を
介してアルミニウム系材料を高温スパッタにより埋め込
んだ配線構造を備える半導体装置。
3. A semiconductor device having a wiring structure in which a connection hole formed on a substrate is filled with an aluminum-based material by high-temperature sputtering via an aluminum-titanium-based refractory metal-based material-silicon-based ternary alloy layer.
【請求項4】シリコン基板上に、該シリコン基板上に形
成したシリコン化合物と更にこの上に形成した金属系材
料との反応により生成するシリサイド層を形成し、該シ
リサイド層上に形成した接続孔に、アルミニウム−チタ
ン系高融点金属系材料−シリコン系3元合金層を介して
アルミニウム系材料を高温スパッタにより埋め込んだ配
線構造を備える半導体装置。
4. A connection hole formed on a silicon substrate by forming a silicide layer formed by a reaction between a silicon compound formed on the silicon substrate and a metal material formed on the silicon compound. A semiconductor device having a wiring structure in which an aluminum-based material is embedded by high-temperature sputtering via an aluminum-titanium-based refractory metal-based material-silicon-based ternary alloy layer.
JP34026491A 1991-11-29 1991-11-29 Formation of wiring, and semiconductor device Pending JPH05152244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34026491A JPH05152244A (en) 1991-11-29 1991-11-29 Formation of wiring, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34026491A JPH05152244A (en) 1991-11-29 1991-11-29 Formation of wiring, and semiconductor device

Publications (1)

Publication Number Publication Date
JPH05152244A true JPH05152244A (en) 1993-06-18

Family

ID=18335279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34026491A Pending JPH05152244A (en) 1991-11-29 1991-11-29 Formation of wiring, and semiconductor device

Country Status (1)

Country Link
JP (1) JPH05152244A (en)

Similar Documents

Publication Publication Date Title
JP2580096B2 (en) Method for manufacturing semiconductor device
JP3006735B2 (en) Semiconductor device and manufacturing method thereof
JP3435194B2 (en) Method for forming wiring layer of semiconductor device and semiconductor device
JP3974284B2 (en) Manufacturing method of semiconductor device
JP2552159B2 (en) Semiconductor device and manufacturing method thereof
JPH07201984A (en) Forming method for aluminum contact
JP3625652B2 (en) Manufacturing method of semiconductor device
JP2946978B2 (en) Wiring formation method
JPH08330427A (en) Wiring formation of semiconductor element
JP2757796B2 (en) Semiconductor integrated circuit device
JPH05152244A (en) Formation of wiring, and semiconductor device
JP3890722B2 (en) Copper wiring of semiconductor devices
JP3321896B2 (en) Al-based material forming method, Al-based wiring structure, method of manufacturing semiconductor device, and semiconductor device
JP2000124310A (en) Semiconductor device and manufacture thereof
JP2001102383A (en) Semiconductor device and manufactuing method therefor
KR100247645B1 (en) Method for forming metal interconnection layer of semiconductor device
JP3017810B2 (en) Method for manufacturing semiconductor device
JP3650561B2 (en) Manufacturing method of semiconductor device
JPH08111455A (en) Formation of wiring
JPH0964173A (en) Fabrication method of wiring formation layer
JPH06216261A (en) Connecting hole of semiconductor device and forming method therefor
JPH05152446A (en) Method for forming wiring
JPH0629404A (en) Manufacture of semiconductor device
JPH11345879A (en) Formation of metal wiring in semiconductor element
JPH0714833A (en) Manufacture of semiconductor device