JPH0513762A - Formation of contact hole in thin film transistor - Google Patents
Formation of contact hole in thin film transistorInfo
- Publication number
- JPH0513762A JPH0513762A JP16585291A JP16585291A JPH0513762A JP H0513762 A JPH0513762 A JP H0513762A JP 16585291 A JP16585291 A JP 16585291A JP 16585291 A JP16585291 A JP 16585291A JP H0513762 A JPH0513762 A JP H0513762A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- insulating film
- thin film
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタのソ
ース・ドレイン領域に、その上を覆う絶縁膜を貫通する
状態にコンタクトホールを形成する方法に関し、特にソ
ース・ドレイン領域が薄膜トランジスタのチャネル領域
と同一半導体層で形成された薄膜トランジスタにおける
コンタクトホールの形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a source / drain region of a thin film transistor so as to penetrate an insulating film covering the source / drain region, and more particularly, the source / drain region is the same as the channel region of the thin film transistor. The present invention relates to a method for forming a contact hole in a thin film transistor formed of a semiconductor layer.
【０００２】[0002]
【従来の技術】薄膜トランジスタの基本構成として、図
７に示すものが知られている。即ち、基板２１上に形成
したゲート電極２２の上を覆ってゲート絶縁膜２３が形
成され、そのゲート絶縁膜２３の上に、前記ゲート電極
２２の上方部分のチャネル領域２４及び、その左側のソ
ース領域２５、右側のドレイン領域２６を有する半導体
膜が形成され、更にその半導体膜の上が絶縁膜２７にて
覆われている。上記半導体膜のソース領域２５及びドレ
イン領域２６それぞれと、配線との接続は、ソース領域
２５とドレイン領域２６との上の絶縁膜２７部分に図示
しないコンタクトホールを形成することにより行われ
る。2. Description of the Related Art As a basic structure of a thin film transistor, one shown in FIG. 7 is known. That is, the gate insulating film 23 is formed over the gate electrode 22 formed on the substrate 21, and the channel region 24 above the gate electrode 22 and the source on the left side thereof are formed on the gate insulating film 23. A semiconductor film having a region 25 and a drain region 26 on the right side is formed, and the semiconductor film is covered with an insulating film 27. The connection between each of the source region 25 and the drain region 26 of the semiconductor film and the wiring is performed by forming a contact hole (not shown) in the insulating film 27 portion above the source region 25 and the drain region 26.
【０００３】上記薄膜トランジスタの利用分野として
は、アクティブマトリクス型の液晶ディスプレイ（ＬＣ
Ｄ）や、薄膜トランジスタをメモリーセル内に使用した
ＳＲＡＭ（スタティックＲＡＭ）等がある。その利用分
野のうちで高精細のＬＣＤや大容量ＳＲＡＭを得る場合
には、薄膜トランジスタの縮小化が要求される。更に、
この要求を満足させるためには、薄膜トランジスタのソ
ース・ドレイン領域に、その上を覆う絶縁膜を貫通して
形成されるコンタクトホールを小径化することが不可欠
となる。As an application field of the above-mentioned thin film transistor, an active matrix type liquid crystal display (LC
D) and SRAM (static RAM) using thin film transistors in memory cells. In order to obtain a high-definition LCD or a large-capacity SRAM in the field of use, downsizing of thin film transistors is required. Furthermore,
In order to satisfy this requirement, it is essential to reduce the diameter of the contact hole formed in the source / drain region of the thin film transistor so as to penetrate the insulating film covering the source / drain region.
【０００４】一方、薄膜トランジスタ（以下、ＴＦＴと
いう。）の性能に関し、例えば移動度の向上化、或はリ
ーク電流の低減化を図るには、チャネル領域となる半導
体膜を薄膜化することが必要である。このため、ＴＦＴ
のソース・ドレイン領域がチャネル領域と同一半導体層
で形成された構造であり、かつそれらに接続する配線が
絶縁膜を貫通して形成したコンタクトホールを介してソ
ース・ドレイン領域に接続する場合には、薄いソース・
ドレイン領域へ、これを貫通することなくコンタクトホ
ールを形成することが必要不可欠となる。On the other hand, regarding the performance of a thin film transistor (hereinafter referred to as a TFT), for example, in order to improve the mobility or reduce the leak current, it is necessary to thin the semiconductor film to be a channel region. is there. Therefore, the TFT
When the source / drain region of is a structure formed of the same semiconductor layer as the channel region, and the wiring connected to them is connected to the source / drain region through the contact hole formed through the insulating film, , Thin sauce
It is essential to form a contact hole in the drain region without penetrating it.
【０００５】[0005]
【発明が解決しようとする課題】ところで、コンタクト
ホールの形成は、従来、次の２つの方法が採用されてい
た。その１つの方法は、湿式エッチングを行って、コン
タクトホール上部を形成すると共に、コンタクトホール
上部の上縁部にテーパーを付けてその上に形成される配
線のカバレージを改善した後、異方性の乾式エッチング
を行ってコンタクトホールを伸長させる方法である。他
の１つの方法としては、湿式エッチングのみを行ってコ
ンタクトホールを形成する方法である。By the way, conventionally, the following two methods have been adopted for forming contact holes. One of the methods is to perform wet etching to form an upper portion of the contact hole and to taper the upper edge portion of the upper portion of the contact hole to improve the coverage of the wiring formed on the upper portion of the contact hole. This is a method of extending the contact hole by performing dry etching. Another method is to form a contact hole by performing only wet etching.
【０００６】しかしながら、前者の方法による場合に
は、主として異方性の乾式エッチングを用いるので径の
小さな微細なコンタクトホールを形成できる反面、一般
的に半導体膜に対する選択比が小さいため、図８に示す
ようにオーバーエッチングによりコンタクトホール２８
が半導体膜のソース領域２５及びドレイン領域２６を貫
通し、そのコンタクトホール２８に形成した配線２９と
うまく接続できない虞れがある。また、この恐れを回避
する為に半導体膜を厚くすると、移動度が低下したり、
リーク電流の増加が起こり、ＴＦＴ特性が劣化してしま
うという問題があった。However, in the case of the former method, anisotropic dry etching is mainly used, so that a fine contact hole having a small diameter can be formed. On the other hand, the selection ratio to the semiconductor film is generally small. As shown, contact holes 28 are formed by overetching.
May penetrate through the source region 25 and the drain region 26 of the semiconductor film and may not be properly connected to the wiring 29 formed in the contact hole 28. If the semiconductor film is thickened to avoid this fear, the mobility may decrease,
There is a problem that the leakage current increases and the TFT characteristics deteriorate.
【０００７】一方、後者の方法による場合には、湿式エ
ッチングを用いるので、前者の場合とは異なり半導体膜
に対する選択比は充分大きいが、横方向にもエッチング
が進行するためにコンタクトホールの径が広がり、微細
なコンタクトホールは形成できない。このため、絶縁膜
２７の厚み程度にもよるが、横方向へのエッチングによ
り目標とする径の約２倍も広い径となることがあった。
更に、場合によっては、半導体膜の端から外れた箇所に
はみ出し部２８ａが形成され、配線２９が分断される虞
れも有った。On the other hand, in the case of the latter method, since wet etching is used, the selectivity to the semiconductor film is sufficiently large unlike the former case, but since the etching progresses in the lateral direction as well, the diameter of the contact hole becomes large. The contact hole spreads and a fine contact hole cannot be formed. Therefore, although depending on the thickness of the insulating film 27, the diameter may be about twice as large as the target diameter due to the lateral etching.
Further, in some cases, the protruding portion 28a may be formed at a portion deviated from the end of the semiconductor film, and the wiring 29 may be divided.
【０００８】本発明はこのような問題点を解決するもの
であり、径の小さな微細なコンタクトホールを形成でき
る薄膜トランジスタにおけるコンタクトホールの形成方
法を提供することを目的とする。The present invention solves such a problem, and an object of the present invention is to provide a method of forming a contact hole in a thin film transistor capable of forming a fine contact hole having a small diameter.
【０００９】[0009]
【課題を解決するための手段】本発明の薄膜トランジス
タにおけるコンタクトホールの形成方法は、基板上に形
成された薄膜トランジスタの上が絶縁膜で覆われ、該薄
膜トランジスタを構成するソース領域及びドレイン領域
それぞれの上の絶縁膜部分に、該絶縁膜を貫通する配線
接続用のコンタクトホールを形成する方法において、コ
ンタクトホール形成予定部分に湿式エッチングを行っ
て、コンタクトホールの上部までを形成すると共に、コ
ンタクトホール上部の上縁部にテーパを付ける工程と、
該コンタクトホール上部の下側部分に異方性の乾式エッ
チングを行って、該絶縁膜の途中までコンタクトホール
を伸長する工程と、コンタクトホール形成予定部分の下
側に残った絶縁膜に湿式エッチングを行って、該ソース
領域及び該ドレイン領域に達するまでコンタクトホール
を伸長する工程と、を含んでおり、そのことによって上
記目的が達成される。According to the method of forming a contact hole in a thin film transistor of the present invention, a thin film transistor formed on a substrate is covered with an insulating film, and a source region and a drain region constituting the thin film transistor are respectively formed. In the method of forming a contact hole for wiring connection penetrating the insulating film in the insulating film portion of, the wet etching is performed on the portion where the contact hole is to be formed to form the upper portion of the contact hole and the contact hole upper portion. The step of tapering the upper edge,
Anisotropic dry etching is performed on the lower portion of the upper portion of the contact hole to extend the contact hole halfway in the insulating film, and wet etching is performed on the insulating film remaining under the contact hole formation planned portion. And extending the contact hole until it reaches the source region and the drain region, whereby the above object is achieved.
【００１０】[0010]
【作用】本発明にあっては、コンタクトホール形成予定
部分に湿式エッチングを行って、コンタクトホールの上
部までを形成すると共に、コンタクトホール上部の上縁
部にテーパを付け、その後に行う異方性の乾式エッチン
グを絶縁膜の途中で止め、残りのその下の絶縁膜部分を
湿式にてエッチングする。このため、ソース領域及びド
レイン領域に達する際のエッチングを異方性エッチング
ではなく、選択比の十分大きい湿式のエッチングにて行
うので、オーバーエッチングとなることがない。また、
横方向への広がりは湿式エッチングを行う際に主として
形成されるが、従来に比べて、湿式エッチングによりコ
ンタクトホールが形成される深さが浅いので、横方向へ
の広がりは小さいものとなる。In the present invention, the wet etching is performed on the portion where the contact hole is to be formed to form up to the upper portion of the contact hole, and the upper edge portion of the upper portion of the contact hole is tapered, and anisotropy is performed thereafter. The dry etching is stopped in the middle of the insulating film, and the remaining insulating film portion thereunder is wet-etched. Therefore, since the etching for reaching the source region and the drain region is not wet etching but anisotropic wet etching having a sufficiently large selection ratio, over-etching does not occur. Also,
The lateral spread is mainly formed during the wet etching, but the lateral spread is small because the depth of the contact hole formed by the wet etching is shallower than in the conventional case.
【００１１】[0011]
【実施例】本発明の実施例については以下に説明する。EXAMPLES Examples of the present invention will be described below.
【００１２】図１は本発明により形成したコンタクトホ
ールを有する薄膜トランジスタを示す断面図である。こ
の薄膜トランジスタは、基板１上に形成したゲート電極
２の上を覆ってゲート絶縁膜３が形成され、そのゲート
絶縁膜３の上に、前記ゲート電極２の上方部分のチャネ
ル領域４及び、その左側のソース領域５、右側のドレイ
ン領域６を有する、例えば多結晶シリコン等からなる半
導体膜が形成されている。更に、その半導体膜の上が、
例えばＣＶＤ法により形成されたＳｉＯ2等からなる絶
縁膜７にて覆われており、上記半導体膜のソース領域５
とドレイン領域６との上の絶縁膜７部分を貫通してコン
タクトホール８、８が形成され、このコンタクトホール
８、８に形成した配線９、９と、ソース領域５及びドレ
イン領域６が接続されている。なお、ソース領域５及び
ドレイン領域６を有する半導体膜は、全域にわたって厚
みを一定の８００オングストロームとしてあり、また絶
縁膜７の厚みは８０００オングストロームとしている。FIG. 1 is a sectional view showing a thin film transistor having a contact hole formed according to the present invention. In this thin film transistor, a gate insulating film 3 is formed so as to cover a gate electrode 2 formed on a substrate 1, and a channel region 4 above the gate electrode 2 and the left side thereof are formed on the gate insulating film 3. A semiconductor film made of, for example, polycrystalline silicon having a source region 5 and a right drain region 6 is formed. Furthermore, on the semiconductor film,
For example, the source region 5 of the semiconductor film is covered with the insulating film 7 made of SiO 2 or the like formed by the CVD method.
And the drain region 6 are penetrated through the insulating film 7 to form contact holes 8 and 8, and the wirings 9 and 9 formed in the contact holes 8 and 8 are connected to the source region 5 and the drain region 6. ing. The semiconductor film having the source region 5 and the drain region 6 has a constant thickness of 800 Å, and the insulating film 7 has a thickness of 8000 Å.
【００１３】次に、このように構成した薄膜トランジス
タにおいて、本発明方法により例えば２μｍ程度の径の
コンタクトホール８を形成する場合について説明する。
先ず、図２に示すように、上記コンタクトホール８及び
配線９の形成がまだ行われていない状態のものの上に、
レジストパターン１０をコンタクトホール形成予定部分
を避けてフォトリフグラフィーで形成する。このとき、
コンタクトホール形成予定部分におけるレジストパター
ン１０の開口は、２μｍとなるようにした。Next, a case will be described in which the contact hole 8 having a diameter of, for example, about 2 μm is formed by the method of the present invention in the thin film transistor having the above structure.
First, as shown in FIG. 2, after the contact hole 8 and the wiring 9 are not formed yet,
The resist pattern 10 is formed by photolithography while avoiding the contact hole formation planned portion. At this time,
The opening of the resist pattern 10 in the portion where the contact hole is to be formed is set to 2 μm.
【００１４】次いで、コンタクトホール形成予定部分に
湿式エッチングを行う。この湿式エッチングは、例えば
ＨＦ：ＮＨ4Ｆ＝１：１０の水溶液を用いて行い、エッ
チング深さを３０００オングストロームとした。これに
より、図３に示すように、コンタクトホール８、８の上
部までを形成すると共に、コンタクトホール８、８の上
縁部を丸くなしてテーパを付けた。このテーパは、前述
したように配線９のカバレージを改善するために形成し
ている。Next, wet etching is performed on the portion where the contact hole is to be formed. This wet etching was performed using, for example, an aqueous solution of HF: NH 4 F = 1: 10, and the etching depth was set to 3000 angstrom. As a result, as shown in FIG. 3, the upper portions of the contact holes 8 and 8 were formed, and the upper edges of the contact holes 8 and 8 were rounded and tapered. This taper is formed in order to improve the coverage of the wiring 9 as described above.
【００１５】次いで、上記コンタクトホール８、８の下
側部分に異方性の乾式エッチングを行う。このエッチン
グは、ＣＨＦ3をエッチングガスとして用いて行い、エ
ッチング深さを４０００オングストロームとした。これ
により、図４に示すように、前記絶縁膜７の途中までコ
ンタクトホール８、８を伸長した。Next, anisotropic dry etching is performed on the lower portions of the contact holes 8, 8. This etching was performed using CHF 3 as an etching gas, and the etching depth was 4000 Å. As a result, as shown in FIG. 4, the contact holes 8 were extended to the middle of the insulating film 7.
【００１６】その後、コンタクトホール形成部分の下側
に残った、厚み１０００オングストロームの絶縁膜７部
分に湿式エッチングを行う。このエッチングは上述の湿
式エッチングと同一の水溶液を用いて行った。これによ
り、図５に示すように、上述したソース電極５とドレイ
ン電極６に達するまでコンタクトホール８、８を伸長さ
せた。以上のようにして得られたコンタクトホール８
は、その内径が２．３μｍと微細なものである。After that, wet etching is performed on a portion of the insulating film 7 having a thickness of 1000 angstrom, which remains under the contact hole formation portion. This etching was performed using the same aqueous solution as the above wet etching. As a result, as shown in FIG. 5, the contact holes 8, 8 were extended until they reached the source electrode 5 and the drain electrode 6 described above. Contact hole 8 obtained as described above
Has a fine inner diameter of 2.3 μm.
【００１７】次いで、レジストパターン１０を除去した
のち、前記コンタクトホール８、８の内部に、例えばア
ルミニウム等からなる金属製の配線９、９を形成するこ
とにより、図１に示した配線９とソース領域５、もう一
方の配線９とドレイン領域６とがそれぞれ接続される。Next, after removing the resist pattern 10, metal wirings 9 and 9 made of, for example, aluminum are formed inside the contact holes 8 and 8 to form the wiring 9 and the source shown in FIG. Region 5, the other wiring 9 and drain region 6 are connected to each other.
【００１８】したがって、本発明方法による場合には、
異方性の乾式エッチングを絶縁膜７の途中で止め、残り
のその下の絶縁膜７部分を湿式にてエッチングするた
め、ソース領域５及びドレイン領域６に達する際のエッ
チングを異方性エッチングではなく、選択比の十分大き
い湿式のエッチングにて行うので、オーバーエッチング
となることがない。また、従来に比べて、湿式エッチン
グによりコンタクトホール８を形成する深さが浅いの
で、横方向への広がりを小さくできる。Therefore, according to the method of the present invention,
The anisotropic dry etching is stopped in the middle of the insulating film 7, and the remaining insulating film 7 is wet-etched. Therefore, etching when reaching the source region 5 and the drain region 6 is not performed by anisotropic etching. However, since wet etching is performed with a sufficiently large selection ratio, overetching does not occur. Further, as compared with the conventional case, the depth of forming the contact hole 8 by the wet etching is shallower, so that the lateral spread can be reduced.
【００１９】なお、上記実施例においてはゲート電極２
がチャネル領域４、ソース領域５及びドレイン領域６を
有する半導体膜の下側に形成された薄膜トランジスタに
適用しているが、本発明はこれに限らず、図６に示すよ
うにゲート電極２がチャネル領域４、ソース領域５及び
ドレイン領域６を有する半導体膜の上側に存在する構想
の薄膜トランジスタにも適用できる。In the above embodiment, the gate electrode 2
Is applied to a thin film transistor formed below a semiconductor film having a channel region 4, a source region 5 and a drain region 6, but the present invention is not limited to this, and as shown in FIG. It can also be applied to a thin film transistor of a concept existing above a semiconductor film having a region 4, a source region 5 and a drain region 6.
【００２０】[0020]
【発明の効果】本発明の薄膜トランジスタにおけるコン
タクトホールの形成方法は、異方性の乾式エッチングを
絶縁膜の途中で止め、残りのその下の絶縁膜部分を湿式
にてエッチングするため、ソース領域及びドレイン領域
に達する際のエッチングを異方性エッチングではなく、
選択比の十分大きい湿式のエッチングにて行う結果、オ
ーバーエッチングとなることがなく、また、従来に比べ
て、湿式エッチングによりコンタクトホールが形成され
る深さが浅いため、横方向への広がりを小さくできる。According to the method of forming a contact hole in a thin film transistor of the present invention, anisotropic dry etching is stopped in the middle of the insulating film and the remaining insulating film portion is wet-etched. The etching to reach the drain region is not anisotropic etching but
As a result of wet etching with a sufficiently large selection ratio, over-etching does not occur, and since the depth at which contact holes are formed by wet etching is shallower than in the past, the lateral spread is small. it can.
【図１】本発明方法により形成したコンタクトホールを
有する薄膜トランジスタを示す断面図である。FIG. 1 is a cross-sectional view showing a thin film transistor having a contact hole formed by the method of the present invention.
【図２】上記コンタクトホールの形成工程を示す断面図
である。FIG. 2 is a cross-sectional view showing a step of forming the contact hole.
【図３】同じく上記コンタクトホールの形成工程を示す
断面図である。FIG. 3 is a sectional view showing a process of forming the contact hole, similarly.
【図４】同じく上記コンタクトホールの形成工程を示す
断面図である。FIG. 4 is a cross-sectional view showing a process of forming the contact hole.
【図５】同じく上記コンタクトホールの形成工程を示す
断面図である。FIG. 5 is a sectional view showing a step of forming the contact hole, similarly.
【図６】同じく上記コンタクトホールの形成工程を示す
断面図である。FIG. 6 is a sectional view showing a step of forming the contact hole, similarly.
【図７】薄膜トランジスタの基本構成を示す断面図であ
る。FIG. 7 is a cross-sectional view showing the basic structure of a thin film transistor.
【図８】従来方法により形成されたコンタクトホールを
示す断面図である。FIG. 8 is a cross-sectional view showing a contact hole formed by a conventional method.
【図９】他の従来方法により形成されたコンタクトホー
ルを示す断面図である。FIG. 9 is a cross-sectional view showing a contact hole formed by another conventional method.
１ 絶縁性基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ チャネル領域 ５ ソース領域 ６ ドレイン領域 ７ 絶縁膜 ８ コンタクトホール ９ 配線 1 Insulating Substrate 2 Gate Electrode 3 Gate Insulating Film 4 Channel Region 5 Source Region 6 Drain Region 7 Insulating Film 8 Contact Hole 9 Wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7353−4Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/90 C 7353-4M
Claims (1)
が絶縁膜で覆われ、該薄膜トランジスタを構成するソー
ス領域及びドレイン領域それぞれの上の絶縁膜部分に、
該絶縁膜を貫通する配線接続用のコンタクトホールを形
成する方法において、 コンタクトホール形成予定部分に湿式エッチングを行っ
て、コンタクトホールの上部までを形成すると共に、コ
ンタクトホール上部の上縁部にテーパを付ける工程と、 該コンタクトホール上部の下側部分に異方性の乾式エッ
チングを行って、該絶縁膜の途中までコンタクトホール
を伸長する工程と、 コンタクトホール形成予定部分の下側に残った絶縁膜に
湿式エッチングを行って、該ソース領域及び該ドレイン
領域に達するまでコンタクトホールを伸長する工程と、 を含む薄膜トランジスタにおけるコンタクトホールの形
成方法。Claim: What is claimed is: 1. A thin film transistor formed on a substrate is covered with an insulating film, and an insulating film portion on each of a source region and a drain region forming the thin film transistor,
In a method of forming a contact hole for connecting a wiring penetrating the insulating film, wet etching is performed on a portion where a contact hole is to be formed to form an upper portion of the contact hole and a taper is formed on an upper edge portion of the upper portion of the contact hole. A step of attaching, a step of performing anisotropic dry etching on the lower part of the upper part of the contact hole to extend the contact hole to the middle of the insulating film, and an insulating film remaining under the part where the contact hole is to be formed. And wet etching to extend the contact hole to reach the source region and the drain region, the method for forming a contact hole in a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585291A JPH0513762A (en) | 1991-07-05 | 1991-07-05 | Formation of contact hole in thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585291A JPH0513762A (en) | 1991-07-05 | 1991-07-05 | Formation of contact hole in thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513762A true JPH0513762A (en) | 1993-01-22 |
Family
ID=15820222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16585291A Pending JPH0513762A (en) | 1991-07-05 | 1991-07-05 | Formation of contact hole in thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513762A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569886B2 (en) | 2007-03-08 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US7709368B2 (en) | 2007-03-26 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7763981B2 (en) | 2007-03-26 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8143118B2 (en) | 2007-03-08 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015151337A1 (en) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | Thin film transistor, semiconductor device, and thin film transistor manufacturing method |
| JP2017108163A (en) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| CN111769044A (en) * | 2020-05-27 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | High electron mobility transistor and method for manufacturing the same |
-
1991
- 1991-07-05 JP JP16585291A patent/JPH0513762A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8749069B2 (en) | 2004-05-24 | 2014-06-10 | Samsung Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8168531B2 (en) | 2004-05-24 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9130051B2 (en) | 2007-03-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof |
| US7745269B2 (en) | 2007-03-08 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US7569886B2 (en) | 2007-03-08 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US8143118B2 (en) | 2007-03-08 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8581413B2 (en) | 2007-03-26 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7969012B2 (en) | 2007-03-26 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7709368B2 (en) | 2007-03-26 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7763981B2 (en) | 2007-03-26 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2017108163A (en) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9905702B2 (en) | 2011-09-29 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2015151337A1 (en) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | Thin film transistor, semiconductor device, and thin film transistor manufacturing method |
| CN111769044A (en) * | 2020-05-27 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | High electron mobility transistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886494B2 (en) | Manufacturing method of integrated circuit chip | |
| US6768134B2 (en) | Semiconductor device and a method for forming patterns | |
| JPH0513762A (en) | Formation of contact hole in thin film transistor | |
| GB1440643A (en) | Method of producint a mis structure | |
| US5432126A (en) | Fabrication process of compound semiconductor device comprising L-shaped gate electrode | |
| JPH02183534A (en) | Method of forming tapered hole through insulating layer in order to form contact into integrated device | |
| JP3287322B2 (en) | Method for manufacturing semiconductor device | |
| JPH07111966B2 (en) | Method for manufacturing semiconductor device | |
| US20030022486A1 (en) | Method for preventing shorts between contact windows and metal lines | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JPS60130163A (en) | Semiconductor ic | |
| KR960006339B1 (en) | Fabricating method of semiconductor device | |
| JP3067186B2 (en) | Semiconductor device | |
| KR100217140B1 (en) | Manufacturing method of tft | |
| JPH06333955A (en) | Field effect transistor and its manufacture | |
| KR940022712A (en) | Via hole manufacturing method | |
| KR0155787B1 (en) | Formation method of contact hole in semiconductor device | |
| JPH08148564A (en) | Manufacture of semiconductor device | |
| KR100687334B1 (en) | Method for manufacturing thin film transistor | |
| JPS61160976A (en) | Manufacture of semiconductor device | |
| KR0166033B1 (en) | Capacitor fabrication method of semiconductor device | |
| JPH0817850A (en) | Gate electrode of field-effect transistor and manufacture thereof | |
| JPH0766288A (en) | Semiconductor device and manufacture thereof | |
| JP3111961B2 (en) | Method for manufacturing semiconductor device | |
| KR100228772B1 (en) | Method for semiconductor chip manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991118 |