JPH05137336A - Switching power source - Google Patents

Switching power source

Info

Publication number
JPH05137336A
JPH05137336A JP29150691A JP29150691A JPH05137336A JP H05137336 A JPH05137336 A JP H05137336A JP 29150691 A JP29150691 A JP 29150691A JP 29150691 A JP29150691 A JP 29150691A JP H05137336 A JPH05137336 A JP H05137336A
Authority
JP
Japan
Prior art keywords
voltage
winding
circuit
induced
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29150691A
Other languages
Japanese (ja)
Other versions
JP3057273B2 (en
Inventor
Kiyoharu Inao
清春 稲生
Shuichi Matsuda
修一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP3291506A priority Critical patent/JP3057273B2/en
Publication of JPH05137336A publication Critical patent/JPH05137336A/en
Application granted granted Critical
Publication of JP3057273B2 publication Critical patent/JP3057273B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To omit a drive transformer, and dissolve the delay of a drive signal so as to output a large current from a slave output circuit by providing a winding on the iron core of the choke coil of a slave output circuit, and converting the induced voltage into DC voltage so as to drive a FET directly. CONSTITUTION:In a slave output circuit 10, winding W6 is wound on a choke coil L1. A wave generating circuit 11 introduces the induced voyage VB of this winding W6, and outputs synchronous waves Vs. An error amplifier 14 outputs the comparison signal Vk between the slave output voltage V2 and the set voltage Vs. An sub power source 12 rectifies the induced voltage Vo of the winding W2 of an output transformer T via a diode D5 and a resistor R2, and further introduces the induced voltage VB of the winding W6, too, and when the slave output voltage V2 rises, it outputs DC voltage Vcc 2 being made by changing it over to the power from the winding W6. A PWM circuit 13, introduces synchronous waves Vc and comparison signals Vk, with the DC voltage Vcc as a power source, and drives a FET Q2 by the PWM signal Ve.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】主出力回路と、従出力回路とを持
つ多出力のスイッング電源において、本発明は、主に従
出力回路部の構成に関する。更に詳述すると、この従出
力回路は、当該回路に加えられるパルス状電圧のパルス
幅を適切に切り出すことで、所望の値の直流出力電圧を
得る方式のものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention In a multi-output switching power supply having a main output circuit and a slave output circuit, the present invention mainly relates to a structure of a slave output circuit section. More specifically, the secondary output circuit is of a system that obtains a DC output voltage of a desired value by appropriately cutting out the pulse width of the pulsed voltage applied to the circuit.

【0002】[0002]

【従来の技術】図5は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図、図6
は、図5の各部の波形を示す図である。主出力回路と
は、トランスTの1次側の主スイッチQ1を制御する信号
S1の基になる電圧V1を提供する出力回路のことである。
ここで制御回路3は、主出力回路1の出力電圧V1が設定
電圧(図示せず)と一致するようなパルス幅信号S1を出
力して、スイッチQ1のデューティを制御する。その結
果、2次捲線W3に誘起される電圧V0のデューティが変化
し、これが整流・平滑されて回路の主出力電圧V1が設定
電圧となる。主出力回路1は、2次捲線W3と、この誘起
電圧を整流するダイオードD1と、チョークコイルL1とコ
ンデンサC1より構成される平滑回路と、チョークコイル
L1に蓄えられたエネルギーを放出するダイオードD2で構
成される。なお主出力回路1の出力電圧V1は、フォトカ
プラ2で絶縁されて、トランスTの1次側へ帰還され
る。
2. Description of the Related Art FIG. 5 is a diagram showing a conventional multi-output switching power supply having a main output circuit and a slave output circuit, and FIG.
[Fig. 6] is a diagram showing waveforms of respective parts of Fig. 5. The main output circuit is a signal that controls the main switch Q1 on the primary side of the transformer T.
The output circuit that provides the voltage V1 that is the basis of S1.
Here, the control circuit 3 outputs the pulse width signal S1 such that the output voltage V1 of the main output circuit 1 matches the set voltage (not shown), and controls the duty of the switch Q1. As a result, the duty of the voltage V0 induced in the secondary winding W3 changes, which is rectified and smoothed, and the main output voltage V1 of the circuit becomes the set voltage. The main output circuit 1 is a secondary winding W3, a diode D1 that rectifies this induced voltage, a smoothing circuit composed of a choke coil L1 and a capacitor C1, and a choke coil.
It is composed of a diode D2 that releases the energy stored in L1. The output voltage V1 of the main output circuit 1 is insulated by the photocoupler 2 and fed back to the primary side of the transformer T.

【0003】従出力回路とは、主出力回路の捲線W3と別
に巻装された2次捲線W2に接続され、この捲線W2の誘起
電圧から直流電圧を得る回路のことである。従出力回路
の捲線W2に誘起される電圧V0のデューテイは、入力電圧
in又は主出力回路の負荷電流IOUTにより変化するの
で、対策を施さないと、従出力回路10の直流出力電圧V2
は、変動してしまう。そこで、従出力回路10は、一般に
従出力電圧V2を安定化する手段を備えている。図5で
は、後述する波形発生回路6と、制御回路5と、ドライ
ブ回路4が、従出力電圧V2の安定化手段である。図5に
おいて、捲線W2の誘起電圧V0(図6(1)参照)は、ダイオー
ドD3により整流され、スイッチ素子であるであるFET Q2
に加えられる。FET Q2は、ドライブ回路4により、その
オン・オフが制御される。スイッチ素子Q2を通過した電
圧は、チョークコイルL2とコンデンサC2で平滑されリプ
ルの小さい従出力電圧V2となる。ダイオードD4は、チョ
ークコイルL2に蓄えられたエネルギーをスイッチ素子Q2
がオフの期間に放出するものである。
The secondary output circuit is a circuit which is connected to the secondary winding W2 wound separately from the winding W3 of the main output circuit and obtains a DC voltage from the induced voltage of the winding W2. Duty of the voltage V0 induced in winding W2 of the secondary output circuit, since the changes by the load current I OUT of the input voltage V in and the main output circuit, unless countermeasures are taken, the DC output voltage of the secondary output circuit 10 V2
Will fluctuate. Therefore, the sub output circuit 10 is generally provided with means for stabilizing the sub output voltage V2. In FIG. 5, a waveform generating circuit 6, a control circuit 5, and a drive circuit 4 which will be described later are means for stabilizing the secondary output voltage V2. In FIG. 5, the induced voltage V0 of the winding W2 (see FIG. 6 (1)) is rectified by the diode D3 and is the switching element FET Q2.
Added to. On / off of the FET Q2 is controlled by the drive circuit 4. The voltage that has passed through the switch element Q2 is smoothed by the choke coil L2 and the capacitor C2 and becomes the secondary output voltage V2 with small ripple. The diode D4 transfers the energy stored in the choke coil L2 to the switching element Q2.
Is emitted during the off period.

【0004】この従出力電圧V2の安定化は、捲線W2の誘
起電圧Voのパルス幅Tp(図6(1)参照)をスイッチ素子Q2
にて適切に切り出し、これを次段の平滑回路(チョーク
コイルL2とコンデンサC2)へ加えることで行われる。ス
イッチ素子Q2の制御動作を図6を参照しながら説明す
る。この従出力電圧V2は、捲線W2の電圧Voを導入し図6
(3)に示すような同期波形を出力する波形発生回路6
と、この従出力電圧V2と波形発生回路6の出力Vcとを導
入しドライブ回路4を図6(2)のように制御する制御回
路5により安定化される。FETQ2はスイッチ動作する
ものであり、トランスT2は制御回路5の出力をレベル変
換するドライブ・トランスである。
To stabilize the secondary output voltage V2, the pulse width Tp (see FIG. 6 (1)) of the induced voltage Vo of the winding W2 is set to the switching element Q2.
Is cut out appropriately and is added to the smoothing circuit (choke coil L2 and capacitor C2) in the next stage. The control operation of the switch element Q2 will be described with reference to FIG. This secondary output voltage V2 is obtained by introducing the voltage Vo of the winding W2 as shown in FIG.
Waveform generation circuit 6 that outputs a synchronous waveform as shown in (3)
Then, the sub output voltage V2 and the output Vc of the waveform generating circuit 6 are introduced to stabilize the drive circuit 4 by the control circuit 5 for controlling the drive circuit 4 as shown in FIG. 6 (2). The FET Q2 operates as a switch, and the transformer T2 is a drive transformer that level-converts the output of the control circuit 5.

【0005】このような図5の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Vinが加えら
れている。スイッチ素子Q1は、制御回路3によりオン・
オフ制御される。従って、1次捲線W1へ断続的に電圧が
加えられるので、2次捲線W2とW3には、誘起電圧が発生
する。ここで、主出力回路1で得られる主出力電圧V1
は、フォトカプラ2を介してトランスTの1次側に帰還
される。そしてこの主出力電圧V1が設定電圧(図示せず)
となるように制御回路3にてパルス幅変調信号S1を作
り、これに基づいて、主スイッチ素子Q1のオン・オフの
デューティを制御する。
The device shown in FIG. 5 operates as follows. The both ends of the capacitor C3, the DC voltage V in is added. The switch element Q1 is turned on by the control circuit 3.
Controlled off. Therefore, since a voltage is intermittently applied to the primary winding W1, an induced voltage is generated in the secondary windings W2 and W3. Here, the main output voltage V1 obtained by the main output circuit 1
Is fed back to the primary side of the transformer T via the photocoupler 2. This main output voltage V1 is the set voltage (not shown)
The pulse width modulation signal S1 is generated by the control circuit 3 so as to satisfy the above condition, and the ON / OFF duty of the main switch element Q1 is controlled based on this.

【0006】ここで、この2次捲線W2に誘起される電圧
Voのデューテイは、入力電圧Vin又は主出力回路側の負
荷電流Ioutにより変動する。その理由は次の通りであ
る。入力電圧Vinが低下すると、主出力電圧V1を一定に
保つために主スイッチQ1のデューティは増加する。また
主出力回路の負荷電流Iout が増大すると、主出力電圧
V1を一定に保つため、主スイッチQ1のデューティは増加
する。従って、捲線W3と同一のコアに巻装された捲線W2
の誘起電圧Voのデューティも増加する。このように、捲
線W2の誘起電圧Voのデューティが変動しても、図5の装
置は、従出力電圧V2が一定となるように制御動作してい
る。
Here, the voltage induced in the secondary winding W2
Duty of Vo varies due to the load current I out of the input voltage V in and the main output circuit side. The reason is as follows. When the input voltage V in is lowered, the duty of the main switch Q1 to keep the primary output voltage V1 constant increases. When the load current I out of the main output circuit increases, the main output voltage
To keep V1 constant, the duty of the main switch Q1 increases. Therefore, the winding W2 wound around the same core as the winding W3
The duty of the induced voltage Vo is also increased. Thus, even if the duty of the induced voltage Vo of the winding W2 fluctuates, the device of FIG. 5 performs control operation so that the secondary output voltage V2 becomes constant.

【0007】その制御動作を説明する。既述したように
従出力回路に加えられる入力電圧Voは、図6(1)のよう
な波形である。波形発生回路6は、この入力電圧Voを導
入し、入力電圧VoがHIGHの期間Tpだけ(図6参照)、ラ
ンプ波状(鋸波状)に増加する同期波形(図6(3)参照)
を出力する。この同期波形は、トランスTの1次側のス
イッチング波形に同期した信号であり、波形発生回路6
は、2次捲線W2の誘起電圧Voのオン側(HIGH)を検出し
て、この同期波形を作っている。制御回路5は、この図
6(3)の同期波形Vcと、従出力電圧V2とを導入して、比較
電圧VKを作りだす。
The control operation will be described. As described above, the input voltage Vo applied to the slave output circuit has a waveform as shown in FIG. 6 (1). The waveform generation circuit 6 introduces this input voltage Vo, and a synchronous waveform that increases in a ramp wave shape (sawtooth wave shape) only during the period Tp when the input voltage Vo is HIGH (see FIG. 6) (see FIG. 6 (3)).
Is output. This synchronization waveform is a signal synchronized with the switching waveform on the primary side of the transformer T, and the waveform generation circuit 6
Detects the on-side (HIGH) of the induced voltage Vo of the secondary winding W2 and creates this synchronization waveform. The control circuit 5
The comparison voltage VK is created by introducing the 6 (3) synchronization waveform Vc and the secondary output voltage V2.

【0008】制御回路5が作りだすこの比較電圧VK(図6
(3)参照)は、従出力回路の従出力電圧V2が、設定電圧
(図示せず)より高い場合、上昇する。制御回路5は、自
ら作りだした比較電圧VKと、図6 の同期波形Vcとを比
べ、 比較電圧VK < 同期波形値 の期間、スイッチ素子Q2がオンとなる(図6(2)参照)よう
な信号をドライブ回路4に加える。具体的に説明する
と、従出力電圧V2が設定電圧より高い場合、図6(3)の比
較電圧VKは、上昇する。従って、比較電圧VK< 同期波
形値 となる期間、つまり、スイッチ素子Q2がオンとな
る期間が、減少する。その結果、チョークコイルL2とコ
ンデンサC2で構成される平滑回路へ供給される電気量が
減少するので従出力電圧V2の値は減少し、設定電圧に近
づく。逆に、従出力電圧V2が設定電圧より低い場合、比
較電圧VKは低下し、上述の動作と逆になる。つまり、ス
イッチ素子Q2がオンとなる期間が広がり、チョークコイ
ルL2とコンデンサC2に供給される電気量が増大するの
で、従出力電圧V2は増加する。即ち、従出力電圧V2は、
設定電圧に近づく。
This comparison voltage VK generated by the control circuit 5 (see FIG.
(Refer to (3)) is the sub output voltage V2 of the sub output circuit
If higher than (not shown), it will rise. The control circuit 5 compares the comparison voltage VK created by itself with the synchronization waveform Vc of FIG. 6, and the switch element Q2 is turned on during the period of the comparison voltage VK <synchronization waveform value (see FIG. 6 (2)). Apply signal to drive circuit 4. Specifically, when the secondary output voltage V2 is higher than the set voltage, the comparison voltage VK in FIG. 6 (3) rises. Therefore, the period in which the comparison voltage VK <the synchronous waveform value, that is, the period in which the switch element Q2 is turned on is reduced. As a result, the amount of electricity supplied to the smoothing circuit composed of the choke coil L2 and the capacitor C2 decreases, so that the value of the secondary output voltage V2 decreases and approaches the set voltage. On the contrary, when the secondary output voltage V2 is lower than the set voltage, the comparison voltage VK decreases, which is the reverse of the above operation. That is, the period during which the switch element Q2 is turned on is extended and the amount of electricity supplied to the choke coil L2 and the capacitor C2 is increased, so that the secondary output voltage V2 is increased. That is, the secondary output voltage V2 is
Approach the set voltage.

【0009】[0009]

【発明が解決しようとする課題】ここでスイッチ素子Q2
として、一般にMOS-FETが用いられるが、MOS-FETはゲー
ト電圧をソース電圧より少なくとも4v以上高くしない
と、オンにドライブできない(なお、一般の接合形FE
Tでもゲート電位をソース電位より高くしなければなら
ない)。即ち、図5のA点よりも4v以上高い電圧信号
をFET Q2のゲートに加える必要がある。しかし,A点は
従出力回路10のプラス側電位点であり、これ以上高い電
位を得るためには、絶縁手段が必要である。そこで、従
来装置では、ドライブ・トランスT2を備えてこれに制御
回路5の出力Vaを加え、A点より4V以上高い電圧を作り
だしてFET Q2のゲートに加えている。
[Problems to be Solved by the Invention] Here, the switching element Q2
In general, a MOS-FET is used, but the MOS-FET cannot be turned on unless the gate voltage is higher than the source voltage by at least 4 v (note that a general junction type FE
Even at T, the gate potential must be higher than the source potential). That is, it is necessary to apply a voltage signal higher than the point A in FIG. However, the point A is the positive side potential point of the slave output circuit 10, and an insulating means is required to obtain a higher potential. Therefore, in the conventional device, the drive transformer T2 is provided, and the output Va of the control circuit 5 is added to this to generate a voltage higher than the point A by 4 V or more and add it to the gate of the FET Q2.

【0010】ここで制御回路5と、ドライブ回路4の間
にドライブ・トランスT2を設けると、このドライブ・ト
ランスT2を通過する際に、パルス幅信号Vaの遅延が生じ
る。この遅延時間をTdとすると、一般にTd=200 ns 程
である。従って、或る時刻TAで、比較電圧VK<同期波形
値 となっても制御回路5が、これを検出して、スイッ
チ素子Q2を実際にオンにするまでに、時間Tdかかる(図6
(2)参照)。そのため従出力回路10に加えられる入力パル
ス幅Tp(トランスTの出力パルス幅でもある)に対し
て、最大(Tp−Td)のパルス幅しか、スイッチ素子Q2を
介して平滑回路(L2とC2で構成される回路)へ供給する
ことができない。ここで、図5の電源のスイッチング周
波数が、100 KHz程度の低い周波数であれば(入力パルズ
幅Tpは、約3 μs)、Td=200 ns<< Tp=3 μs なの
で、図6(3)に示す遅延時間Tdは、無視できる程であ
る。しかし、低周波のスイッチング電源は、トランスの
形状や回路素子が大きくなるので、小型化のため、スイ
ッチング周波数を高周波で設計するようになってきてい
る。
If a drive transformer T2 is provided between the control circuit 5 and the drive circuit 4, the pulse width signal Va is delayed when passing through the drive transformer T2. When this delay time is Td, Td = 200 ns or so in general. Therefore, even if the comparison voltage VK becomes smaller than the synchronous waveform value at a certain time TA, it takes time Td until the control circuit 5 detects this and actually turns on the switch element Q2 (see FIG. 6).
(See (2)). Therefore, with respect to the input pulse width Tp (which is also the output pulse width of the transformer T) applied to the sub output circuit 10, only the maximum (Tp-Td) pulse width is applied to the smoothing circuit (L2 and C2 via the switch element Q2. Cannot be supplied to the configured circuit). Here, if the switching frequency of the power supply of FIG. 5 is a low frequency of about 100 KHz (the input pulse width Tp is about 3 μs), Td = 200 ns << Tp = 3 μs, so that FIG. 6 (3) The delay time Td shown in is negligible. However, since a low-frequency switching power supply has a large transformer shape and a large circuit element, a switching frequency has been designed to be a high frequency for downsizing.

【0011】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tpに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波(Tp<1 μs)では、遅延時間Tdの占める割合が
大きくなる。従って、従出力回路から大電流を出力しよ
うとすると、平滑回路に供給される電気量が少ないの
で、出力を確保できなくなるという問題がある。
However, in a high-frequency switching power supply, the input pulse width Tp is small, so that the proportion of the delay time Td is large and the delay time Td cannot be ignored. More specifically, when the input pulse width Tp is relatively larger than the delay time Tp and the switching frequency is 300 KHz or higher (Tp <1 μs), the delay time Td occupies a large proportion. Therefore, when a large current is to be output from the secondary output circuit, the amount of electricity supplied to the smoothing circuit is small, so that there is a problem in that the output cannot be secured.

【0012】また、主出力回路と従出力回路のどちらも
パルス状に通過する電気量のパルス幅を適切に切り取る
ことで、得られる直流電圧値(V1,V2)を制御している
にもかかわらず、その構成回路の共通化を図ることがで
きない。即ち、主出力回路における電圧の安定化制御の
構成と、従出力回路における電圧の安定化制御の構成が
異なるからである。もし、構成回路の共通化を図ること
ができれば、スイッチング電源の設計工数を削減でき、
また、電子部品の品種を減少させることができるので、
コストの逓減にも効果がある。
Further, both the main output circuit and the slave output circuit appropriately control the pulse width of the quantity of electricity passing in a pulse form to control the obtained DC voltage values (V1, V2). Therefore, it is impossible to make the constituent circuits common. That is, the configuration of voltage stabilization control in the main output circuit is different from the configuration of voltage stabilization control in the slave output circuit. If it is possible to standardize the constituent circuits, it is possible to reduce the design man-hours of the switching power supply,
Also, since the variety of electronic parts can be reduced,
It is also effective in reducing costs.

【0013】本発明の目的は、ドライブ・トランスT2に
よるドライブ信号Vaの遅延を解消することで大電流出力
時でも出力を確保できると同時に、主出力回路の安定化
制御回路と従出力回路のそれの共通化を図ることで構成
電子部品の種類を少なくできるスイッチング電源を提供
することである。
An object of the present invention is to eliminate the delay of the drive signal Va due to the drive transformer T2 so that the output can be secured even at the time of outputting a large current, and at the same time, the stabilization control circuit of the main output circuit and that of the slave output circuit. It is to provide a switching power supply in which the number of types of constituent electronic components can be reduced by achieving commonality.

【0014】[0014]

【課題を解決するための手段】本発明は、トランス(T)
の1次側に設けた主スイッチ(Q1)をスイッチングし、2
次側の第1捲線(W3)に誘起された電圧の整流波形を平滑
し、得られた主出力電圧(V1)が第1設定電圧(Vt)と等し
くなるように前記スイッチングのデューティを制御する
スイッチング電源において、前記トランスの2次側に設
けた第2捲線(W2)と、この第2捲線に誘起した電圧の整
流波形をチョークコイル(L2)を用いて平滑する平滑回路
と、第2捲線とこの平滑回路の間に設けられ、オン・オ
フ動作することで、通過する電気量を制御するFET(Q
2)と、前記チョークコイル(L2)の鉄心に巻装され、一端
が前記FETのソース側に接続された第3捲線(W6)と、
前記第2捲線(W2)に誘起した電圧(Vo)と第3捲線に誘起
した電圧(VB)とを導入して、それぞれから直流電圧を作
り出す機能を持ち、かつ前記電圧(Vo)から作りだした直
流電圧より前記電圧(VB)から作りだした直流電圧の方が
高くなると、電圧(VB)のみから直流電圧を作り出す補助
電源と、この補助電源で得られた直流電圧を電源とし、
第2設定電圧(Vs)と前記平滑回路の従出力電圧(V2)が等
しくなるようなデューティのパルス信号(Ve)をFETに
加えてこれをオン・オフ駆動するPWM回路と、を備える
ようにしたものである。
The present invention is a transformer (T)
Switch the main switch (Q1) provided on the primary side of
Smooth the rectified waveform of the voltage induced in the first winding (W3) on the next side, and control the switching duty so that the obtained main output voltage (V1) becomes equal to the first set voltage (Vt). In the switching power supply, a second winding (W2) provided on the secondary side of the transformer, a smoothing circuit for smoothing a rectified waveform of a voltage induced in the second winding by using a choke coil (L2), and a second winding. And a smoothing circuit that controls the amount of electricity passing through by turning on and off.
2) and a third winding wire (W6) wound around the iron core of the choke coil (L2) and having one end connected to the source side of the FET,
By introducing the voltage (Vo) induced in the second winding (W2) and the voltage (VB) induced in the third winding, it has a function of producing a DC voltage from each of them, and is created from the voltage (Vo). When the DC voltage generated from the voltage (VB) becomes higher than the DC voltage, the auxiliary power supply that generates the DC voltage only from the voltage (VB) and the DC voltage obtained by this auxiliary power supply are used as the power supply,
A PWM circuit for applying a pulse signal (Ve) having a duty such that the second set voltage (Vs) and the slave output voltage (V2) of the smoothing circuit become equal to the FET to drive the FET on and off. It was done.

【0015】[0015]

【作用】FETを駆動するにはソース電位より高い電位
の信号をゲートに加える必要がある。本発明の第3捲線
は、従出力回路に設けられたチョークコイルの鉄心に巻
装されたもので、その一端はFETのソース側に接続さ
れている。補助電源は、このチョークコイルの誘起電圧
をレギュレートすることで直流電圧Vccを得る。第3捲
線の誘起電圧は、その巻き数に応じて選択できるので、
この直流電圧Vccは、第3捲線の巻き数を適切に定める
ことでFETを駆動するに十分な電圧とすることができ
る。従って、PWM回路は、その出力Veで直接FETを駆
動することができるので、ドライブ・トランスT2(従来
手段が備えていたもの)における信号の遅延から解放さ
れる。
In order to drive the FET, it is necessary to apply a signal having a potential higher than the source potential to the gate. The third winding wire of the present invention is wound around the iron core of the choke coil provided in the secondary output circuit, and one end thereof is connected to the source side of the FET. The auxiliary power supply obtains the DC voltage Vcc by regulating the induced voltage of this choke coil. Since the induced voltage of the third winding can be selected according to the number of turns,
The DC voltage Vcc can be set to a voltage sufficient to drive the FET by appropriately determining the number of turns of the third winding. Therefore, the PWM circuit can directly drive the FET with its output Ve, and is thus freed from the delay of the signal in the drive transformer T2 (which the conventional means has).

【0016】[0016]

【実施例】図1は本発明に係るスイッチング電源の構成
例を示す図、図2は図1の全体の動作を説明するタイム
チャート、図3は図1の各部の信号のタイムチャート、
図4は従出力部の別の構成例を示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing a configuration example of a switching power supply according to the present invention, FIG. 2 is a time chart explaining the overall operation of FIG. 1, and FIG. 3 is a time chart of signals of respective parts of FIG.
FIG. 4 is a diagram showing another configuration example of the slave output unit.

【0017】図1において、トランスTの1次側の主ス
イッチQ1は、PWM回路23から加えられたパルス幅信号S1
によりスイッチングされる。このスイッチング周波数
は、発振回路21により定められる。2次側の捲線W3に誘
起されたパルス状電圧は、主出力回路1のダイオードD1
とチョークコイルL1とコンデンサC1の作用により主出力
電圧V1となる。そして、この電圧V1は、誤差増幅器24に
加えられ、ここで設定電圧Vtと比較される。誤差増幅器
24は、比較信号Vk’をPWM回路23に帰還する。比較信号V
k’は、 設定電圧Vt < 主出力電圧V1 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vt=V1 であれば或る電圧レベルとなる。
PWM回路23は、導入した比較信号Vk’に基づいて出力す
るパルス信号S1のデューティを制御するので、主出力電
圧V1は、設定電圧Vtと等しい値になる。なお、補助電源
22は、トランスTの鉄心に巻装された捲線W4の誘起電圧
から直流電圧を作りだしPWM回路23の電源電圧を供給し
ている。
In FIG. 1, the main switch Q1 on the primary side of the transformer T is a pulse width signal S1 applied from the PWM circuit 23.
Is switched by. This switching frequency is determined by the oscillator circuit 21. The pulsed voltage induced in the winding W3 on the secondary side is the diode D1 of the main output circuit 1.
And the main output voltage V1 due to the action of choke coil L1 and capacitor C1. This voltage V1 is then applied to the error amplifier 24, where it is compared with the set voltage Vt. Error amplifier
24 returns the comparison signal Vk ′ to the PWM circuit 23. Comparison signal V
The value of k'increases if the set voltage Vt <main output voltage V1, and decreases if the set voltage Vt is opposite. Then, if Vt = V1, it becomes a certain voltage level.
Since the PWM circuit 23 controls the duty of the pulse signal S1 to be output based on the introduced comparison signal Vk ′, the main output voltage V1 has a value equal to the set voltage Vt. Auxiliary power supply
The reference numeral 22 produces a direct current voltage from the induced voltage of the winding W4 wound around the iron core of the transformer T and supplies the power supply voltage of the PWM circuit 23.

【0018】次に従出力回路を説明する。図1におい
て、ダイオードD3とD4、FETQ2、チョークコイルL2、
コンデンサC2は、図5で説明したものと同様な作用・効
果を持つものである。即ち、ダイオードD3は、捲線W2に
誘起した電圧を整流する作用を持ち、チョークコイルL2
とコンデンサC2は、平滑回路を構成している。また、F
ETQ2は、捲線W2と、前記平滑回路の間に設けられ、オ
ン・オフ動作することで、通過する電気量を制御するも
のである。
The secondary output circuit will be described below. In FIG. 1, diodes D3 and D4, FET Q2, choke coil L2,
The capacitor C2 has the same action and effect as those described with reference to FIG. That is, the diode D3 has a function of rectifying the voltage induced in the winding W2, and the choke coil L2
And the capacitor C2 form a smoothing circuit. Also, F
The ETQ2 is provided between the winding W2 and the smoothing circuit, and controls ON / OFF operation to control the amount of electricity passing therethrough.

【0019】本発明はこれ以降の構成に特徴がある。捲
線W6は、従出力回路10を構成するチョークコイルL2の鉄
心に巻装され、その一端がFETQ2のソース側のA点に
接続される。波形発生回路11は、この捲線W6の誘起電圧
VBを導入し、主スイッチQ1がオフとなった時点から次の
オフになる時点まで、一定の傾斜で繰り返し推移する鋸
形の同期波形Vcを出力するものである。なお、本願の波
形発生回路11は、同期信号Vcを作りだす基のタイミング
信号を従出力回路10のチョークコイルL2に巻装した捲線
W6の誘起電圧VBから作りだしている点と、同期信号Vcの
形状が、主スイッチQ1がオフとなった時点から次のオフ
になる時点まで、一定の傾斜で繰り返し推移する鋸形で
ある点で、従来例の波形発生回路と異なっている。
The present invention is characterized by the configuration thereafter. The winding W6 is wound around the iron core of the choke coil L2 forming the secondary output circuit 10, and one end thereof is connected to the point A on the source side of the FET Q2. The waveform generation circuit 11 detects the induced voltage of the winding W6.
By introducing VB, a sawtooth synchronization waveform Vc that repeatedly changes with a constant slope is output from the time when the main switch Q1 is turned off to the time when it is turned off next time. The waveform generating circuit 11 of the present application is a winding wire in which a timing signal, which is a basis for generating the synchronization signal Vc, is wound around the choke coil L2 of the secondary output circuit 10.
It is created from the induced voltage VB of W6, and the shape of the synchronization signal Vc is a sawtooth shape that repeats a constant slope from the time when the main switch Q1 is turned off to the time when it is turned off next time. , Which is different from the conventional waveform generating circuit.

【0020】誤差増幅器14は、平滑回路(従出力回路1
0)の従出力電圧V2と設定電圧Vsを導入し、比較信号Vk
を出力するものである。この誤差増幅器14は、既述した
誤差増幅器24と同様な動作を行うものであり、その構成
も全く同様なものを用いることができる。つまり、従出
力電圧V2は、誤差増幅器14に加えられ、ここで設定電圧
Vsと比較される。そして誤差増幅器14は、比較信号Vkを
PWM回路13に出力する。比較信号Vkは、 設定電圧Vs < 従出力電圧V2 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vs=V2 であれば或る電圧レベルとなる。
The error amplifier 14 is a smoothing circuit (slave output circuit 1
0) The secondary output voltage V2 and the set voltage Vs of
Is output. The error amplifier 14 operates in the same manner as the error amplifier 24 described above, and the same configuration can be used. That is, the secondary output voltage V2 is applied to the error amplifier 14, where the set voltage is
Compared to Vs. The error amplifier 14 then outputs the comparison signal Vk
Output to the PWM circuit 13. The value of the comparison signal Vk increases if the setting voltage Vs <the secondary output voltage V2, and decreases if the setting voltage Vs is opposite. Then, if Vs = V2, it becomes a certain voltage level.

【0021】補助電源12は、ダイオードD5と抵抗R2を介
することで、主トランスTの捲線W2に誘起した電圧Voを
整流して導入する。更に、チョークコイルL2へ設けた捲
線W6に誘起した電圧VBも導入する。そして、導入した2
つの電圧Vo、VBからそれぞれ直流電圧を作り出す機能を
持っている。この機能はありふれた構成で実現できる。
そして、主トランスTの電圧Voから作りだした直流電圧
より、チョークコイルL2の電圧VBから作りだした直流電
圧の方が高くなると、チョークコイルL2の電圧VBのみか
ら直流電圧Vcc2を作り出すように動作する。
The auxiliary power supply 12 rectifies and introduces the voltage Vo induced in the winding W2 of the main transformer T through the diode D5 and the resistor R2. Further, the voltage VB induced in the winding W6 provided to the choke coil L2 is also introduced. And introduced 2
It has the function of producing a DC voltage from each of the three voltages Vo and VB. This function can be realized with a common configuration.
When the DC voltage generated from the voltage VB of the choke coil L2 becomes higher than the DC voltage generated from the voltage Vo of the main transformer T, the DC voltage Vcc2 is generated only from the voltage VB of the choke coil L2.

【0022】このような動作はありふれた手段で実現で
きる。例えば、2つのダイオードのカソード同士を接続
し、一方のダイオードのアノードへは、主トランスTの
電圧Voから作りだした直流電圧を加え、他方のダイオー
ドのアノードへは、チョークコイルL2の電圧VBから作り
だした直流電圧を加える。このようにすると、高い電圧
のみがダイオードのカソードから取り出される。なお、
補助電源12は、主トランスTとチョークコイルL2から導
入した電圧を安定化するため、公知の構成のレギュレー
タを内蔵している。補助電源12が出力する直流電圧をVc
c2とする。チョークコイルL2の捲線W6の誘起電圧VBは、
その巻き数に応じて選択できるので、補助電源12の直流
電圧Vcc2は、捲線W6の巻き数を適切に定めることでFE
TQ2を駆動するに十分な電圧とすることができる。PWM
回路13は、補助電源12で得られた直流電圧Vcc2を電源電
圧とし、波形発生回路11から同期波形Vcと、誤差増幅器
14から比較信号Vkを導入し、この信号の大小を比較して
得られる信号VeをFETQ2のゲートに直接加えてこれを
オン・オフ駆動するものである。
Such an operation can be realized by ordinary means. For example, the cathodes of two diodes are connected to each other, the DC voltage generated from the voltage Vo of the main transformer T is applied to the anode of one diode, and the anode of the other diode is generated from the voltage VB of the choke coil L2. Apply DC voltage. In this way only the high voltage is extracted from the cathode of the diode. In addition,
The auxiliary power supply 12 incorporates a regulator having a known structure in order to stabilize the voltage introduced from the main transformer T and the choke coil L2. The DC voltage output from the auxiliary power supply 12 is Vc
c2. The induced voltage VB of the winding W6 of the choke coil L2 is
Since the DC voltage Vcc2 of the auxiliary power supply 12 can be selected according to the number of turns, the FE can be obtained by appropriately determining the number of turns of the winding W6.
It can be a sufficient voltage to drive TQ2. PWM
The circuit 13 uses the DC voltage Vcc2 obtained from the auxiliary power supply 12 as the power supply voltage, and outputs the synchronization waveform Vc from the waveform generation circuit 11 and the error amplifier.
A comparison signal Vk is introduced from 14, and a signal Ve obtained by comparing the magnitude of this signal is directly added to the gate of the FET Q2 to drive it on / off.

【0023】以上のように構成された図1の装置の動作
を図3を参照して説明する。本発明の第1の特徴とする
点は、従出力回路10のチョークコイルL2へ、新たに捲線
W6を設け、この捲線W6から、A点より高い直流電圧Vcc2
を得るようにした点である。第2の特徴とする点は、同
期信号Vcを作りだす基のタイミング信号を従出力回路10
のチョークコイルL2に巻装した捲線W6の誘起電圧VBから
作りだしている点である。このように構成することで、
多くの効果が得られる。
The operation of the apparatus of FIG. 1 configured as above will be described with reference to FIG. The first feature of the present invention is that a winding is newly added to the choke coil L2 of the secondary output circuit 10.
W6 is provided, and from this winding W6, DC voltage Vcc2 higher than point A
This is the point where The second characteristic is that the timing signal that is the basis for generating the synchronization signal Vc is the secondary output circuit 10
The point is that it is created from the induced voltage VB of the winding W6 wound around the choke coil L2. With this configuration,
Many effects can be obtained.

【0024】チョークコイルL2の捲線W6には、図3(1)
に示すような電圧VBの波形が誘起される。ここで、時刻
t1〜t2と、t3〜t4は、主スイッチQ1がオンの期間であ
り、時刻t2〜t3は、主スイッチQ1がオフの期間である。
捲線W6の一方の端部は、図1に示すA点に接続されてい
るため、補助電源12は、A点よりVcc高い電圧を電源電
圧として、PWM回路13へ供給することができる。従っ
て、PWM回路13は、A点より約Vcc2高い電圧をFETQ2
のゲートに加えることができるので、ドライブ用トラン
ス(図5参照)を用いることなく、直接FETQ2を駆動
できる。
The winding W6 of the choke coil L2 is shown in FIG.
A waveform of voltage VB as shown in is induced. Where the time
From t1 to t2 and t3 to t4, the main switch Q1 is on, and at times t2 to t3, the main switch Q1 is off.
Since one end of the winding W6 is connected to the point A shown in FIG. 1, the auxiliary power supply 12 can supply the PWM circuit 13 with a voltage Vcc higher than the point A as Vcc. Therefore, the PWM circuit 13 outputs a voltage about Vcc2 higher than the point A to the FET Q2.
FET Q2 can be directly driven without using a driving transformer (see FIG. 5).

【0025】次に波形発生回路11とPWM回路13の動作を
説明する。波形発生回路11には図3(1)に示すパルス波
形VBが加えられる。このパルス波形VBは、主スイッチQ1
のオン・オフを表現しているので、波形発生回路11は、
波形VBの立ち下がりエッジを認識することで、主スイッ
チQ1がオフとなった時点から次のオフになる時点までを
把握することができる。そして、図3(2)に示す如く、
この期間にて一定の傾斜で繰り返し推移する鋸形を出力
する。
Next, the operations of the waveform generating circuit 11 and the PWM circuit 13 will be described. The pulse waveform VB shown in FIG. 3A is applied to the waveform generation circuit 11. This pulse waveform VB is the main switch Q1
Since the on / off of is expressed, the waveform generation circuit 11
By recognizing the falling edge of the waveform VB, the time from when the main switch Q1 is turned off to when the main switch Q1 is turned off next can be grasped. Then, as shown in FIG. 3 (2),
A sawtooth shape that repeatedly changes with a constant inclination is output during this period.

【0026】PWM回路13は、既述したように変化する比
較電圧Vkと、同期波形Vcの大小を比較し、その結果、図
3(3)に示すようなパルス幅が制御された信号VeをFE
TQ2に加えて、これをオン・オフに駆動している。この
ように本発明では、同期波形Vcを作りだす元のタイミン
グ信号(主スイッチQ1のオン・オフを意味する信号)を
トランスTから取り入れず、従出力回路10のチョークコ
イルL2から導入しているので、波形発生回路11を構成す
る電子部品として高耐圧の部品を必要としない効果も得
られる。
The PWM circuit 13 compares the comparison voltage Vk, which changes as described above, with the magnitude of the synchronization waveform Vc, and as a result, outputs the signal Ve whose pulse width is controlled as shown in FIG. 3C. FE
In addition to TQ2, it drives this on and off. As described above, according to the present invention, the original timing signal (a signal indicating ON / OFF of the main switch Q1) for producing the synchronization waveform Vc is not taken in from the transformer T but is introduced from the choke coil L2 of the slave output circuit 10. As a result, it is possible to obtain an effect that a high withstand voltage component is not required as an electronic component forming the waveform generating circuit 11.

【0027】次に図2を参照して図1装置の全体の動作
を説明する。まず、1次側の制御動作について説明す
る。図2(1)に示す如く直流電圧Vinが立ち上がると、
抵抗R1を通じて補助電源22に直流電圧が供給される。補
助電源22は、既述した補助電源12と同じ構成・動作のも
のであり、抵抗R1を介して供給された電圧により、図2
(2)の如くその出力電圧Vcc1を増加させる。ここで、補
助電源12と補助電源22に加えられる信号の対応関係を説
明する。補助電源12に加えられる主トランスTからの電
圧Voは、補助電源22では、この抵抗R1を介して加えられ
る電圧Vinに相当する。また、補助電源12に加えられた
チョークコイルL2の捲線W6の電圧VBは、補助電源22で
は、主トランスTに巻装した捲線W4からの電圧に相当す
る。
Next, the overall operation of the apparatus shown in FIG. 1 will be described with reference to FIG. First, the control operation on the primary side will be described. When the DC voltage V in rises as shown in FIG. 2 (1),
A DC voltage is supplied to the auxiliary power supply 22 through the resistor R1. The auxiliary power supply 22 has the same configuration and operation as the auxiliary power supply 12 described above, and is controlled by the voltage supplied via the resistor R1 as shown in FIG.
The output voltage Vcc1 is increased as in (2). Here, the correspondence relationship between the signals applied to the auxiliary power supply 12 and the auxiliary power supply 22 will be described. Voltage Vo from the main transformer T applied to the auxiliary power supply 12, the auxiliary power supply 22, which corresponds to a voltage V in applied via the resistor R1. Further, the voltage VB of the winding W6 of the choke coil L2 applied to the auxiliary power supply 12 corresponds to the voltage from the winding W4 wound around the main transformer T in the auxiliary power supply 22.

【0028】そして補助電源22の出力電圧Vcc1が、PWM
回路23のスタート電圧VTH1以上になると、発振回路21
とPWM回路23が動作するので、主スイッチQ1がオン・オ
フを開始する。従って、主出力回路1が動作し始めるの
で、図2(3)に示す如く主出力電圧V1が立ち上がる。誤
差増幅器24は、この主出力電圧V1と設定電圧Vtを導入
し、既述した比較電圧Vk'をPWM回路23に帰還する。PWM
回路23は、既述した動作を行い主出力電圧V1は、設定電
圧Vtと等しくなった時点で安定する。なお、主出力電圧
V1が立ち上がると、補助電源22には、捲線W4から電力が
供給され、補助電源22は直流電圧Vinに代わり、この捲
線W4からの電力により出力電圧Vcc1を作り出す(なお直
流電圧Vinから補助電源22への電力流入は遮断され
る)。
The output voltage Vcc1 of the auxiliary power supply 22 is PWM
When the start voltage V TH1 of the circuit 23 is exceeded, the oscillation circuit 21
Since the PWM circuit 23 operates, the main switch Q1 starts turning on and off. Therefore, since the main output circuit 1 starts to operate, the main output voltage V1 rises as shown in FIG. 2 (3). The error amplifier 24 introduces the main output voltage V1 and the set voltage Vt, and feeds back the above-mentioned comparison voltage Vk ′ to the PWM circuit 23. PWM
The circuit 23 performs the above-described operation and becomes stable when the main output voltage V1 becomes equal to the set voltage Vt. The main output voltage
When V1 rises, the auxiliary power supply 22 is supplied with electric power from the winding W4, and the auxiliary power supply 22 produces an output voltage Vcc1 by the electric power from the winding W4 instead of the DC voltage V in (the auxiliary power is still supplied from the DC voltage V in). The power flow to the power supply 22 is shut off).

【0029】主出力回路1が立ち上がると、主トランス
Tの2次捲線W2の誘起電圧Voも図2(4)の如く立ち上が
る。この誘起電圧Voは、ダイオードD5と抵抗R2を通じ
て、従出力回路10の補助電源12に供給される。従って、
補助電源12の出力電圧Vcc2は、図2(5)の如く増加す
る。そして、この補助電源12の出力電圧Vcc2の値が、PW
M回路13のスタート電圧VTH2以上になると、PWM回路13
が動作を開始し、FETQ2のスイッチングを行うように
なる。従って、捲線W2の誘起電圧Voのパルス電力がFE
TQ2を介して、平滑回路に供給され、従出力回路10が立
ち上がる。即ち、従出力電圧V2は、図2(6)の如く増加
する。
When the main output circuit 1 rises, the induced voltage Vo of the secondary winding W2 of the main transformer T also rises as shown in FIG. 2 (4). The induced voltage Vo is supplied to the auxiliary power supply 12 of the slave output circuit 10 through the diode D5 and the resistor R2. Therefore,
The output voltage Vcc2 of the auxiliary power supply 12 increases as shown in FIG. Then, the value of the output voltage Vcc2 of the auxiliary power supply 12 is PW
When the start voltage V TH2 of the M circuit 13 is exceeded, the PWM circuit 13
Starts to operate, and FETQ2 is switched. Therefore, the pulse power of the induced voltage Vo of the winding W2 is FE
It is supplied to the smoothing circuit via TQ2, and the secondary output circuit 10 starts up. That is, the secondary output voltage V2 increases as shown in FIG.

【0030】なお、従出力電圧V2が立ち上がると、補助
電源12には、チョークコイルL2の捲線W6からフローティ
ングで電力が供給され、補助電源12は誘起電圧Voに代わ
り、この捲線W6からの電力により出力電圧Vcc2を作り出
す(なお誘起電圧Voから補助電源12への電力流入は遮
断される)。例えば、補助電源12は、チョークコイルL2
からの電圧VBをフォワード方向で整流・平滑することに
より直流電圧Vcc2を作り出す。従出力電圧V2は、誤差増
幅器14で設定電圧Vsと比較され、その比較電圧Vkは、PW
M回路13に帰還されて、従出力電圧V2が安定化される。
When the secondary output voltage V2 rises, the auxiliary power supply 12 is supplied with floating power from the winding W6 of the choke coil L2, and the auxiliary power supply 12 replaces the induced voltage Vo by the power from this winding W6. The output voltage Vcc2 is generated (the inflow of power from the induced voltage Vo to the auxiliary power supply 12 is cut off). For example, the auxiliary power supply 12 is the choke coil L2.
DC voltage Vcc2 is created by rectifying and smoothing the voltage VB from the forward direction. The secondary output voltage V2 is compared with the set voltage Vs by the error amplifier 14, and the comparison voltage Vk is PW.
The secondary output voltage V2 is stabilized by being fed back to the M circuit 13.

【0031】以上の説明のように主出力回路1と従出力
回路10のそれぞれの構成回路である補助電源12と22、PW
M回路13と23、誤差増幅器14と24は、同じ種類の電子部
品を用いることができる。また、PWM回路13の出力によ
り直接FETQ2のドライブを行うことができ絶縁は不要
となる。
As described above, the auxiliary power supplies 12 and 22, which are the respective constituent circuits of the main output circuit 1 and the sub output circuit 10, and the PW.
The M circuits 13 and 23 and the error amplifiers 14 and 24 can use the same type of electronic components. Further, the output of the PWM circuit 13 can directly drive the FET Q2, and insulation is unnecessary.

【0032】図4は、本発明装置の従出力回路10におけ
るチョークコイルL2と、コンデンサC2と、ダイオードD3
と、FETQ2の別の構成例を示す図である。本発明で
は、FETQ2の駆動回路が、フローティングで構成され
ているので、チョークコイルL2と、コンデンサC2と、ダ
イオードD3と、FETQ2の配置位置は、任意でよく、例
えば図4のように構成してもよい。また、上述では、PW
M回路23をトランスTの1次側に配置した所謂1次側制
御方式で説明したが、このPWM回路23をトランスTの2
次側に配置する所謂2次側制御方式でも本発明は成立す
る。この場合、PWM回路23の出力S1は、例えばトランス
で絶縁されて主スイッチQ1に加えられる。
FIG. 4 shows a choke coil L2, a capacitor C2 and a diode D3 in the slave output circuit 10 of the device of the present invention.
FIG. 11 is a diagram showing another configuration example of the FET Q2. In the present invention, since the drive circuit of the FET Q2 is configured to be floating, the choke coil L2, the capacitor C2, the diode D3, and the FET Q2 may be arranged at any positions. For example, a configuration as shown in FIG. Good. Also, in the above, PW
Although the M circuit 23 is arranged on the primary side of the transformer T, the so-called primary side control system has been described.
The present invention is also applicable to a so-called secondary side control system arranged on the secondary side. In this case, the output S1 of the PWM circuit 23 is isolated by, for example, a transformer and added to the main switch Q1.

【0033】[0033]

【発明の効果】以上説明したように本発明によれば、ド
ライブ・トランスT2(図5参照)が不要となったのでF
ETQ2を駆動する信号Veの遅延が解消された。従って高
周波の回路でスイッチング電源を構成しても大電流を従
出力回路から取り出すことができる。また、ドライブ・
トランスT2を必要としなくなったため、高周波のノイズ
がトランスTの1次側に流出すると言うことがなくなっ
た。また、同期信号Vcを作り出す基の信号をトランスT
以外の回路(チョークコイルL1)から取っているので、
低耐圧の電子部品で波形発生回路11を構成でき、その結
果、スイッチング電源を小型化できる。また、主出力回
路1と従出力回路10のそれぞれの構成回路である補助電
源12と22、PWM回路13と23、誤差増幅器14と24は、同じ
種類の電子部品を用いることができる。従って、使用す
る電子部品の品種が少なくなるので、コストの逓減を図
ることができる。
As described above, according to the present invention, the drive transformer T2 (see FIG. 5) is no longer necessary.
The delay of the signal Ve driving ETQ2 has been eliminated. Therefore, even if the switching power supply is composed of a high frequency circuit, a large current can be taken out from the secondary output circuit. Also drive
Since the transformer T2 is no longer required, high frequency noise does not flow out to the primary side of the transformer T. In addition, the signal that is the basis of the sync signal Vc is generated by the transformer T.
Since it is taken from circuits (choke coil L1) other than,
The waveform generating circuit 11 can be composed of low-voltage electronic components, and as a result, the switching power supply can be downsized. The same types of electronic components can be used for the auxiliary power supplies 12 and 22, the PWM circuits 13 and 23, and the error amplifiers 14 and 24, which are the constituent circuits of the main output circuit 1 and the slave output circuit 10, respectively. Therefore, the number of types of electronic components used is reduced, so that the cost can be gradually reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るスイッチング電源の構成例を示す
FIG. 1 is a diagram showing a configuration example of a switching power supply according to the present invention.

【図2】図1の全体の動作を説明するタイムチャートFIG. 2 is a time chart explaining the overall operation of FIG.

【図3】図1の各部の信号のタイムチャートFIG. 3 is a time chart of signals at various parts in FIG.

【図4】従出力部の別の構成例を示す図FIG. 4 is a diagram showing another configuration example of a slave output unit.

【図5】従来例を示す図FIG. 5 is a diagram showing a conventional example.

【図6】図5の動作を示すタイムチャートFIG. 6 is a time chart showing the operation of FIG.

【符号の説明】[Explanation of symbols]

11 波形発生回路 12、22 補助電源 13、23 PWM回路 14、24 誤差増幅器 L1、L2 チョークコイル Q2 FET 11 Waveform generation circuit 12, 22 Auxiliary power supply 13, 23 PWM circuit 14, 24 Error amplifier L1, L2 Choke coil Q2 FET

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】トランス(T)の1次側に設けた主スイッチ
(Q1)をスイッチングし、2次側の第1捲線(W3)に誘起さ
れた電圧の整流波形を平滑し、得られた主出力電圧(V1)
が第1設定電圧(Vt)と等しくなるように前記スイッチン
グのデューティを制御するスイッチング電源において、 前記トランスの2次側に設けた第2捲線(W2)と、 この第2捲線に誘起した電圧の整流波形をチョークコイ
ル(L2)を用いて平滑する平滑回路と、 第2捲線とこの平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御するFET(Q2)
と、 前記チョークコイル(L2)の鉄心に巻装され、一端が前記
FETのソース側に接続された第3捲線(W6)と、 前記第2捲線(W2)に誘起した電圧(Vo)と第3捲線に誘起
した電圧(VB)とを導入して、それぞれから直流電圧を作
り出す機能を持ち、かつ前記電圧(Vo)から作りだした直
流電圧より前記電圧(VB)から作りだした直流電圧の方が
高くなると、電圧(VB)のみから直流電圧を作り出す補助
電源と、 この補助電源で得られた直流電圧を電源とし、第2設定
電圧(Vs)と前記平滑回路の従出力電圧(V2)が等しくなる
ようなデューティのパルス信号(Ve)をFETに加えてこ
れをオン・オフ駆動するPWM回路と、 を備えたことを特徴とするスイッチング電源。
1. A main switch provided on the primary side of a transformer (T).
Main output voltage (V1) obtained by switching (Q1) and smoothing the rectified waveform of the voltage induced in the first winding (W3) on the secondary side.
In the switching power supply that controls the duty of the switching so that the voltage becomes equal to the first set voltage (Vt), the second winding (W2) provided on the secondary side of the transformer and the voltage induced in the second winding are A smoothing circuit that smoothes the rectified waveform using a choke coil (L2), and a FET (Q2) that is provided between the second winding and this smoothing circuit to control the amount of electricity that passes by turning it on and off.
A third winding (W6) wound around the iron core of the choke coil (L2) and having one end connected to the source side of the FET, and a voltage (Vo) induced in the second winding (W2) The voltage induced by three windings (VB) has the function of creating a DC voltage from each, and the DC voltage created from the voltage (VB) is better than the DC voltage created from the voltage (Vo). When it becomes higher, an auxiliary power supply that produces a DC voltage only from the voltage (VB) and the DC voltage obtained by this auxiliary power supply are used as the power supply, and the second set voltage (Vs) and the secondary output voltage (V2) of the smoothing circuit are equal. A switching power supply comprising: a PWM circuit that applies a pulse signal (Ve) with such a duty to an FET to drive it on / off.
【請求項2】トランス(T)の1次側に設けた主スイッチ
(Q1)をスイッチングし、2次側の第1捲線(W3)に誘起さ
れた電圧の整流波形を平滑し、得られた主出力電圧(V1)
が第1設定電圧(Vt)と等しくなるようにスイッチングの
デューティを制御するスイッチング電源において、 前記トランスの2次側に設けた第2捲線(W2)と、 この第2捲線に誘起した電圧の整流波形をチョークコイ
ル(L2)を用いて平滑する平滑回路と、 第2捲線とこの平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御するFET(Q2)
と、 前記チョークコイル(L2)の鉄心に巻装され、一端が前記
FETのソース側に接続された第3捲線(W6)と、 この第3捲線の誘起電圧を導入し、前記主スイッチ(Q1)
がオフとなった時点から次のオフになる時点まで、一定
の傾斜で繰り返し推移する鋸形の同期波形を出力する波
形発生器と、 前記平滑回路が出力する従出力電圧(V2)と第2設定電圧
(Vs)を導入し、比較信号を出力する誤差増幅器と、 前記第2捲線(W2)に誘起した電圧(Vo)と第3捲線に誘起
した電圧(VB)とを導入して、それぞれから直流電圧を作
り出す機能を持ち、かつ前記電圧(Vo)から作りだした直
流電圧より前記電圧(VB)から作りだした電圧の方が高く
なると、電圧(VB)のみから直流電圧を作り出す補助電源
と、 この補助電源で得られた直流電圧を電源とし、前記同期
波形と比較信号を導入し、この信号の大小を比較して得
られる信号(Ve)を前記FETのゲートに加えてこれをオ
ン・オフ駆動するPWM回路と、 を備えたことを特徴とするスイッチング電源。
2. A main switch provided on the primary side of the transformer (T).
Main output voltage (V1) obtained by switching (Q1) and smoothing the rectified waveform of the voltage induced in the first winding (W3) on the secondary side.
In the switching power supply that controls the switching duty so that the voltage becomes equal to the first set voltage (Vt), the second winding (W2) provided on the secondary side of the transformer and the rectification of the voltage induced in the second winding A smoothing circuit that smoothes the waveform using a choke coil (L2), and a FET (Q2) that is provided between the second winding and this smoothing circuit to control the amount of electricity that passes by turning on and off.
And a third winding (W6) wound around the iron core of the choke coil (L2) and having one end connected to the source side of the FET, and the induced voltage of the third winding is introduced to the main switch (Q1). )
A waveform generator that outputs a sawtooth synchronous waveform that repeatedly repeats with a constant slope from the time when is turned off to the time when the next is turned off; and a secondary output voltage (V2) output from the smoothing circuit and a second Set voltage
(Vs) is introduced and an error amplifier that outputs a comparison signal, a voltage (Vo) induced in the second winding (W2) and a voltage (VB) induced in the third winding are introduced, and DC is supplied from each of them. When the voltage generated from the voltage (VB) is higher than the DC voltage generated from the voltage (Vo) and has the function of generating voltage, an auxiliary power supply that generates DC voltage from only the voltage (VB), and this auxiliary A direct current voltage obtained by a power source is used as a power source, the synchronizing waveform and a comparison signal are introduced, and a signal (Ve) obtained by comparing the magnitude of this signal is added to the gate of the FET to drive it on / off. A switching power supply characterized by including a PWM circuit.
JP3291506A 1991-11-07 1991-11-07 Switching power supply Expired - Fee Related JP3057273B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3291506A JP3057273B2 (en) 1991-11-07 1991-11-07 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3291506A JP3057273B2 (en) 1991-11-07 1991-11-07 Switching power supply

Publications (2)

Publication Number Publication Date
JPH05137336A true JPH05137336A (en) 1993-06-01
JP3057273B2 JP3057273B2 (en) 2000-06-26

Family

ID=17769772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3291506A Expired - Fee Related JP3057273B2 (en) 1991-11-07 1991-11-07 Switching power supply

Country Status (1)

Country Link
JP (1) JP3057273B2 (en)

Also Published As

Publication number Publication date
JP3057273B2 (en) 2000-06-26

Similar Documents

Publication Publication Date Title
EP0605752B1 (en) Switching power supply
JP2739706B2 (en) AC-DC converter
US6839247B1 (en) PFC-PWM controller having a power saving means
JP3023097B2 (en) Asymmetric flyback converter
US6028776A (en) Power factor correction converter
EP0658968B1 (en) Switching regulator
JP2003169478A (en) Switching power supply unit
JP2008312355A (en) Ac-dc converter
JPH04372572A (en) Switching circuit, converter using the same and power factor improved power source
JPWO2004059822A1 (en) Switching power supply device and control method of switching power supply device
JP2009303330A (en) Power factor correction circuit
EP1102387A2 (en) DC power supply apparatus
US7729136B2 (en) Isolated DC-DC converter
JPH08289543A (en) Switching power supply system
JP2002119053A (en) Switching regulator
JP3057273B2 (en) Switching power supply
JP3057272B2 (en) Switching power supply
KR20020020364A (en) Switching mode power supply with high efficiency
JP2976638B2 (en) Switching power supply
JP2002272097A (en) Switching power supply unit
JP2988252B2 (en) Switching power supply
JP2948425B2 (en) Switching power supply circuit
JP4023126B2 (en) converter
JP2000333448A (en) Switching power supply
JP2728837B2 (en) Power supply circuit for AC motor controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees