JPH05127909A - Fuzzy arithmetic unit - Google Patents

Fuzzy arithmetic unit

Info

Publication number
JPH05127909A
JPH05127909A JP28623391A JP28623391A JPH05127909A JP H05127909 A JPH05127909 A JP H05127909A JP 28623391 A JP28623391 A JP 28623391A JP 28623391 A JP28623391 A JP 28623391A JP H05127909 A JPH05127909 A JP H05127909A
Authority
JP
Japan
Prior art keywords
inference
fuzzy
arithmetic
antecedent
consequent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28623391A
Other languages
Japanese (ja)
Inventor
Masae Kanda
雅江 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28623391A priority Critical patent/JPH05127909A/en
Publication of JPH05127909A publication Critical patent/JPH05127909A/en
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PURPOSE:To obtain a fuzzy arithmetic unit which simultaneously realizes the flexibility of a function and the speed-up of inference arithmetic speed by inputting an antecedent part operation result to a consequent part arithmetic circuit so as to execute a consequent part operation. CONSTITUTION:In an inference process called as a MAX-MIN operation in fuzzy inference, the fuzzy arithmetic unit is provided with an MIN arithmetic circuit 1 executing an MINMUM operation the consequent part arithmetic circuit 2 executing the operation called as a consequent part in fuzzy inference and a MAX arithmetic circuit 3 executing a MAXIMUM operation. The operation result of a part called as the antecedent part in fuzzy inference is given from the external antecedent part arithmetic part 4. It obtains an antecedent part operation result mainly from a software processing. The antecedent part arithmetic part 4 can be either software or hardware, and it is suitably selected in accordance with the content of an inference operation. The consequent part operation in fuzzy inference expressed by an IF-THEN rule is executed by the consequent part arithmetic circuit 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はファジィ推論に基づいて
情報処理を行うファジィコンピュータ,ファジィコント
ローラとして用いることのできるファジィ演算装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuzzy computer which performs information processing based on fuzzy inference, and a fuzzy arithmetic unit which can be used as a fuzzy controller.

【0002】[0002]

【従来の技術】従来より、各種の文献等においてファジ
ィコンピュータ,ファジィコントローラに関する多くの
提案がなされている。例えば、特開平2−93905号
公報、特開平2−93904号公報、特開平2−939
02号公報等である。
2. Description of the Related Art Conventionally, many proposals for fuzzy computers and fuzzy controllers have been made in various documents. For example, JP-A-2-93905, JP-A-2-93904, and JP-A-2-939.
No. 02 publication and the like.

【0003】かかる文献にみられるファジィコントロー
ラは、その実現にあたってソフトウエアによる方法と、
専用のハードウエアによる方法の2つに大別することが
できる。
The fuzzy controller found in the above literature uses a software method to realize the fuzzy controller.
It can be roughly divided into two methods using dedicated hardware.

【0004】ソフトウエアによってファジィ推論機能を
実現することにより、極めて柔軟性に富んだシステム構
築が可能になる。またファジィ推論機能をハードウエア
回路によって実現することにより、高速の推論演算が可
能になる。
By realizing the fuzzy inference function by software, it is possible to construct an extremely flexible system. Also, by implementing the fuzzy inference function with a hardware circuit, high-speed inference operation becomes possible.

【0005】ところが、ソフトウエアによるファジィ推
論では、推論機構が複雑であったり、または処理すべき
データ数が大くなると、推論演算速度が極めて遅くなる
欠点がある。また、ハードウエアによるファジィ推論で
は、柔軟性に乏しく入出力変数の変更があっても容易に
対応できないという欠点があった。
However, the software fuzzy inference has a drawback that the inference operation speed becomes extremely slow when the inference mechanism is complicated or the number of data to be processed becomes large. In addition, the fuzzy inference by hardware has a drawback that it is not flexible and cannot be easily dealt with even when the input / output variable is changed.

【0006】そこで、従来のファジィコンピュータ,フ
ァジィコントローラは、使用目的や制御対象等に応じて
ソフトウエア若しくはハードウエアのいずれかによりシ
ステム構築されていた。
Therefore, conventional fuzzy computers and fuzzy controllers have been constructed by either software or hardware depending on the purpose of use or the controlled object.

【0007】[0007]

【発明が解決しようとする課題】このように、従来より
在るファジィコンピュータ,ファジィコントローラ等
は、ファジィ推論機構がソフトウエア若しくはハードウ
エアのいずれかにより構築されていたので、推論速度の
高速化を図ると機能の柔軟性が低下し、機能の柔軟性を
追及すると推論速度が低下するという問題があった。本
発明は以上のような実情に鑑みてなされたもので、機能
の柔軟性と推論演算速度の高速化を同時に実現するファ
ジィ演算装置を提供することを目的とする。
As described above, in the conventional fuzzy computer, fuzzy controller, etc., the fuzzy inference mechanism is constructed by either software or hardware, so that the inference speed can be increased. If it is attempted, the flexibility of the function is reduced, and if the flexibility of the function is pursued, the inference speed is reduced. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a fuzzy arithmetic unit that simultaneously realizes flexibility of functions and high speed of inference arithmetic.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するために、前件部と後件部を有するIF-THEN ルールで
表現されたファジィ推論を実行するファジィ演算装置に
おいて、前記前件部の演算結果を入力して前記後件部の
推論条件を演算し、その演算結果として所定の推論結果
を出力する後件部演算回路を備えるものとした。
In order to achieve the above object, the present invention provides a fuzzy arithmetic unit for executing fuzzy inference expressed by IF-THEN rule having an antecedent part and a consequent part. A consequent part arithmetic circuit for inputting the arithmetic result of the part, calculating the inference condition of the consequent part, and outputting a predetermined inference result as the calculation result is provided.

【0009】[0009]

【作用】以上のような手段が講じられた本発明によれ
ば、前件部演算結果が後件部演算回路に入力されて後件
部演算が行われる。すなわち、IF-THEN ルールで表現さ
れるファジィ推論における少なくとも後件部演算は後件
部演算回路により実行されるため推論演算速度の高速化
が図られ、しかも前件部が複雑な場合には前件部演算を
ソフトウエア処理することができ柔軟性のを実現するこ
ともできるものとなる。
According to the present invention having the above-described means, the result of the antecedent operation is input to the operation circuit of the antecedent and the operation of the antecedent is performed. That is, at least the consequent operation in the fuzzy inference expressed by the IF-THEN rule is executed by the consequent operation circuit, so the inference operation speed can be increased, and when the antecedent is complicated, The calculation of the conditional part can be processed by software, and flexibility can be realized.

【0010】[0010]

【実施例】以下、図面を参照しながら本発明の一実施例
を説明する。図1には本発明の一実施例に係るファジィ
演算装置が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a fuzzy arithmetic unit according to an embodiment of the present invention.

【0011】本実施例のファジィ演算装置は、ファジィ
推論においてMAX−MIN演算と呼ばれる推論プロセ
スのうち、MINMUM演算を実行するMIN演算回路
1と、ファジィ推論において後件部と呼ばれる演算を実
行する後件部演算回路2と、MAXIMUM演算を実行
するMAX演算回路3とを備えている。
The fuzzy arithmetic unit according to the present embodiment includes a MIN arithmetic circuit 1 for executing a MINMUM operation in an inference process called MAX-MIN operation in fuzzy inference, and an operation called a consequent part in fuzzy inference. It is provided with a condition part arithmetic circuit 2 and a MAX arithmetic circuit 3 which executes a MAXIMUM operation.

【0012】本実施例では、ファジッイ推論において前
件部と呼ばれる部分の演算結果は、外部の前件部演算部
4から与えられる。この前件部演算部4は主にソフトウ
エア処理により前件部演算結果を得ている。なお、前件
部演算部4はソフトウエアまたはハードウエアのいずれ
でも良く、推論演算の内容に応じて適宜選択されるもの
である。
In this embodiment, the operation result of the part called the antecedent part in fuzzy inference is given from the external antecedent part operation part 4. The antecedent part arithmetic unit 4 obtains the antecedent part arithmetic result mainly by software processing. The antecedent operation unit 4 may be either software or hardware, and is appropriately selected according to the content of the inference operation.

【0013】本実施例では、後件部のMAX−MIN演
算を実行する回路は、図2に示すように構成され、1ル
ールの後件部演算につき、各ラベル(ファジィ変数)毎
に並列演算されるようになっている。
In the present embodiment, the circuit for executing the MAX-MIN operation of the consequent part is configured as shown in FIG. 2, and the parallel operation is performed for each label (fuzzy variable) per consequent part operation of one rule. It is supposed to be done.

【0014】すなわち、MIN演算回路1は、後件部の
メンバーシップ関数の分割数nに対応した数だけ設けら
れており、各ルール毎の前件部演算結果を入力として各
ルールの適合度ωを算出する。そして後件部演算回路2
は、各ルールの後件部のメンバーシップ関数を発生させ
るメンバーシップ関数発生回路10−1〜10−nが備
えられ、対応するMIN演算回路1−1〜1−nからの
入力に対して後件部の各ラベル毎の適合度μi(i=1
〜n)を出力する。MAX部3は後件部の各ラベル毎の
適合度μiを入力し、MAXIMUM演算として各ラベ
ルの論理和を推論結果として出力する。次に本実施例の
作用として、図5に示すルールを実行する場合について
説明する。
That is, the MIN calculation circuits 1 are provided by the number corresponding to the number of divisions n of the membership function of the consequent part, and the conformance ω of each rule is input with the calculation result of the antecedent part of each rule as an input. To calculate. And the consequent part arithmetic circuit 2
Is provided with membership function generating circuits 10-1 to 10-n that generate a membership function of the consequent part of each rule, and outputs the input from the corresponding MIN operation circuits 1-1 to 1-n. Goodness of fit μi (i = 1
~ N) are output. The MAX unit 3 inputs the goodness of fit μi for each label of the consequent part, and outputs the logical sum of each label as the inference result as a MAXIMUM operation. Next, as an operation of this embodiment, a case of executing the rule shown in FIG. 5 will be described.

【0015】先ず、前件部演算部4で行われる演算につ
いて簡単に説明する。例えば、ルール番号1の前件部に
おけるIN1 が7℃、IN2 が−8℃で、メンバーシッ
プ関数が図3(a)(b)に示すようになっているとす
ると、PB=0.5、NB=0.3の演算結果が得られ
る。同様に全入力変数(本実施例ではm)に対する前件
部演算が実行されて、その結果としてルール番号1の演
算結果、すなわちMIM演算回路1の入力は以下に示す
ようなn×m次のマトリックスになる。
First, the calculation performed by the antecedent calculation unit 4 will be briefly described. For example, assuming that IN 1 in the antecedent part of rule number 1 is 7 ° C., IN 2 is −8 ° C., and the membership function is as shown in FIGS. 3A and 3B, PB = 0. 5, the calculation result of NB = 0.3 is obtained. Similarly, the antecedent operation for all input variables (m in this embodiment) is executed, and as a result, the operation result of rule number 1, that is, the input of the MIM operation circuit 1 is of n × m order as shown below. Become a matrix.

【0016】[0016]

【数1】 [Equation 1]

【0017】各MIM演算回路1−1〜1−nには、上
記マトリックスで示される前件部演算結果がそれぞれ入
力され、その各入力に対しMINIMUM演算を施して
ルールの適合度ωq p (pは該当するルール番号;p=
1〜L、qは対応するメンバーシップ関数;q=1〜
n)が求められる。
The antecedent operation results shown in the above matrix are input to the MIM operation circuits 1-1 to 1-n, respectively, and the MINIMUM operation is applied to each of the inputs to obtain the rule conformance ω q p. (P is the corresponding rule number; p =
1 to L and q are corresponding membership functions; q = 1 to
n) is required.

【0018】例えば、ルール1の場合であれば、前件部
演算結果はωPB,ωNBであるので、両者のうちの小さい
ほうの値がルール1の適合度ω1 1 となる。ωPB>ωNB
であれば、ω1 1 =ωNBである。このときの出力は、
For example, in the case of rule 1, since the antecedent part calculation results are ω PB and ω NB , the smaller value of the two is the goodness of fit ω 1 1 of rule 1. Becomes ω PB > ω NB
Then, ω 1 1 = Ω NB . The output at this time is

【0019】[0019]

【数2】 である。[Equation 2] Is.

【0020】各メンバーシップ関数発生回路10−1〜
10−nには、上記(2)式で示される出力が入力し、
後件部の各メンバーシップ関数の適合度が算出される。
本実施例では、各メンバーシップ関数発生回路10−1
〜10−nにメンバーシップ関数μ1 〜μnがそれぞれ
設定されている。
Each membership function generation circuit 10-1 to 10-1
The output represented by the above formula (2) is input to 10-n,
The suitability of each membership function in the consequent part is calculated.
In this embodiment, each membership function generation circuit 10-1
Membership functions μ 1 to μ n are set to 10 to n, respectively.

【0021】例えば、メンバーシップ関数発生回路10
−1に設定されているメンバーシップ関数μ1 は、図4
(a)に示されるように、グレード値を8ビット、台集
合を10ビットで実現したものとなっている。メンバー
シップ関数発生回路10−1は、MIM演算回路1−1
から入力した適合度ω1 1 から、図4(b)に示す斜線
部を、メンバーシップ関数の適合度としてMAX演算回
路3に出力する。同様に、他のメンバーシップ関数発生
回路10−2〜10−nからもメンバーシップ関数の適
合度が、図4(b)に示すようにして求められ、MAX
演算回路3に出力される。
For example, the membership function generating circuit 10
The membership function μ 1 set to −1 is shown in FIG.
As shown in (a), the grade value is realized by 8 bits and the platform set is realized by 10 bits. The membership function generation circuit 10-1 includes a MIM calculation circuit 1-1.
Goodness of fit entered from ω 1 1 Therefore, the shaded area shown in FIG. 4 (b) is output to the MAX operation circuit 3 as the fitness of the membership function. Similarly, the fitness of the membership function is obtained from the other membership function generating circuits 10-2 to 10-n as shown in FIG.
It is output to the arithmetic circuit 3.

【0022】MAX演算回路3では、各メンバーシップ
関数μ1 〜μnの適合度、すなわち各メンバーシップ関
数μ1 〜μnに関して図4(b)に示す斜線部の論理和
を求める。そして同様のことをルール2についても実行
し、ルール1の論理和とルール2の演算結果の論理和を
求める。これをルールLまで繰り返してルールLのとき
の論理和が推論結果として出力される。
[0022] In the MAX operation circuit 3, the fitness of each membership function μ 1n, i.e. obtaining the logical sum of the hatched portion shown in FIG. 4 (b) for each membership function μ 1n. Then, the same operation is executed for the rule 2, and the logical sum of the rule 1 and the operation result of the rule 2 is obtained. This is repeated up to rule L, and the logical sum of rule L is output as the inference result.

【0023】この様に本実施例によれば、ソフトウエア
またはハードウエアのいずれかにより構成される前件部
演算結果を、後件部演算回路2に入力して後件部の演算
を実行するようにしたので、前件部が複雑な場合であっ
ても簡単に実現でき、推論機構全体をハードウエアで構
成した場合に比べて柔軟性が向上する。しかも、後件部
の演算は後件部演算回路2で実行されるため推論演算の
高速化を図ることもできる。特に、MAX−MIN演算
は専用の演算回路で実現することができるので、後件部
演算が単純化される場合には極めて高速の推論演算を実
現できる。
As described above, according to this embodiment, the operation result of the antecedent part, which is composed of either software or hardware, is input to the antecedent part arithmetic circuit 2 to execute the operation of the antecedent part. As a result, even if the antecedent part is complicated, it can be easily realized, and the flexibility is improved as compared with the case where the entire inference mechanism is configured by hardware. Moreover, since the calculation of the consequent part is executed by the consequent part calculation circuit 2, the inference calculation can be speeded up. In particular, since the MAX-MIN operation can be realized by a dedicated arithmetic circuit, an extremely high speed inference operation can be realized when the consequent operation is simplified.

【0024】[0024]

【発明の効果】以上詳記したように本発明によれば、機
能の柔軟性と推論演算速度の高速化を同時に実現するフ
ァジィ演算装置を提供できる。
As described above in detail, according to the present invention, it is possible to provide a fuzzy arithmetic unit which simultaneously realizes flexibility of function and high speed of inference operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るファジィ演算装置の構
成図。
FIG. 1 is a configuration diagram of a fuzzy arithmetic unit according to an embodiment of the present invention.

【図2】一実施例に係るファジィ演算装置のMAX−M
IN演算を実行する部分の構成図。
FIG. 2 is a fuzzy arithmetic unit MAX-M according to an embodiment.
The block diagram of the part which performs IN operation.

【図3】前件部演算におけるルール1のメンバーシップ
関数を示す図。
FIG. 3 is a diagram showing a membership function of rule 1 in the antecedent calculation.

【図4】後件部演算におけるルール1のメンバーシップ
関数を示す図。
FIG. 4 is a diagram showing a membership function of rule 1 in the consequent operation.

【図5】ルールの具体例を示す図。FIG. 5 is a diagram showing a specific example of a rule.

【符号の説明】[Explanation of symbols]

1…MIM演算回路、2…後件部演算回路、3…MAX
演算回路、4…前件部演算回路、10…メンバーシップ
関数発生回路。
1 ... MIM arithmetic circuit, 2 ... Consequent part arithmetic circuit, 3 ... MAX
Arithmetic circuit, 4 ... Antecedent arithmetic circuit, 10 ... Membership function generating circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 前件部と後件部を有するif-then ルール
で表現されたファジィ推論を実行するファジィ演算装置
において、前記前件部の演算結果を入力して前記後件部
の推論条件を演算し、その演算結果として所定の推論結
果を出力する後件部演算回路を備えたことを特徴とする
ファジィ演算装置。
1. A fuzzy arithmetic unit for executing fuzzy inference expressed by an if-then rule having an antecedent part and a consequent part, inputs an operation result of the antecedent part, and inputs an inference condition of the antecedent part. And a consequent operation circuit that outputs a predetermined inference result as the operation result.
JP28623391A 1991-10-31 1991-10-31 Fuzzy arithmetic unit Pending JPH05127909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28623391A JPH05127909A (en) 1991-10-31 1991-10-31 Fuzzy arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28623391A JPH05127909A (en) 1991-10-31 1991-10-31 Fuzzy arithmetic unit

Publications (1)

Publication Number Publication Date
JPH05127909A true JPH05127909A (en) 1993-05-25

Family

ID=17701701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28623391A Pending JPH05127909A (en) 1991-10-31 1991-10-31 Fuzzy arithmetic unit

Country Status (1)

Country Link
JP (1) JPH05127909A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204726A (en) * 1990-01-08 1991-09-06 Ricoh Co Ltd Fuzzy inference device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204726A (en) * 1990-01-08 1991-09-06 Ricoh Co Ltd Fuzzy inference device

Similar Documents

Publication Publication Date Title
Dogaru et al. Universal CNN cells
Coello et al. Using genetic algorithms to design combinational logic circuits
Lee et al. Ensembles of Lasso screening rules
Abdelfattah A parametric approach to solve neutrosophic linear programming models
JPH05127909A (en) Fuzzy arithmetic unit
Abdulsalyamova et al. Theoretical Analysis of the Convolutional Neural Networks Acceleration by Organizing Calculations According to the Winograd Method
JPH0628191A (en) Fuzzy arithmetic unit
JP3017300B2 (en) Fuzzy inference device
Bolchini et al. Evolving classifiers on field programmable gate arrays: Migrating XCS to FPGAs
JP2889244B2 (en) Image processing device
JP2814386B2 (en) Fuzzy inference method
JPH07282166A (en) Signal processing system
Velarde et al. Architecture of the brain’s visual system enhances network stability and performance through layers, delays, and feedback
JPH08328863A (en) Fuzzy inference calculation method
MEDABALIMI Skinny Networks with top-down Attention
JPH04257926A (en) Fuzzy computer
JP2767625B2 (en) Fuzzy inference apparatus and operation method thereof
JPS63193202A (en) Ambiguous inference control system
JPH0581028A (en) Management system for vagueness of fuzzy inference
JP3826556B2 (en) Electronic calculation apparatus and storage medium storing calculation processing program
JPH06176010A (en) Method and device for selecting probability model
JPS6385866A (en) Arithmetic unit for sum
JPH0628192A (en) Fuzzy inference device
JPS61157979A (en) System for grasping state of variable density image at high speed
KR20000074736A (en) Hierarchical fuzzy controller using simple fuzzy rule